DE4212751C2

DE4212751C2 - Method and circuit arrangement for measuring the electromagnetic compatibility of digital assemblies

Info

Publication number: DE4212751C2
Application number: DE19924212751
Authority: DE
Inventors: Gunter Langer
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-04-16
Filing date: 1992-04-16
Publication date: 2001-03-01
Anticipated expiration: 2012-04-17
Also published as: DE4212751A1

Description

Die Erfindung bezieht sich auf ein Verfahren zur Messung der elektromag netischen Verträglichkeit digitaler Baugruppen, nach dem Oberbegriff des Anspruchs 1.The invention relates to a method for measuring the electromag net tolerance digital assemblies, according to the preamble of claim 1.

Wegen des sich ständig verringernden Energieniveaus bei informationsverarbeitenden Systemen sowie der steigenden Störpegel in Industrieanlagen müssen elektronische Baugruppen heute hinsichtlich ihrer elektromagnetischen Verträglichkeit hohe Anforderungen erfüllen. Zur Messung der elektromagnetischen Verträglichkeit wurden deshalb spezielle Schaltungen und Prüfverfahren entwickelt. Die erforderlichen Sensoren werden im Prüfobjekt adaptiert und wandeln elektrische Störgrößen, Störsignale oder logische Signale in optische Signale um. Diese werden über Licht wellenleiter an eine Auswerteeinrichtung übertragen.Because of the ever decreasing energy level information processing systems as well as the increasing Noise levels in industrial plants must be electronic Assemblies today in terms of their electromagnetic Compatibility meet high requirements. For measurement the electromagnetic compatibility were therefore developed special circuits and test methods. The required sensors are adapted in the test object and convert electrical disturbances, interference signals or logic Signals into optical signals. These are about light transmit waveguide to an evaluation device.

Es ist erforderlich, die Schaltung aus möglichst wenigen Bauelementen aufzubauen, um den Sensor klein zu halten und ihn so in die oftmals dichtgepackten elektronischen Geräte rückwirkungsfrei adaptieren zu können. Andererseits be steht die Forderung, auch Spikes zu erfassen, deren Im pulsbreite in der Größenordnung einer Nanosekunde liegt.It is necessary to make the circuit from as few as possible Build components to keep the sensor small and into the often tightly packed electronic devices to be able to adapt without reaction. On the other hand, be there is the requirement to also record spikes whose im pulse width is on the order of a nanosecond.

Es kommen daher bisher nur hochwertige optische Übertra gungssysteme mit entsprechender Grenzfrequenz in Frage. Kostengünstige Plast-Lichtwellenleitersysteme sind zum Übertragen von Spikes nicht anwendbar. Es würden aber nicht nur Spikes nicht übertragen werden, ab einer be stimmten Grenzfrequenz würde das Übertragungssystem völlig undurchlässig. Aufgrund des Tiefpaßcharakters ließe sich auch nicht unterscheiden, ob eine zu hohe oder keine elek tromagnetische Beeinflussung vorliegt.So far, therefore, only high quality optical transmissions have come systems with a corresponding cut-off frequency in question. Inexpensive plastic fiber optic systems are for Spike transmission not applicable. But it would not only spikes are not transmitted from a be the transmission system would be completely correct impermeable. Because of the low-pass character also do not differentiate whether a too high or no elek there is tromagnetic interference.

Es wurden zur Abhilfe deshalb bereits Impulsfallen vorge schlagen, die, wie in DD 279 083 A1 beschrieben wird, aus einem Flipflop bestehen, dessen Takt- bzw. Setzeingang mit der Störspannung des Prüflings beaufschlagt wird. Das Flipflop kann aus einem Monoflop oder einem teilergeschal teten D-Flipflop bestehen.To remedy this, impulse traps have already been provided which, as described in DD 279 083 A1, consist of a flip-flop, its clock or set input with the interference voltage of the test object. The Flip flop can be made from a monoflop or a divider D D flip-flop exist.

Eine Monoflopschaltung wird nur durch eine bestimmte Flanke geschaltet. Wenn die Abstände zwischen den Mono floplaufzeiten zu kurz werden, versagt das optische System ebenfalls.A monoflop circuit is only determined by a certain one Edge switched. If the distances between the mono the optical system fails Likewise.

Bei einem als Teiler geschalteten Flipflop wird die Störfrequenz um den Teilerfaktor verringert, so daß sich mit dem optischen System höhere Störfrequenzen übertragen lassen. Die logische Lage der Eingangsgröße des Sensors bleibt jedoch unbekannt.In the case of a flip-flop connected as a divider, the Interference frequency reduced by the divider factor, so that transmit higher interference frequencies with the optical system to let. The logical position of the input variable of the sensor remains unknown, however.

Aus DE 37 42 397 C1 ist ein Netzanalysegerät zur Indikation, Analyse, Registrierung, Speicherung und Meldung von elektromagnetischen Störfällen bekannt. Im Gerät wird ein schaltender Komparator verwendet. Der Komparator besitzt zwei Eingänge, die so geschaltet sind, daß ein Spitzen wertdedektor entsteht, d. h. es werden die Spitzenwerte ausgewertet. Nach der Geräteschaltung wird ein Komparator- Eingang benutzt, um mit einer Schwellwertspannung die Komparatorschwelle einzustellen. Durch diese Einstellung wird eine für die Messung feste Schwelle vorgewählt. Am zweiten Eingang des Komparators liegt das Eingangssig nal aus der untersuchten Schaltung an. DE 37 42 397 C1 describes a network analysis device for indication, Analysis, registration, storage and reporting of known electromagnetic accidents. A is in the device switching comparator used. The comparator owns two inputs that are switched so that a peak value detector arises, d. H. it will be the top values evaluated. After switching the device, a comparator Input used to operate with a threshold voltage Set the comparator threshold. By this attitude a fixed threshold is selected for the measurement. The input signal is at the second input of the comparator nal from the circuit examined.

Mit dem Netzanalysegerät werden nur Impulse dedektiert, die die eingestellte Schwelle überschreiten.The network analyzer only detects pulses that exceed the set threshold.

Aufgabe der Erfindung ist es deshalb, ein geeignetes Ver fahren incl. einfache, kleinräumige und kostengünstige Schaltungsanordnung zur Messung der elektromagnetischen Verträglichkeit vorzuschlagen, die alle Arten von Spikes sicher einfangen und über ein optisches System phasenrich tig und logisch richtig übertragen kann.The object of the invention is therefore a suitable Ver drive incl. simple, small-scale and inexpensive Circuit arrangement for measuring the electromagnetic Compatibility propose all types of spikes capture safely and phase-controlled via an optical system correctly and logically correctly.

Eine erfindungsgemäße Lösung dieser Aufgabe ist im Patentanspruch 1 und 5 angegeben. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.An inventive solution to this problem is in Claim 1 and 5 specified. Further training of the Invention are characterized in the subclaims.

Nach dem erfindungsgemäßen Verfahren wird die zu messende Störgröße dem Eingang eines Wandlers zugeführt, der die Störgröße mit einer definierten dynamischen Schaltschwel le, die ggf. mit einer statischen Schaltschwelle gekoppelt ist, bewertet und in ein binäres Ausgangssignal wandelt. Dieses binäre Ausgangssignal wird in einer dem Wandler nachgeschalteten Schaltung zur Impulsverbreiterung auf eine auswertbare Weite der Spikes bzw. Impulszüge gedehnt.According to the method according to the invention, the one to be measured Disturbance fed to the input of a converter that the Disturbance variable with a defined dynamic switching threshold le, which may be coupled with a static switching threshold is evaluated and converted into a binary output signal. This binary output signal is sent to the converter downstream circuit for pulse broadening an evaluable width of the spikes or pulse trains stretched.

In einem sich an die Schaltung zur Impulsverbreiterung anschließenden digitalen Tiefpaß wird die Frequenz der auszuwertenden binären Signale bzw. Störgrößen auf eine mittels optischer Systeme übertragbare Frequenz einge stellt. Das den digitalen Tiefpaß verlassende auszuwer tende Signal, das mittels optischer Systeme einer Auswer teeinheit zugeführt wird, bleibt also in jedem Falle unter der Grenzfrequenz des jeweiligen optischen Übertragungs systems. Zu diesem Zweck ist der Ausgang des digitalen Tiefpasses mit einem optischen Sender verbunden.In one go to the circuit for pulse broadening Subsequent digital low pass becomes the frequency of the binary signals or disturbances to be evaluated to a frequency transmitted by means of optical systems poses. To evaluate the one leaving the digital low pass ting signal, which uses an optical evaluation system is supplied in any case, remains below the cutoff frequency of the respective optical transmission systems. For this purpose, the output of the digital Low pass connected to an optical transmitter.

In einer erfindungsgemäßen Vorrichtung wird das zu messende Eingangssignal an den negierenden Setzeingang S₁ eines ersten RS-Flipflops gelegt. Der nichtnegierende Ausgang Q₁ ist mit dem negierenden Setzeingang S₂, der negierende Ausgang Q₁ mit dem negierenden Rücksetzeingang R₂ eines zweiten RS-Flipflops verbunden. Dessen negierender Ausgang Q₂ ist über ein Tiefpaß-RC-Glied, bestehend aus dem ohmschen Widerstand R und dem Kondensator C, mit dem Eingang eines negierenden Schmitt-Triggers N verbunden, dessen Ausgang an den negierenden Rücksetzeingang R₁ des ersten RS-Flipflops zurückgeführt ist. Der Ausgang A kann unnegiert am unnegierten Ausgang Q₂ und negiert am negierten Ausgang Q₂ des zweiten RS-Flipflops abgegriffen werden, um einem optischen Sender zugeführt zu werden. In an apparatus according to the invention, the input signal to be measured is applied to the negating set input S _{1 of} a first RS flip-flop. The non-negating output Q ₁ is connected to the negating set input S ₂ , the negating output Q ₁ to the negating reset input R _{2 of} a second RS flip-flop. Its negating output Q ₂ is connected via a low-pass RC element, consisting of the ohmic resistor R and the capacitor C, to the input of a negating Schmitt trigger N, the output of which is fed back to the negating reset input R _{1 of} the first RS flip-flop is. Output A can be tapped at the non-negative output Q ₂ and negated at the negative output Q _{2 of} the second RS flip-flop in order to be fed to an optical transmitter.

Die Negation im Schaltungszweig zwischen dem Ausgang des zweiten RS-Flipflops und dem negierenden Rücksetzeingang R₁ des ersten RS-Flipflops kann auch durch Wechseln vom negierten Ausgang Q₂ auf den nichtnegierten Ausgang Q₂ bewirkt werden. Dabei kann der negierende Rücksetzeingang R₁ des ersten RS-Flipflops ein Schmitt-Trigger-Eingang sein.The negation of the circuit between the output of the second RS flip-flop and the inverting reset input R ₁ of the first RS flip-flop can also be changing from the negated output Q ₂ of the output Q ₂ nichtnegierten effected. The negating reset input R _{1 of} the first RS flip-flop can be a Schmitt trigger input.

Ein komplementärer Schaltungsaufbau ist möglich.A complementary circuit structure is possible.

Die Erfindung soll nachstehend ohne Beschränkung des allgemeinen Erfindungsgedankens anhand von Ausführungsbei spielen näher erläutert werden. In den zugehörigen Zeich nungen zeigenThe invention is intended below without limiting the general inventive concept on the basis of exemplary embodiments play will be explained in more detail. In the associated drawing show

Fig. 1 das Blockschaltbild des erfindungsgemäßen Verfahrens, Fig. 1 is a block diagram of the method according to the invention,

Fig. 2 eine erste Ausführungsform der erfindungsgemäßen Schaltungsanordnung. Fig. 2 shows a first embodiment of the circuit arrangement according to the invention.

Fig. 3 eine zweite Ausführungsvariante der Erfindung und Fig. 3 shows a second embodiment of the invention and

Fig. 4 ein zu Fig. 2 zugehöriges Impulsdiagramm. Fig. 4 is a pulse diagram associated with Fig. 2.

Das Blockschaltbild nach Fig. 1 beschreibt den erfindungs gemäßen Verfahrensablauf. In einem Wandler W wird die zu messende Störgröße mit einer definierten dynamischen Schaltschwelle bewertet und in ein binäres Ausgangssignal gewandelt. Dieses Ausgangssignal wird in der nachfolgenden Schaltung zur Impulsverbreiterung SI auf eine auswertbare Weite des Spikes gedehnt, damit die Spikes bzw.. Impulszüge mittels eines optischen Systems galvanisch entkoppelt auf die Auswerteeinheit übertragen werden können. Zur Einhal tung der vom gewählten optischen System vorgegebenen Grenzfrequenz für die Signalübertragung dient der digitale Tiefpaß T.The block diagram of FIG. 1 describes the process flow according to the Invention. The disturbance variable to be measured is evaluated in a converter W with a defined dynamic switching threshold and converted into a binary output signal. This output signal is expanded in the subsequent circuit for pulse broadening SI to an evaluable width of the spike, so that the spikes or pulse trains can be transmitted to the evaluation unit in an electrically decoupled manner by means of an optical system. The digital low-pass filter T. serves to comply with the limit frequency specified by the selected optical system for signal transmission.

Als optisches System wird beispielsweise ein Kunststofflicht wellenleitersystem mit einer Sendediode 3 eingesetzt.For example, a plastic light waveguide system with a transmitter diode 3 is used as the optical system.

Erfindungsgemäß wird mit einer Schaltungsanordnung nach Fig. 2 das zu messende Eingangssignal E an den negierenden Setzeingang S₁ eines ersten RS-Flipflops 1 gelegt. Der nichtnegierende Ausgang Q₁ ist mit dem negierenden Setz eingang S₂, der negierende Ausgang Q₁ mit dem negierenden Rücksetzeingang R₂ eines zweiten RS-Flipflops 2 verbunden. Dessen negierender Ausgang Q₂ ist über ein Tiefpaß-RC- Glied, bestehend aus dem ohmschen Widerstand R und dem Kondensator C, mit dem Eingang eines negierenden Schmitt- Triggers N verbunden, dessen Ausgang an den negierenden Rücksetzeingang R₁ des ersten RS-Flipflops 1 zurückgeführt ist. Der Ausgang A kann unnegiert am unnegierten Ausgang Q₂ und negiert am negierten Ausgang Q₂ des zweiten RS- Flipflops 2 abgegriffen werden, um einem optischen Sender zugeführt zu werden.According to the invention, the input signal E to be measured is applied to the negating set input S _{1 of} a first RS flip-flop 1 with a circuit arrangement according to FIG. 2. The non-negating output Q ₁ is connected to the negating set input S ₂ , the negating output Q _{1 is} connected to the negating reset input R _{2 of} a second RS flip-flop 2 . Its negating output Q ₂ is connected via a low-pass RC element, consisting of the ohmic resistor R and the capacitor C, to the input of a negating Schmitt trigger N, the output of which is connected to the negating reset input R _{1 of} the first RS flip-flop 1 is returned. The output A can be tapped at the non-negative output Q ₂ and negated at the negative output Q _{2 of} the second RS flip-flop 2 in order to be fed to an optical transmitter.

Die in Fig. 3 dargestellte Schaltung funktioniert wie die Schaltungsanordnung nach Fig. 2, nur daß die Negation im Schaltungszweig zwischen dem Ausgang des zweiten RS-Flip flops 2 und dem negierenden Rücksetzeingang R₁ des ersten RS-Flipflops 1 durch Wechseln vom negierten Ausgang Q₂ auf den nichtnegierten Ausgang Q₂ bewirkt wird. Dabei kann der negierende Rücksetzeingang R₁ des ersten RS-Flipflops 1 ein Schmitt-Trigger-Eingang sein.The circuit shown in Fig. 3 works like the circuit arrangement of FIG. 2, except that the negation in the circuit branch between the output of the second RS flip-flop 2 and the negating reset input R _{1 of} the first RS flip-flop 1 by changing from the negated output Q. _{2 is} effected on the non-negated output Q ₂ . The negating reset input R _{1 of} the first RS flip-flop 1 can be a Schmitt trigger input.

Fig. 4 zeigt die Funktion der Schaltung. Wenn am negieren den Setzeingang S₁ des RS-Flipflops 1 eine LH-Flanke an liegt (Zeitpunkt t₁), wird an seinem nichtnegierenden Ausgang Q₁ ein HL-Übergang entstehen. Sein negierender Ausgang Q₁ verbleibt auf H-Pegel, da der negierende Rück setzeingang R₁ auf L-Pegel bleibt. Somit liegt am negie renden Setzeingang S₂ des zweiten RS-Flipflops 2 eine HL- Flanke und an seinem negierenden Rücksetzeingang R₂ H- Pegel. Damit schaltet sein nichtnegierender Ausgang Q₂ auf H- und der negierende Ausgang Q₂ auf L-Pegel. Diese HL- Flanke wird durch das RC-Glied um die Zeit T verzögert und durch den negierenden Schmitt-Trigger N in eine LH-Flanke umgewandelt. Wenn das Eingangssignal E auf H-Pegel ver bleibt, ändern sich die logischen Zustände des ersten RS- Flip-flops 1 und des zweiten RS-Flipflops 2 nicht. Fig. 4 shows the function of the circuit. If an LH edge is present at negate the set input S _{1 of} the RS flip-flop 1 (time t ₁ ), an HL transition will occur at its non-negating output Q ₁ . Its negating output Q ₁ remains at the H level because the negating reset input R ₁ remains at the L level. Thus there is an HL edge at the negie-setting input S _{2 of} the second RS flip-flop 2 and an H-level at its negating reset input R ₂ . So that its output switches nichtnegierender Q ₂ to H and the output Q ₂ negated to L level. This HL edge is delayed by the RC element by the time T and is converted into an LH edge by the negating Schmitt trigger N. If the input signal E remains at H level, the logic states of the first RS flip-flop 1 and the second RS flip-flop 2 do not change.

Das Eingangssignal E wurde bis auf die internen Verzöge rungszeiten der beiden RS-Flipflops 1, 2 ohne weitere Verzögerung an den nichtnegierenden Ausgang Q₂ des zweiten RS-Flipflops 2, d. h. den Ausgang A durchgeschaltet. Wenn das Eingangssignal E nach einer Zeit, die größer als das durch das RC-Glied verursachte Zeitintervall T ist, einen HL-Übergang besitzt (Zeitpunkt t₂), schaltet der nichtne gierende Ausgang Q₁ von L- nach H-Pegel und der negierende Ausgang Q₁ von H- nach L-Pegel. Infolgedessen schaltet der nichtnegierende Ausgang Q₂ des zweiten RS-Flipflops 2 auf L- und der negierende Ausgang Q₂ auf H-Pegel. Diese LH- Flanke wird durch das RC-Glied um das Zeitintervall T verzögert und gelangt über den Schmitt-Trigger N negiert als HL-Flanke an den negierenden Rücksetzeingang R₁ des ersten RS-Flipflops 1. Somit wird der negierende Ausgang Q₁ auf H-Pegel gestellt. In diesem Zustand verbleibt die Schaltung bis zum nächsten Signalwechsel am Eingang.The input signal E was switched through to the internal delay times of the two RS flip-flops 1 , 2 without further delay to the non-negating output Q _{2 of} the second RS flip-flop 2 , ie the output A. If the input signal E has a HL transition (time t ₂ ) after a time which is greater than the time interval T caused by the RC element, the non-negative output Q ₁ switches from L to H level and the negating one Output Q ₁ from H to L level. As a result, on the nichtnegierende output Q ₂ of the second RS-flip-flop 2 to L and the affirmative output Q ₂ is at H level. This LH edge is delayed by the RC element by the time interval T and, via the Schmitt trigger N negated, reaches the negating reset input R _{1 of} the first RS flip-flop 1 as an HL edge. Thus, the negating output Q _{1 is set} to the H level. In this state, the circuit remains at the input until the next signal change.

Die HL-Flanke am Eingang E wird wiederum bis auf die in terne Verzögerung an beiden RS-Flipflops 1, 2 ohne weitere Verzögerung an den Ausgang A geschaltet. The HL edge at input E is in turn connected to output A without further delay except for the internal delay on both RS flip-flops 1 , 2 .

Wenn ein Spike mit steigender Flanke am Eingang E anliegt (Zeitpunkt t₃), erfolgt das Durchschalten der LH-Flanke analog der zum Zeitpunkt t₁. Die Tiefflanke fällt jedoch in das Zeitintervall T des RC-Gliedes. Der negierende Rücksetzeingang R₁ bleibt für das Zeitintervall fest auf L-Pegel. Somit bleibt der negierende Ausgang Q₁ für die Zeit fest auf H-Pegel. Der nichtnegierende Ausgang Q₁ geht nur für diese Spike-Zeit auf L-Pegel und setzt damit das zweite RS-Flipflop 2, so daß der nichtnegierende Ausgang Q₂ H-Pegel und der negierende Ausgang Q₂ L-Pegel annehmen. Zurückgestellt wird das zweite RS-Flipflop 2 erst nach Ablauf des Zeitintervalls T über die Rückführung. Am Aus gang A der Schaltung entsteht ein auf das Zeitintervall T gedehnter Impuls, dessen Vorderflanke bis auf die internen Verzögerungszeiten der Flipflops mit der Vorderflanke des Spikes übereinstimmt.If there is a spike with a rising edge at input E (time t ₃ ), the LH edge is switched through analogously to that at time t ₁ . The low flank, however, falls in the time interval T of the RC element. The negating reset input R ₁ remains fixed at the L level for the time interval. Thus the negating output Q ₁ remains fixed at the H level for the time. The nichtnegierende output Q ₁ is only for this spike time at the L level, and thus sets the second RS flip-flop 2, so that the output Q nichtnegierende ₂ H level and the negated output Q assume ₂ L level. The second RS flip-flop 2 is only reset after the time interval T via the feedback. At output A of the circuit, a pulse is stretched to the time interval T, the leading edge of which coincides with the leading edge of the spike except for the internal delay times of the flip-flops.

Wenn ein Spike mit fallender Flanke am Eingang E anliegt (Zeitpunkt t₄), erfolgt das Durchschalten der L-Flanke analog der zum Zeitpunkt t₂. Die darauffolgende H-Flanke fällt jedoch in das Zeitintervall T. Der negierende Rück setzeingang R₁ bleibt für das Zeitintervall T auf H-Pegel. Das erste RS-Flipflop 1 wird durch den Spike den nichtne gierenden Ausgang Q₁ auf H-Pegel und den negierenden Aus gang Q₁ auf L-Pegel setzen. Damit wird das zweite RS- Flipflop 2 rückgesetzt. Am nichtnegierenden Ausgang Q₂ ensteht L-Pegel. Dieser wird erst aufgehoben, wenn am negierenden Rücksetzeingang R₁ des ersten RS-Flipflops 1 das um das Zeitintervall T verzögerte L-Signal erscheint und die Ausgänge Q₁ auf H-, Q₁ auf L-, Q₂ auf H- und Q₂ auf L-Pegel stellt.If there is a spike with a falling edge at input E (time t ₄ ), the L-edge is switched through analogously to that at time t ₂ . The subsequent H edge, however, falls in the time interval T. The negating reset input R ₁ remains at the H level for the time interval T. The first RS flip-flop 1 is set by the spike the non-negative output Q ₁ to the H level and the negating output Q ₁ to the L level. This resets the second RS flip-flop 2 . L level is produced at the non-negating output Q ₂ . This is only canceled when the L signal delayed by the time interval T appears at the negating reset input R _{1 of} the first RS flip-flop 1 and the outputs Q ₁ to H-, Q ₁ to L-, Q ₂ to H- and Q ₂ set to L level.

Am Ausgang A der Schaltung entsteht ein auf das Zeitinter vall T gedehnter Impuls, dessen Vorderflanke bis auf die internen Verzögerungszeiten der Flipflops mit der Vorder flanke des Spikes übereinstimmt.At the output A of the circuit, a time interval arises vall T stretched pulse, the leading edge of which except for the internal delay times of the flip-flops with the front flank of the spike coincides.

Wenn eine Kette von Spikes oder eine Impulsfolge am Ein gang E anliegt (Zeitpunkt t₅), dessen halbe Periodendauer kleiner als das Zeitintervall T ist, wird die Frequenz des Ausgangs A auf die Periodendauer ≧ 2T gewandelt.If a chain of spikes or a pulse train is present at input E (time t ₅ ), whose half period is shorter than the time interval T, the frequency of output A is converted to the period ≧ 2T.

Wenn die erste Flanke des am Eingang E anliegenden Impuls zuges eine fallende ist (Zeitpunkt t₅), entsteht für das Zeitintervall T die Situation wie zum Zeitpunkt t₄. Für diese Zeit können am Eingang E weitere Impulse anliegen, ohne daß sich der Zustand des ersten RS-Flipflops 1 verän dert. Eine Änderung kann erst erfolgen, wenn das Zeitin tervall T abgelaufen ist, der negierende Rücksetzeingang R₁ auf L-Pegel gesetzt ist und am Eingang E der nächste H- Sprung vorliegt. Durch den damit am nichtnegierenden Aus gang Q₁ anliegenden L-Pegel wird das zweite RS-Flipflop 2 gekippt. Dieses hält seinen Zustand wieder für das Zeitin tervall T. Denn erst nach dieser Zeit wird der Zustand des zweiten RS-Flipflops 2 über das RC-Glied, den Schmitt- Trigger N, den negierenden Rücksetzeingang R₁ des ersten RS-Flipflops 1 auf H-Pegel umschalten. Damit wird der nächste L-Pegel am Eingang E den negierenden Ausgang Q₁ des ersten RS-Flipflops 1 auf L-Pegel stellen und damit das zweite RS-Flipflop 2 kippen. Eine Grenzfrequenz mit der Periodendauer ≧ 2T ist damit gegeben.If the first edge of the pulse present at input E is a falling edge (time t ₅ ), the situation arises for time interval T as at time t ₄ . For this time, further pulses can be present at input E without the state of the first RS flip-flop 1 changing. A change can only be made when the time interval T has expired, the negating reset input R _{1 is set} to L level and the next H jump is present at input E. Due to the L level present at the non-negating output Q ₁ , the second RS flip-flop 2 is tilted. This holds its state again for the time interval T. Because only after this time is the state of the second RS flip-flop 2 via the RC element, the Schmitt trigger N, the negating reset input R _{1 of} the first RS flip-flop 1 high - Switch level. The next L level at input E will thus set the negating output Q _{1 of} the first RS flip-flop 1 to L level and thus tilt the second RS flip-flop 2 . A limit frequency with the period ≧ 2T is given.

Claims

1. Method for measuring the electromagnetic compatibility of digital assemblies using flip-flops, elements of pulse shaping, optical transmission and evaluation,
characterized in that the disturbance variable to be measured is fed to a converter (W) which evaluates the disturbance variable with a defined dynamic switching threshold and converts it into a binary output signal, and
that each binary output signal of the converter (W) in a circuit downstream of the converter for pulse expansion (SI) is expanded to an evaluable width, and
that in a subsequent to the circuit for pulse spreading (SI) digital low-pass filter (T), the frequency of the binary signals or disturbances to be evaluated is set so that it does not limit the frequency for the transmission of the signals by means of a downstream optical transmission system to the evaluation unit exceeds.

2. The method according to claim 1, characterized in that the dynamic switching threshold is coupled with a static switching threshold.

3. The method according to claim 1 or 2, characterized in that the functions of the circuit for pulse broadening (SI) and digital low pass (T) be summarized.

4. The method according to any one of claims 1 to 3, characterized in that the functions of the circuit for pulse broadening (SI), the digital low pass (T) and the converter (W) can be summarized.

5. Circuit arrangement for performing the method according to claim 1 to 4, characterized in that

- the disturbance variable to be measured is applied to the negating set input (S ₁ ) of a first RS flip-flop ( 1 ),
- The non-negating output (Q ₁ ) of the first RS flip-flop ( 1 ) is connected to the negating set input (S ₂ ), its negating output (Q ₁ ) is connected to the negating reset input (R ₂ ) of a second RS flip-flop ( 2 ) ,
- The output signal (A) is taken from the non-negating output (Q ₂ ) of the second RS flip-flop and is fed back via a low-pass RC element (R, C) to the negating return input (R ₁ ) of the first RS flip-flop ( 1 ) .

6. Circuit arrangement according to claim 5, characterized in that the negating reset input (R ₁ ) of the first RS flip-flop ( 1 ) is a Schmitt trigger input.

7. Circuit arrangement according to claim 5, characterized in that the output (A) has an optical Is connected downstream.

8. Circuit arrangement according to claim 5, characterized in that the output signal at the negating output (Q ₂ ) of the first RS flip-flop ( 1 ) is removed and via a negating Schmitt trigger (N) and the RC element (R, C) the negating reset input (R ₁ ) of the first RS flip-flop ( 1 ) is fed back.