AT398658B

AT398658B - Interference suppression circuit for demodulators of digitally modulated signals

Info

Publication number: AT398658B
Application number: AT43492A
Authority: AT
Inventors: Peter Dipl Ing Dr Kreuzgruber
Original assignee: Siemens Ag Oesterreich
Priority date: 1992-03-06
Filing date: 1992-03-06
Publication date: 1995-01-25
Also published as: ATA43492A

Abstract

Digitally modulated signals are demodulated by means of quadrature modulation of the received signal. Two evaluation circuits I, II are provided for this purpose. In the first evaluation circuit I, one quadrature component is phase-shifted by a total of 180 degree relative to the other quadrature component by double 90 degree phase shifting in the same sense. The demodulated digital signal is represented by the non-equivalence (exclusive-or) of the two quadrature components. In the second evaluation circuit II the two quadrature components are subjected to 90 degree phase shifting in the same sense and checked for equivalence. The two quadrature components of the first evaluation circuit I are checked for the simultaneous occurrence of interference by change detectors 19, 20. In the event of interference, the second evaluation circuit II is used for evaluation instead of the first. <IMAGE>

Description

AT 398 658 BAT 398 658 B

Die Erfindung betrifft eine Störschutzschaltung für Demodulatoren digital modulierter Signale mit Demodulation durch Quadraturmodulation des empfangenen Signales unter Verwendung von Auswerteschaltungen für je zwei Quadratur-Komponenten, die nach auf unterschiedliche Weisen (Zeitverzögerung, Differentiation oder Integration) bewirkten 90'-Phasenverschiebungen und nach Digitalisierung mittels Komparatoren und nachgeschalteten Speicherstufen logisch überprüfbare Signalstrukturen aufweisen, die einer Äquivalenz- oder Antivalenzprüfung unterzogen werden.The invention relates to an interference protection circuit for demodulators of digitally modulated signals with demodulation by quadrature modulation of the received signal using evaluation circuits for two quadrature components each, which after 90 'phase shifts and time delay and digitization by means of comparators are used in different ways (time delay, differentiation or integration) and downstream storage stages have logically verifiable signal structures which are subjected to an equivalence or antivalence test.

Empfänger mit Quadraturmodulation sind beispielsweise in "John H. Park; An FM Detector for Low S/N; IEEE Trans.Commun. COM-18,Aprll 1970" beschrieben. Auch die US-PS 4,953,182 beschreibt einen derartigen Empfänger, bei dem adaptiv Verstärkung und Phaseneinstellung korrigiert werden. Quadraturdemodulationsschaltungen werden weiterhin in GB-A-2 242 588, ΘΒ-Α 2 244 611 und in GB-A-2 187 349 beschrieben.Quadrature modulation receivers are described, for example, in " John H. Park; An FM Detector for Low S / N; IEEE Trans.Commun. COM-18, Aprll 1970 " described. US Pat. No. 4,953,182 also describes such a receiver, in which gain and phase adjustment are corrected adaptively. Quadrature demodulation circuits are further described in GB-A-2 242 588, ΘΒ-Α 2 244 611 and in GB-A-2 187 349.

Da sich Digitalsignale durch Folgen von "L"- und "H"-Werten darstellen lassen, ist es üblich geworden, diese Werte durch zwei zugeordnete Frequenzen zu repräsentieren, die zwecks drahtloser Übertragung auf eine Trägerfrequenz aufmoduliert werden. Um die Übertragung möglichst hoher Bitraten zu gewährleisten, ist es erforderlich, bei der empfängerseitigen Demodulation die Übergangszeitpunkte zwischen den "L"-und "H"-Signalen möglichst genau zu erfassen. Hierzu werden die beiden Frequenzen nach erstmaliger Demodulation von ihrer gemeinsamen Trägerfrequenz einer zweiten Demodulation unterzogen, um die entsprechenden "L"- bzw. "H"-Werte als Digitalsignale zu rekonstruieren. Wegen der geforderten Präzision bei der Rekonstruktion der Übergangszeitpunkte zwischen den die "L"- bzw."H"-Werte repräsentierenden Frequenzen wird für die genannte zweite Demodulation ein Quadratur-Demodulationsverfahren angewendet, das also nicht nur die Amplituden, sondern auch die Nulldurchgänge dieser Frequenzen mit Hilfe von Phasenverschiebungen um je 90 · -Phasenwinkel zu erfassen gestattet.Since digital signals can be represented by a sequence of "L" and "H" values, it has become common to represent these values by means of two assigned frequencies which are modulated onto a carrier frequency for the purpose of wireless transmission. In order to ensure the transmission of the highest possible bit rates, it is necessary to record the transition times between the " L " and " H " signals as precisely as possible in the demodulation at the receiver. For this purpose, after the first demodulation, the two frequencies are subjected to a second demodulation from their common carrier frequency in order to reconstruct the corresponding " L " or " H " values as digital signals. Because of the required precision in the reconstruction of the transition times between the frequencies representing the " L " or " H " values, a quadrature demodulation method is used for the aforementioned second demodulation, which means that not only the amplitudes but also the zero crossings of these frequencies with the aid of phase shifts by 90 · phase angle allowed to be recorded.

Die Zuverlässigkeit der Signalverarbeitung bei Anwendung einer Quadraturmodulation beruht auf der Auswertung einer redundanten Signalstruktur und zwar mittels zweier Quadratur-Komponenten, die auf unterschiedliche Weisen Phasenverschiebungen von je 90' unterzogen und danach miteinander verglichen werden. Hierzu werden die miteinander zu vergleichenden analogen Signale mittels Komparatoren in Digitalsignale umgewandelt, die, je nach Art der Erzeugung der Phasenverschiebung entweder mittels Zeitverzögerung oder durch Differentiation oder durch Ingetration, einer Äquivalenz- oder einer Antivalenzprüfung unterzogen werden.The reliability of signal processing when using quadrature modulation is based on the evaluation of a redundant signal structure, specifically by means of two quadrature components, which are subjected to phase shifts of 90 'each and then compared with one another. For this purpose, the analog signals to be compared with one another are converted into digital signals by means of comparators which, depending on the type of phase shift generation, are subjected to an equivalence or an antivalence test either by means of a time delay or by differentiation or by engineering.

Zur Erläuterung der Wirkungsweise der bei der erfindungsgemäßen Störschutzschaltung vorgesehenen Demodulatoren ist der prinzipielle Aufbau eines Demodulators mit nur einer Auswerteschaltung in Fig. 1 dargestellt.To explain the mode of operation of the demodulators provided in the interference protection circuit according to the invention, the basic structure of a demodulator with only one evaluation circuit is shown in FIG. 1.

Das zu demodulierende Signal ist ein Impulstelegramm, bei dem die Impulse durch eine um eine Basisfrequenz f erhöhte Mittenfrequenz F also durch eine Frequenz (F+f) und die Impulspausen durch die um diese Basisfrequenz f verminderte Mittenfrequenz F, also durch eine Frequenz (F-f) repräsentiert werden. Diese beiden Frequenzen (F+f) und (F-f) werden von einem auf die Mittenfrequenz F als Trägerfrequenz abgestimmten Empfänger 1 empfangen und zwei Modulatoren 2 und 3 zugeführt. Im Modulator wird das empfangene Signal mit einer am Empfangsort von einem Oszillator 4 erzeugten Modulationsfrequenz gemischt, die gleich etwa mit der empfangenen Mittenfrequenz F ist. Während die Modulationsschwingung des Oszillators 4 dem Modulator 2 unmittelbar zugeführt wird, erhält der Modulator 3 eine Modulationsschwingung, die mittels eines Phasenschiebers 5 um eine Viertelperiode (90') gegenüber der ursprünglichen Modulationsschwingung phasenverschoben ist. An den Ausgängen der Modulatoren 2,3 bilden sich somit zwei quadraturmodulierte Signale von der Basisfrequenz f.The signal to be demodulated is a pulse telegram, in which the pulses by a center frequency F increased by a base frequency f, ie by a frequency (F + f), and the pulse pauses by the center frequency F reduced by this base frequency f, i.e. by a frequency (Ff) be represented. These two frequencies (F + f) and (F-f) are received by a receiver 1 tuned to the center frequency F as the carrier frequency and fed to two modulators 2 and 3. In the modulator, the received signal is mixed with a modulation frequency generated at the receiving location by an oscillator 4, which is approximately equal to the received center frequency F. While the modulation oscillation of the oscillator 4 is fed directly to the modulator 2, the modulator 3 receives a modulation oscillation which is phase-shifted by a quarter period (90 ') with respect to the original modulation oscillation by means of a phase shifter 5. Two quadrature-modulated signals of the base frequency f are thus formed at the outputs of the modulators 2, 3.

Es ist leicht nachweisbar, daß im Falle, daß der Modulator 2 eine Schwingung liefert, die aufgrund ihrer Phasenlage (abgesehen von der Amplitude) durch die Funktion sin 2irft darstellbar ist, dann vom Modulator 3 eine Funktion geliefert wird, die durch cos 2irft darstellbar ist. Mit 6 ist in Fig. 1 ein Differentiationsglied bezeichnet, das vom Ausgangssignal des Modulators 3 den Differentialquotienten bildet; im speziellen Fall ergibt sich durch die Differentiation aus der Funktion cos 2irft (ebenfalls ohne Berücksichtigung der Amplitude) das Signal -sin 2-n-ft, also genau das negative Signal des Modulators 2. Mittels zweier Komparatoren 7 und 8 werden die Ausgangssignale des Modulators 2 einerseits und des Differentiationsgliedes 6 anderseits bezüglich der Erreichung je eines entsprechenden Schwellwertes geprüft. Die Ausgangssignale der Komparatoren 7 und 8 sind demnach Impulse mit entgegengesetzten Vorzeichen. Die Gegensätzlichkeit dieser Impulse wird schließlich durch ein ein Antivalenzgatter 9 überprüft, das also durch ein Ausgangssignal die Demodulation eines vom Empfänger 1 erhaltenen Eingangsimpulses meidet und während der Eingangsimpuispausen kein Ausgangssignal liefert. Die Eindeutigkeit der Aussage des Antivalenzgatters 9 wird durch einen weiteren Komparator 10 sichergestellt.It is easy to prove that in the event that the modulator 2 delivers an oscillation that can be represented by the function sin 2irft due to its phase position (apart from the amplitude), the modulator 3 then delivers a function that can be represented by cos 2irft . 6 in FIG. 1 denotes a differentiator which forms the differential quotient from the output signal of the modulator 3; in a special case, the differentiation from the function cos 2irft (also without taking into account the amplitude) results in the signal -sin 2-n-ft, ie exactly the negative signal of the modulator 2. By means of two comparators 7 and 8, the output signals of the modulator 2 checked on the one hand and the differentiation element 6 on the other hand with regard to the achievement of a respective threshold value. The output signals of the comparators 7 and 8 are therefore pulses with opposite signs. The contrast of these pulses is finally checked by an antivalence gate 9, which thus avoids the demodulation of an input pulse received by the receiver 1 by means of an output signal and does not provide an output signal during the input pulse pauses. The uniqueness of the statement of the antivalence gate 9 is ensured by a further comparator 10.

Außer der in Fig. 1 beschriebenen Auswerteschaltung mit Quadraturmodulation ist eine weitere möglich, bei der beide Quadraturkomponenten durch verschiedenartige, jedoch gleichsinnige 90'-Phasenverschie- 2In addition to the evaluation circuit with quadrature modulation described in FIG. 1, a further one is possible in which the two quadrature components are different due to different 90 'phase shifts, but in the same direction

AT 398 658 B bungen gleiche Phasenlagen aufweisen, die durch ein Äquivalenzgatter überprüfbar sind.AT 398 658 exercises have the same phase positions, which can be checked by an equivalence gate.

Der Vorteil des hohen zeitlichen Auflösungsvermögens, den die Quadraturmodulation bietet, ist mit dem Nachteil einer hohen Störanfälligkeit bei kleinen Signalamplituden verbunden. Besonders störend sind Rauschsignale, die in zeitlicher Nähe eines Nulldurchganges des empfangenen Signales auftreten, also bei jener Quadraturkomponente, die bei der Auswerteschaltung nach Fig. 1 keiner Phasenverschiebung unterworfen wird. Es hat sich erwiesen, daß sich diese Störungen aber auch auf die andere, durch zweimalige gleichsinnige 90"-Phasenverschiebungen letziich um 180° phasenverschobene Quadraturkomponente auswirken.The advantage of the high temporal resolving power that quadrature modulation offers is associated with the disadvantage of high susceptibility to interference with small signal amplitudes. Particularly disturbing are noise signals which occur in the time vicinity of a zero crossing of the received signal, that is to say with that quadrature component which is not subjected to a phase shift in the evaluation circuit according to FIG. 1. It has been found that these disturbances also have an effect on the other quadrature component which is ultimately phase-shifted by 180 ° by two 90 ° phase shifts in the same direction.

Die Erfindung hat sich die Aufgabe gestellt, die Störanfälligkeit von Demodulatoren mit Quadraturmodulation zu reduzieren und erzielt dies dadurch, daß zwei Auswerteschaltungen vorgesehen sind, in deren erster eine zweimalige gleichsinnige 90 * -Phasenverschiebung in nur einer Komponente erfolgt, während in der zweiten Auswerteschaltung gleichsinnige 90*-Phasenverschiebungen in den beiden Komponenten stattfinden, die mittels Äquivalenzgatter ausgewertet werden, und daß die aus den beiden Quadratur-Komponenten der ersten Auswerteschaltung gewonnenen digitalen Signale von mit hohen Abtastraten betriebenen Antivalenzgattern überwacht sind, die bei gleichzeitigen Signaländerungen beider Komponenten eine Umschaitung der Signalauswertung von der ersten Auswerteschaltung auf die zweite Auswerteschaltung auslösen. Der Erfindung liegt die Erfahrung zugrunde, daß Störungen der Quadraturmodulation mit zweimaliger 90"-Phasenverschiebung der einen Komponente unwirksam bleiben bei einer Quadraturmodulation mit gegensinnigen 90 · -Phasenverschiebungen der beiden Quadraturkomponenten.The invention has set itself the task of reducing the susceptibility to interference of demodulators with quadrature modulation and achieves this by providing two evaluation circuits, in the first of which a two-way 90 * phase shift takes place in only one component, while in the second evaluation circuit 90 in the same direction * -Phase shifts take place in the two components, which are evaluated by means of equivalence gates, and that the digital signals obtained from the two quadrature components of the first evaluation circuit are monitored by antivalence gates operated at high sampling rates, which, with simultaneous signal changes in both components, switch the signal evaluation from trigger the first evaluation circuit to the second evaluation circuit. The invention is based on the experience that disturbances of the quadrature modulation with two 90 ° phase shifts of the one component remain ineffective when quadrature modulation with opposite 90 × phase shifts of the two quadrature components.

Ein Ausführungsbeispiel der Erfindung ist in Fig. 2 der Zeichnung dargestellt.An embodiment of the invention is shown in Fig. 2 of the drawing.

Prinzipiell besteht die erfindungsgemäße Störschutzschaltung aus zwei Auswerteschaltungen I und II, die in Fig. 2 durch strichpunktierte Linien voneinander getrennt dargestellt sind. Beide Auswerteschaltungen werden gemeinsam mit den gleichen um 90 · gegeneinander phasenverschobenen Signalen versorgt, die auf die gleiche Art, wie in Fig. 1 dargestellt, gewonnen werden. Hierbei gelangt die in ihrer Phase belassene Quadraturkomponente (entsprechend dem Ausgangssignai des Modulators 2) an die Klemme 11 und die um 90" phasenverschobene Komponente (entsprechend dem Ausgangssignal des Modulators 3) an die Klemme 12. Die Auswahischaltung I entspricht in ihrer Wirkungsweise der in Fig. 1 dargestellten; demnach sind das Differentiationsglied 6 sowie die Komparatoren 7 und 8 in gleicher Weise wie in Fig. 1 bezeichnet. Bei der Auswerteschaltung II sind die entsprechenden Glieder mit 16,17 und 18 bezeichnet. Mit 14 sind einheitlich kurzzeitig betätigte Speicherstufen bezeichnet, von denen jeweils eine an die Ausgänge der Komparatoren 7,8 bzw. 17,18 angeschlossen. Diese Speicherstufen 14 sind über ein System von mit strichlierten Linien angedeuteten Leitungen an einen Taktgeber 15 für Abtastimpulse mit einer hohen Abtastrate angeschlossen, die also wesentlich höher ist als die Impulsrate der zu demodulierenden Impulse. Die Speicherstufen 14 halten die jeweils eingegebenen Werte für die Dauer des Abstandes zwischen zwei Abtastimpulsen fest und ermöglichen so eindeutige logische Auswertungen.In principle, the interference protection circuit according to the invention consists of two evaluation circuits I and II, which are shown in FIG. 2 separated by dash-dotted lines. Both evaluation circuits are jointly supplied with the same signals which are phase-shifted by 90 × with respect to one another and which are obtained in the same way as shown in FIG. 1. Here, the quadrature component left in its phase (corresponding to the output signal of the modulator 2) reaches the terminal 11 and the 90 " phase-shifted component (corresponding to the output signal of the modulator 3) to the terminal 12. The operation of the selection circuit I corresponds to that shown in FIG. 1; accordingly, the differentiation element 6 and the comparators 7 and 8 are designated in the same way as in FIG. 1. In the evaluation circuit II, the corresponding elements are designated 16, 17 and 18. 14 are briefly actuated memory stages, one of which is connected to the outputs of the comparators 7, 8 and 17, 18, respectively. These memory stages 14 are connected via a system of lines indicated by dashed lines to a clock 15 for sampling pulses with a high sampling rate, which is therefore substantially higher than the pulse rate of the pulses to be demodulated. The memory stages 14 record the values entered in each case for the duration of the distance between two scanning pulses and thus enable clear, logical evaluations.

Die den Komparatoren 7 und 8 der Auswerteschaltung I nachgeschalteten Speicherstufen 14 haben eine zusätzliche Funktion im Zusammenwirken mit zwei angeschlossenen Antivalenzgattern 19 und 20, welche die Übereinstimmung der Ein- und Ausgangssignale der zugeordneten Speicherstufen 14 während der Dauer jeweils einer Abtastperiode zwischen zwei Abtastimpulsen überwachen. Wenn nämlich eines der als Änderungsdetektoren wirkenden Antivalenzgatter 19 bzw. 20 anspricht, so bedeutet dies, daß innerhalb der betreffenden Abtastperiode das Vorzeichen des demodulierten Signales gewechselt hat. Tritt dieser Umstand bei den von den beiden Quadraturkomponenten abgeleiteten Signalen gleichzeitig ein, so ist dies ein Indiz für eine Störung durch Rauschsignale nahe dem Nulldurchgang des demodulierten Signales. In diesem Fall sprechen daher beide Antivalenzgatter 19 und 20 gleichzeitig an, deren Ausgangssignale mit einer durch nachgeschaltete, ebenfalls vom Abtasttakt gesteuerte Verzögerungsglieder 21 und 22 bewirkten Verzögerung einem Koinzidenzgatter 23 zugeleitet werden. Das Ansprechen des Koinzidenzgatters 23 bedeutet daher das Auftreten einer solchen Störung und wird daher als Auslösesignal zur Umschaltung von der Auswerteschaltung I zur Auswerteschaltung II verwendet.The memory stages 14 connected downstream of the comparators 7 and 8 of the evaluation circuit I have an additional function in cooperation with two connected antivalence gates 19 and 20, which monitor the correspondence of the input and output signals of the associated memory stages 14 for the duration of one sampling period between two sampling pulses. If one of the antivalence gates 19 and 20 acting as change detectors responds, this means that the sign of the demodulated signal has changed within the relevant sampling period. If this occurs at the same time for the signals derived from the two quadrature components, this is an indication of a disturbance by noise signals near the zero crossing of the demodulated signal. In this case, therefore, both antivalence gates 19 and 20 respond simultaneously, the output signals of which are fed to a coincidence gate 23 with a delay caused by downstream delay elements 21 and 22 which are also controlled by the sampling clock. The response of the coincidence gate 23 therefore means the occurrence of such a fault and is therefore used as a trigger signal for switching over from the evaluation circuit I to the evaluation circuit II.

Die Ausgangssignale der Komparatoren 7 und 8 werden nach Abspeicherung durch die Speicherstufen 14 durch ein Antivalenzgatter 24 ausgewertet, das dem Gatter 9 der Fig. 1 entspricht. In der Auswerteschaltung II werden hingegen die Ausgangssignale der Komparatoren 17 und 18 ebenfalls nach Abspeicherung durch ein Äquivalenzgatter 25 ausgewertet. Mit 26 ist ein in Abhängigkeit vom Ausgangssignal des Koinzidenzgatters 23 betätigter Umschalter bezeichnet, der bei einer durch die Antivalenzgatter 19 und 20 indizierten Störung die Signalauswertung von der Auswerteschaltung I auf die Auswerteschaltung II verlegt. Den Valenzgattern 24 und 25 ist je ein weiteres Verzögerungsglied 27 bzw. 28 nachgeschaltet. Diese Verzögerungsglieder 27 und 28 sind ebenfalls durch den Abtasttakt des Taktgebers 15 gesteuert und synchronisieren die Ausgabe der demodulierten Signale aufeinander. Das auf diese Weise von Störungen nicht beeinträchtigte Signal wird vom Ausgang 29 des Umschalters 26 abgenommen. 3The output signals of the comparators 7 and 8 are evaluated after storage by the memory stages 14 by an antivalence gate 24, which corresponds to the gate 9 of FIG. 1. In the evaluation circuit II, however, the output signals of the comparators 17 and 18 are also evaluated after being stored by an equivalence gate 25. With 26 is a function of the output signal of the coincidence gate 23 switch designated, which moves the signal evaluation from the evaluation circuit I to the evaluation circuit II in the event of a malfunction indicated by the antivalence gates 19 and 20. A further delay element 27 or 28 is connected downstream of the valence gates 24 and 25. These delay elements 27 and 28 are also controlled by the sampling clock of the clock generator 15 and synchronize the output of the demodulated signals with one another. The signal which is not affected by interference in this way is taken from the output 29 of the changeover switch 26. 3rd

Claims

AT 398 658 B 1. Interference protection circuit for demodulators of digitally modulated signals with demodulation by quadrature modulation of the received signal using evaluation circuits for two quadrature components, which after 90 ° phase shifts in different ways (time delay, differentiation or integration) and after Digitization by means of comparators and downstream memory stages have logically checkable signal structures which are subjected to an equivalence or antivalence test, characterized in that two evaluation circuits (l, ll) are provided, in the first (I) of which there is a two-way 90-phase shift in only one Component takes place, while in the second evaluation circuit (II) 90 ° phase shifts in the same direction take place in the two components, which are evaluated by means of equivalence gates (25), and that from the two quadrature components of the digital signals obtained from the first evaluation circuit (I) are monitored by antivalence gates (19, 20) operated at high sampling rates, which trigger a switchover (26) of the signal evaluation from the first evaluation circuit (I) to the second evaluation circuit (II) when the signals of both components change simultaneously . Including 1 sheet of drawings 4