DD279083A1

DD279083A1 - CIRCUIT ARRANGEMENT FOR THE TESTING OF THE ELECTROMAGNETIC STOOL RESISTANCE OF DIGITAL GROUPS

Info

Publication number: DD279083A1
Application number: DD32430688A
Authority: DD
Inventors: Gunter Langer; Ulrich Zimmermann; Silvio Mai
Original assignee: Buchwitz Otto Starkstrom
Priority date: 1988-12-29
Filing date: 1988-12-29
Publication date: 1990-05-23

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Pruefung der elektromagnetischen Stoerfestigkeit digitaler Baugruppen und bezieht sich auf das Gebiet der elektromagnetischen Vertraeglichkeit elektrischer Einrichtungen, insbesondere auf die Pruefung der elektromagnetischen Stoerfestigkeit digitaler Baugruppen. Erfindungsgemaess wird der Takt- bzw. Setzeingang eines Flipflops, welches gleiches oder aehnliches Stoerverhalten wie die Bauelemente der zu pruefenden Baugruppe aufweist, mit der abgreifbaren, infolge elektromagnetischer Stoerbeeinflussung im Pruefling entstehenden Stoerspannung beschaltet, wobei der Ausgang des Flipflops rueckwirkungsfrei mit einer Anzeige- und Auswerteeinheit gekoppelt ist.The invention relates to a circuit arrangement for testing the electromagnetic shock resistance of digital assemblies and relates to the field of electromagnetic compatibility of electrical devices, in particular to the examination of the electromagnetic interference immunity of digital assemblies. According to the invention, the clock or set input of a flip-flop, which has the same or similar disturbance behavior as the components of the module to be tested, is connected to the tamper-evident interference voltage arising in the test as a result of electromagnetic interference, the output of the flip-flop being free of feedback with a display and evaluation unit is coupled.

Description

Hierzu 1 Seite ZeichnungFor this 1 page drawing

Field of application of the invention

Die Erfindung bezieht sich auf das Gebiet der elektromagnetischen Verträglichkeit elektrischer Einrichtungen, insbesondere auf die Prüfung der elektromagnetischen Störfestigkeit digitaler Baugruppen.The invention relates to the field of electromagnetic compatibility of electrical equipment, in particular to the testing of the electromagnetic immunity of digital assemblies.

Characteristic of the known state of the art

Bedingt durch das sich ständig verringernde Energieniveau bei informationverarbeitenden Einrichtungen einerseits und das zunehmend sich verschärfende Störklima in Industrieanlagen andererseits (höhere Kurzschlußstromstärken, zunehmende Belastung der Netze durch Oberschwingungen usw.) sowie die immer engere konstruktive Integration funktionsintensiver elektronischer Komponenten und energieintensiver elektrischer Baugruppen, hat die Problematik der elektromagnetischen Verträglichkeit insbesondere digitaler Komponenten stark an Bedeutung gewonnen. Ist die elektromagnetische Verträglichkeit von Bauelementen, einer Baugruppo eines Gerätes oder pines Anlagenteils nicht gewährleistet, so äußert sich dies bspw. im zufälligen Auftreten vorrübergehender Funktionsstörungen, in der unmittelbaren elektrischen Zerstörung von Bauelementen oder aber in der Aufhebung der Eigensicherheit entsprechender Anlagen bis hin zur Gefährdung des Anlagenpersonals. Ein wesentliches Kriterium zur Qualität der elektromagnetischen Verträglichkeit einer elektrischen Einrichtung stellt die elektromagnetische Störfestigkeit dar, die Beständigkeit z. B. einer digitalen Baugruppe gegenüber elektromagnetischer Störgrößen, die leitungs- oder feldgebunden von externen Störquellen herangeführt werden und die eine vorübergehende Störung der digitalen Baugruppe zur Folge haben können. Die Prüfung der Störfestigkeit hat folglich zum Ziel, ein Gerät oder eine Baugruppe dahingehend zu testen, ob und inwieweit es Störgrößen einer bestimmten Art und Intensität ohne Fehlfunktionen erträgt. Diese Prüfung erfolgt nach dem Stand der Technik mittels geeigneter Störgrößensimulatoren, d.h. spezieller Störgeneratoren, die reproduzierbare genormte Störgrößen erzeugen und die an den Geräte- bzw. Baugruppenschnittstellen über definierte Ankoppelnetzwerke zur Wirkung gebracht werden. Kriterium zur Bewertung der Funktionsfähigkeit des Prüfobjektes ist somit das Fehlverhalten von Geräteausgängen, wie Steuerausgänge, Anzeigen oder Datenschnittstellen. Im einzelnen können dazu die Ergebnisse von Eigendiagnoseroutinen in Mikrorechnersystemen, die Reaktionen vonDue to the ever-decreasing energy level in information processing facilities on the one hand and the increasingly aggravating disturbing climate in industrial plants on the other hand (higher short-circuit currents, increasing load on the networks by harmonics, etc.) and the ever closer structural integration of function-intensive electronic components and energy-intensive electrical components, has the problem the electromagnetic compatibility of digital components in particular gained in importance. If the electromagnetic compatibility of components, an assembly of a device or pines part of the plant is not guaranteed, this is expressed, for example, in the accidental occurrence of temporary malfunctions, in the immediate electrical destruction of components or in the repeal of the intrinsic safety of appropriate systems up to the endangerment of the plant personnel. An essential criterion for the quality of the electromagnetic compatibility of an electrical device is the electromagnetic immunity, the resistance z. B. a digital assembly against electromagnetic interference, the lead or field bounded by external sources of interference are introduced and may have a temporary disturbance of the digital module result. The aim of the immunity test is therefore to test a device or a module as to whether and to what extent it can tolerate disturbances of a specific type and intensity without malfunctioning. This test is performed according to the state of the art by means of suitable disturbance size simulators, i. special interfering generators which generate reproducible standardized disturbance variables and which are brought into action at the device or module interfaces via defined coupling networks. Criterion for evaluating the functionality of the test object is thus the malfunction of device outputs, such as control outputs, displays or data interfaces. More specifically, the results of self-diagnostic routines in microcomputer systems, the reactions of

Hardwarekomponenten zur Selbstüberwachung oder aber die Reaktionen von Ausgängen bei elektronischen Steuerungen bei definierter Eingangsbelegung herangezogen werden.Hardware components for self-monitoring or the reactions of outputs in electronic controls are used with a defined input assignment.

Die o.g. Prüfverfahren bzw. Geräte sind jedoch alle von objektiven und subjektiven, zufällig wirkenden Faktoren abhängig, da nicht jede störbedingte logische Veränderung in einer digitalen Baugruppe nach außen als Funktionsfehler durchgeschaltet wird. Es kann z. B. zufällig nicht der gestörte Schaltungsbereich seinen Funktionsfehler nach außen übertragen, weil seine Verbindungen zur Umwelt durch die monotone Betriebsweise nicht durchgeschaltet werden oder weil dieser bei der aktuellen Betriebsweise gerade nicht angesprochen wird. Eine tatsächlich vorhandene Störbeeinflussung, die zu gefährlichen Betriebszuständen führen kann, bliebe somit unbemerkt.The o.g. However, test methods or devices are all dependent on objective and subjective, random factors, since not every disturbance-related logical change in a digital module is switched through to the outside as a malfunction. It can, for. B. accidentally not the faulty circuit area its malfunction transmitted to the outside, because its connections to the environment through the monotonous mode of operation are not turned on or because it is currently not addressed in the current mode of operation. An actually existing interference, which can lead to dangerous operating conditions, would thus go unnoticed.

Object of the invention

Ziel der Erfindung ist es, den Aufwand bei der Messung bzw. Kontrolle der elektromagnetischen Verträglichkeit von digitalen Einrichtungen zu senken sowie t!ie elektromagnetische Störfestigkeitsprüfung reproduzierbar und zuverlässiger zu gestalten.The aim of the invention is to reduce the effort in the measurement or control of the electromagnetic compatibility of digital devices as well as to make the electromagnetic immunity test reproducible and reliable.

Explanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Prüfung der elektromagnetischen Störfestigkeit von digitalen Baugruppen bzw. Modulen zu schaffen, mit der mit geringem meßtechnischen Aufwand, unabhängig von der momentanen Betriebsweise der zu prüfenden Baugruppe, sowie reproduzierbar festgestellt werden kann, ob der digitale Prüflmg elektromagnetisch verträglich oder unverträglich auf Störimpulse reagiert.The invention has for its object to provide a circuit arrangement for testing the electromagnetic immunity of digital modules or modules, with the low metrological effort, regardless of the current mode of operation of the module under test, and can be determined reproducible whether the digital Prüflmg Electromagnetically compatible or incompatible reacts to glitches.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Takt- bzw. Setzeingang eines Flipflops, welches gleiches oder ähnliches Störverhalten wie die Bauelemente der zu prüfenden Baugruppe aufweist, mit der abgreifbaren, infolge elektromagnetischer Störbeeinflussung im Prüfling entstehenden Störspannung, beschaltet ist. Der Ausgang des Flipflops ist erfindungsgemäß weiterhin rückwirkungsfrei mit einer Anzeige- oder/und Auswerteeinheit gekoppelt. Nach einer vorteilhaften Ausgestaltung der Erfindung ist dem Flipflop ein kombinatorisches Schaltelement vorgeschaltet, welches sied direkt an einem Adaptierungspunkt des Prüflings befindet, wobei das Flipflop in die zu prüfende Baugruppe integriert ist. Die Anzeige- und Auswerteeinheit kann baugruppenintern bzw. -extern angeordnet werden. Der Takt- und Bezugsmasseeingang des Flipflops ist vorteilhaft mit den äußersten Versorgungsleitungen der Baugruppen- bzw. Gerätediagonalen verbunden. Die Signalein- und -ausgänge des Flipflops sind mit stromkompensierten Mehrfachdrosseln beschaltet, wobei Hilfsenergieversorgung entweder batteriegestützt oder über Einfachdrosseln mit Stützkondensator aus der zu prüfenden Baugruppe erfolgt.This object is achieved in that the clock or set input of a flip-flop, which has the same or similar interference behavior as the components of the module to be tested, with the tappable, resulting from electromagnetic interference in the device under test noise voltage is connected. The output of the flip-flop according to the invention further coupled without interference with a display and / or evaluation. According to an advantageous embodiment of the invention, the flip-flop is preceded by a combinatorial switching element which is located directly at an adaptation point of the test object, the flip-flop being integrated in the module to be tested. The display and evaluation unit can be arranged inside or outside of the module. The clock and reference ground input of the flip-flop is advantageously connected to the outermost supply lines of the module or device diagonals. The signal inputs and outputs of the flip-flop are connected to current-compensated multiple chokes, with auxiliary power supply either battery-based or via single chokes with backup capacitor from the module to be tested.

Die erfindungsgemäße Schaltungsanordnung gewährleistet eine zuverlässige, reproduzierbare Prüfung der elektromagnetischen Störfestigkeit von iigitalen Einrichtungen, wobei der Prüfaufwand gegenüber bekannten Lösungen erheblich geringer ist.The circuit arrangement according to the invention ensures reliable, reproducible testing of the electromagnetic interference immunity of digital devices, the test effort being considerably lower than known solutions.

embodiment

Die Erfindung soll an einem Ausführungsbeispiel anhand der Fig. näher erläutert werden.The invention will be explained in more detail using an exemplary embodiment with reference to FIG.

Die in der Figur dargestellte erfindungsgemäße Schaltungsanordnung zur Prüfung de elektromagnetischen Störfestigkeit beinhaltet im wesentlichen ein Flipflop 1, die zu prüfende digitale Baugruppe (P ünin^) 2 sowis eine mit dem Ausgang des Flipflops 1 gekoppelte Anzeige- 3 und Auswerteeinheit 4. Das Flipflop 1 weist erfindungsgemäß gleiches oder ähnliches Störverhalten wie die in der zu prüfenden Baugruppe 2 befindlichen Bauelemente (Schaltkreise) auf, wobei dessen Takt- bzw. Setzeingang mit der größten im Prüfling 2 abgreifbaren Störspannung U beschaltet ist. Das wird dadurch erreicht, daß die Störspannung U, die infolge äußerer elektromagnetischer Störbeeinflussung im Prüfling 2 entsteht, über die äußersten Versorgungsleitungen 5 (Masseleitung bzw. Elektronif.potential), d. h., über die räumliche Baugruppen- bzw. Gerätediagonale abgegriffen wird. Das Flipflop 1 meldet also durch Nichtänderunp bzw. Änderung seines logischen Ausgangspegels, ob die Bauelemente des Prüflings 2 elektromagnetisch verträglich oder unverträglich auf in den Prüfling 2 eingedrungene Störimpulse reagieren. Das logische Ausgangssignal des Flipflops 1 wird der Anzeige 3 und/oder der Auswerteeinheit 4 rückwirkungsfrei zugeführt. Die Anzeigeeinheit 3 kann vorteilhafterweise als LED-Anzeige ausgeführt sein, wohingegen die Auswerteeinheit 4 durch einen Mikrorechner, als zentrale Komponente eines automatisierten Prüfplatzes Koalisiert werden kann. Eine vorteilhafte Weiterbildung der Erfindung besteht darin, daß dem Flipflco 1 ein kombinatorisches Schaltelement vorgeschaltet ist, welches sich direkt an einem gewählten Adaptierungspunkt auf der zu piüfenden Baugruppe 2 befindet. Damit läßt sich der Ruhepegel für den Takt- bzw. Setzeingang des Flipflops 1 festlegen.The inventive circuit arrangement for testing de electromagnetic immunity shown in the figure essentially comprises a flip-flop 1, the digital module to be tested (P ünin ^) 2 as well as a coupled to the output of the flip-flop 1 Display 3 and evaluation 4. The flip-flop 1 has According to the invention, the same or similar disturbance behavior as the components (circuits) located in the module 2 to be tested, wherein its clock or set input is connected to the largest interference voltage U which can be tapped in the device under test 2. This is achieved in that the interference voltage U, which arises as a result of external electromagnetic interference in the DUT 2, on the outermost supply lines 5 (ground line or Elektronif.potential), d. h., About the spatial module or device diagonal is tapped. The flip-flop 1 thus reports by Nichtänderunp or change its logic output level, whether the components of the DUT 2 electromagnetically acceptable or incompatible respond to penetrated into the device under test 2 glitches. The logical output signal of the flip-flop 1 is the display 3 and / or the evaluation unit 4 fed without feedback. The display unit 3 can advantageously be designed as an LED display, whereas the evaluation unit 4 can be co-scaled by a microcomputer, as a central component of an automated test station. An advantageous development of the invention is that the flip-flop 1 is preceded by a combinatorial switching element, which is located directly at a selected adaptation point on the module 2 to be piüfenden. Thus, the quiescent level for the clock or set input of the flip-flop 1 can be set.

Wird als kombinatorisches Schaltelement ein ODER-Glied verwendet, so können gleichzeitig mehrere ausgewählte Adaptierungspunkte ausgewertet werden.If an OR element is used as the combinatory switching element, several selected adaptation points can be evaluated at the same time.

Eine besonders effektive Störfestigkeitsprüfung ergibt sich dann, wenn das (Sensor-) Flipflop 1 in die jeweilige digitale Schaltung der zu prüfenden Baugruppe 2 bzw. des Gerätes integriert ist und baugruppen- bzw. gerätesystemintern rücksetzbar ist. Das Rücksetzen des Flipflops 1 kann aber auch dadurch erfolgen, daß das Flipflop 1 entweder als Monoflop oder als teilergeschaltetes D-Flipflop ausgeführt wird. Die Versorgungsspannung wird dem Flipflop 1 vorzugsweise aus dem Prüfling 2 in Verbindung mit einem Stützkondensator zugeführt, wobei eine Batteriespeisung ebenfalls möglich ist. Um zu verhindern, daß über die Hilfsenergiezuführung. die Signalein- und -ausgänge des Flipflops 1 sowie über das Flipflop selbst zusätzliche Störstromwege entstehen, die entsprechenden Signalleitungspaare der Flipflopein- und -ausgänge mit stromkompensierten Mehrfachdrosseln sowie die Versorgungsleitung mit einer gegentaktunterdrückenden Einfachdrossel zu beschälten.A particularly effective immunity test results when the (sensor) flip-flop 1 is integrated into the respective digital circuit of the module 2 to be tested or the device and can be reset within the module or device system. However, the resetting of the flip-flop 1 can also take place in that the flip-flop 1 is executed either as a monoflop or as a divisor D flip-flop. The supply voltage is preferably supplied to the flip-flop 1 from the device under test 2 in conjunction with a backup capacitor, wherein a battery supply is also possible. To prevent over the auxiliary power supply. The signal inputs and outputs of the flip-flop 1 and the flip-flop itself additional Störstromwege arise beschaltten the corresponding signal line pairs of Flipflopein- and outputs with current-compensated multiple choke and the supply line with a negative feedback suppressive single choke.

Zur Realisierung der rückwirkungsfreien Übertragung der Ausgangssignale des Flipflops 1 zur Auswerteeinheit 4 kommt nach einer Ausgestaltung der Erfindung zweckmäßig ein Treiber und eine als Optokoppler oder Lichtwellenleiterverbindung ausgebildete galvanische Trennstelle zur Anwendung. Die Hilfsenergie für den Treiber wird vorteilhafterweise von der Hilfsenergiezuführung des Flipflops entnommen. Um auch hier Störstromkopplungen zu vermeiden, ist es zweckmäßig, zwischen Treiber und optischer Lichtwellenübertragungsverbindung (Sendediode) eine Mehrfachdrossel einzusetzen. Bei Verwendung eines Optokopplers sind zusätzliche Maßnahmen an den Signalleitungen, dem Optokoppler sowie am Eingang der Auswerteeinheit 4 erforderlich.To realize the feedback-free transmission of the output signals of the flip-flop 1 to the evaluation unit 4, according to one embodiment of the invention, a driver and a galvanic separation point designed as an optocoupler or optical waveguide connection are expediently used. The auxiliary power for the driver is advantageously taken from the auxiliary power supply of the flip-flop. In order to avoid interference couplings here as well, it is expedient to use a multiple throttle between the driver and the optical lightwave transmission connection (transmitting diode). When using an optocoupler additional measures to the signal lines, the optocoupler and the input of the evaluation unit 4 are required.

Claims

1. Circuit arrangement for testing the electromagnetic immunity of digital components, wherein the voltage to be tested in the module to be tested, as a result of electromagnetic interference interference level is ei faßt, characterized in that the Taktbzw. Set input of a flip-flop (1), which has the same or similar interference behavior as the components of the module to be tested (2), with the tapped noise voltage (U) is connected and that the output of the flip-flop (1) without interference with a display (3) or evaluation unit (4) is coupled.

2. Circuit arrangement according to claim 1, characterized in that the flip-flop (1) is preceded by a combinatorial switching element which is located directly at the adaptation point on the module to be tested (2).

3. Circuit arrangement according to claim 1 and 2, characterized in that the flip-flop (1) is preceded by an OR element, are summarized on the plurality of adaptation points.

4. Circuit arrangement according to claim 1, characterized in that the flip-flop (1) is arranged in the form of a module or device.

5. Schaltungsahordnung according to claim 1, characterized in that the clock and reference ground input of the flip-flop (1) with the outermost supply lines (5) of the module, plug-unit or device diagonal is connected.

6. Circuit arrangement according to claim 1, characterized in that the display unit (3) and / or evaluation unit (4) in the module to be tested (2) or is arranged externally.

7. Circuit arrangement according to claim 1, characterized in that the flip-flop (1) is module or device internally resettable.

8. Circuit arrangement according to claim 1, characterized in that the flip-flop (1) is a switched as expensive D flip-flop.

9. Circuit arrangement according to claim 1, characterized in that the signal input and output of the flip-flop (1) are connected with strorr compensated multiple reactors and the auxiliary power supply from the module to be tested (1) with single chokes and a backup capacitor or battery-backed.

10. Circuit arrangement according to claim 1 and 6, characterized in that the feedback-free Signalasukopplung to the external display (3) and evaluation unit (4) is realized either via an optocoupler or an optical fiber connection.