DE4130907A1

DE4130907A1 - Schaltungsanordnung zur erzeugung zyklischer codes

Info

Publication number: DE4130907A1
Application number: DE19914130907
Authority: DE
Inventors: Klaus Nagel
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1991-09-17
Filing date: 1991-09-17
Publication date: 1993-03-25

Description

Zur Sicherung von Daten gegen Übertragungsfehler werden vorwiegend zyklische Codes (CRC, Cyclic Redundancy Check Codes) benutzt. Diese Codes können mit einfachen elektrischen Schaltungen erzeugt werden, deren Verhalten gut erforscht ist.

In der üblichen Ausführung, bei der die zu sichernden Datenwör ter parallel in ein Schieberegister eingespeist werden, blei ben gewisse Zwei-Bit-Fehler unentdeckt weil die Auswirkung eines Ein-Bit-Fehlers in einem Datenwort durch einen weiteren Ein-Bit-Fehler in einem der folgenden Datenwörter aufgehoben werden kann. Bei bekannten Realisierungen von Fehlerkorrektur schaltungen wurde dieser Nachteil dadurch zu überwinden ver sucht, daß man Fehlercodes mit großer Länge verwendete, wo durch die Wahrscheinlichkeit für nicht zu entdeckende Zwei- Bit-Fehler sehr klein gemacht werden konnte. Die trotzdem nicht zu entdeckenden Fehler wurden toleriert. Die hierbei verwendeten Fehlercodes großer Länge beeinflussen die effek tive Datenübertragungsrate negativ.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsan ordnung zur Erzeugung zyklischer Codes anzugeben, welche eine vollständige Entdeckung von Zwei-Bit-Fehlern ermöglicht. Diese Aufgabe wird durch eine Schaltungsanordnung zur Erzeugung zyk lischer Codes mit Merkmalen nach Anspruch 1 gelöst.

Bei dieser Schaltungsanordnung werden mehrere Schieberegister verwendet, welche jeweils durch eine lineare Verkettung von speichernden Elementen und EXOR-Gattern aufgebaut sind. Dabei ist jedem speichernden Element ein EXOR-Gatter vorgeschaltet. Der Ausgang eines jeden Schieberegisters ist mit einem Eingang des EXOR-Gatters am Eingang desselben Schieberegisters verbun den. Die Ausgänge der Schieberegister sind in unterschiedli cher, für das jeweilige Schieberegister charakteristischer Weise mit Eingängen ausgewählter EXOR-Gatter im Innern des jeweiligen Schieberegisters verbunden. Allen Schieberegistern der Schaltungsanordnung wird simultan das gleiche Datenwort transversal in unterschiedlicher, für das jeweilige Schiebe register charakteristischer Weise zugeführt, in dem den EXOR-Gattern eines jeden Schieberegisters eine für dieses Schieberegister charakteristische Permutation der Bits dieses Datenworts zugeführt wird. Hierdurch berechnen alle Schiebe register unterschiedliche Fehlersyndrome.

Es ist besonders vorteilhaft in Verbindung mit acht Bit brei ten Datenworten eine Schaltungsanordnung aus zwei Schiebere gistern zu acht Bit Länge zu verwenden, von denen ein Schiebe register ein Fehlersyndrom berechnet, welches durch ein Poly nom erzeugt wird, das den Faktor X + 1 enthält. Hierdurch wird die zuverlässige Erkennung von Fehlern mit einer ungeraden Zahl von fehlerhaften Bits gewährleistet.

Fig. 1 zeigt ein bevorzugtes Ausführungsbeispiel der Schal tungsanordnung mit zwei Schieberegistern sowie acht Bits.

Im folgenden wird die Erfindung anhand eines bevorzugten Aus führungsbeispiels näher beschrieben.

Ein Ein-Bit-Fehler kann solange durch einen weiteren Ein-Bit- Fehler aufgehoben werden, bis er das Ende eines Schieberegi sters erreicht und später wieder, wenn nach vollen Perioden des Codes ein einzelnes Bit das Schieberegister durchläuft. Bei dieser Schaltungsanordnung werden mehrere, zum Beispiel zwei Schieberegister benutzt, in welche die Bits eines Daten wortes unterschiedlicher Reihenfolge eingespeist werden. Ein Ein-Bit-Fehler kann nur dann durch einen weiteren Ein-Bit-Feh ler aufgehoben werden, wenn in allen verwendeten Schieberegi stern gleichzeitig genau Ein-Fehler-Bit gesetzt ist, und wenn sich diese Bits zum gleichen Zeitpunkt an solchen Stellen be finden, an denen sie durch ein einziges Datenbit gelöscht wer den können. Die Reihenfolgen, in der Datenbits eingespeist werden, werden so gewählt, daß von Beginn an für möglichst viele Schritte ein einzelnes Datenbit nicht das Fehlersyndrom in allen Schieberegistern löschen kann.

Vorzugsweise werden zwei acht Bit Schieberegister benutzt, in welche die Datenbits der Datenworte in umgekehrter Reihenfolge transversal eingespeist werden, wodurch Datenpakete mit einer Länge von bis zu 509 Bytes vollständig gegen Zwei-Bit-Fehler gesichert werden können.

In einer bevorzugten Ausführungsform der Erfindung werden zwei acht Bit lange Schieberegister die jeweils durch eine lineare Verkettung von acht speichernden Elementen S und acht EXOR- Gattern (EXOR) aufgebaut sind, verwendet. Wie in Fig. 1 sicht bar, sind die Ausgänge der beiden Schieberegister auf ihre Eingänge zurückgekoppelt in dem der Ausgang eines jeden Schie beregisters mit einem Eingang des EXOR-Gatters am Eingang des selben Schieberegisters verbunden ist. Fig. 1 zeigt eben falls, daß die Ausgänge der beiden Schieberegister in unter schiedlicher, für das jeweilige Schieberegister charakteri stischer Weise mit Eingängen ausgewählter EXOR-Gatter im Innern des jeweiligen Schieberegisters verbunden sind. Hier durch berechnet jedes der beiden Schieberegister ein unter schiedliches Fehlersyndrom, welches im Fall der in Fig. 1 dargestellten Schaltungsanordnung durch die Polynome

Q₁=x⁸+x⁶+x³+x²+1
Q₂=x⁸+x⁷+x²+1=(x+1)*(x⁷+x+1)

erzeugt werden. Den beiden Schieberegistern wird simultan das gleiche Datenwort transversal, aber in unterschiedlicher, für das jeweilige Schieberegister charakteristischer Weise zuge führt. Dies geschieht, indem den EXOR-Gattern eines jeden Schieberegisters eine für dieses Schieberegister charakteri stische Permutation der acht Bits dieses Datenwortes zugeführt wird.

Die in Fig. 1 gezeigte Schaltungsanordnung ist nur ein bevor zugtes Ausführungsbeispiel für eine allgemeinere Klasse von Schaltungsanordnungen, welche aus einer größeren Anzahl M von Schieberegistern besteht. Diese Schieberegister unterscheiden sich jeweils in der Art und Weise der Rückkopplung ihrer Aus gänge auf unterschiedlich ausgewählte EXOR-Gatter im Innern dieser Schieberegister. Desweiteren unterscheiden sich diese Schieberegister durch die unterschiedliche Zuführung der Daten bits auf die EXOR-Gatter im Innern dieser Schieberegister. Je dem Schieberegister wird dabei eine andere Permutation der Datenbits zugeführt.

Die Schaltungsanordnung hat den Vorteil, daß mit ihr zwei-Bit- Fehler sowie Fehler mit einer ungeraden Zahl von fehlerhaften Bits vollständig erkannt werden.

Claims

1. Schaltungsanordnung zur Erzeugung zyklischer Codes, be stehend aus M Schieberegistern (CRC1, CRC2, . . .) zu je N Bit, welche jeweils durch eine lineare Verkettung von N speichern den Elementen (S) und N EXOR-Gattern (EXOR) aufgebaut sind, wobei

a) jedem speichernden Element ein EXOR-Gatter vorgeschaltet ist,
b) der Ausgang eines jeden Schieberegisters mit einem Eingang des EXOR-Gatters am Eingang desselben Schieberegisters ver bunden ist,
c) die Ausgänge der Schieberegister in unterschiedlicher, für das jeweilige Schieberegister charakteristischer Weise mit Eingängen ausgewählter EXOR-Gatter im Innern des jeweiligen Schieberegisters verbunden sind,
d) allen Schieberegistern simultan das gleiche Datenwort aus N Bit (D₀, D₁, . . .) transversal in unterschiedlicher, für das jeweilige Schieberegister charakteristischer Weise zu geführt werden, indem den N EXOR-Gattern eines jeden Schie beregisters eine für dieses Schieberegister charakteristi sche Permutation der N Bits dieses Datenwortes zugeführt wird, wodurch alle Schieberegister unterschiedliche Feh lersyndrome berechnen.

2. Schaltungsanordnung nach Anspruch 1 mit zwei Schieberegi stern zu je acht Bit, welche die durch die binären Polynome
Q₁=x⁸+x⁶+x³+x²+1
Q₂=x⁸+x⁷+x²+1=(x+1)*(x⁷+x+1)
begebenen Fehlersyndrome berechnen.