DE4128193A1 - Verfahren zur bitseriellen ausgabe synchroner datenstroeme ueber die asynchronschnittstelle eines rechners und rechner zum ausfuehren des verfahrens - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur bitseri­ ellen Ausgabe synchroner Datenströme über die Asynchron­ schnittstelle eines Rechners, gemäß Oberbegriff des Pa­ tentanspruchs 1, sowie auf einen Rechner zum Ausführen des Verfahrens, gemäß Oberbegriff des Patentanspruchs 11.

Für viele Aufgaben im Bereich der Kommunikationstechnik ist die Erzeugung beliebig strukturierter, bitserieller Datenströme mit verschiedenen Übertragungsraten und Codie­ rungen notwendig.

Die für solche Zwecke auf dem Markt angebotenen Generato­ ren sind erstens sehr teuer und zweitens meist mit Ein­ schränkungen hinsichtlich der Struktur und der Länge der erzeugten Datenströme belegt. Die oft schwierige Bedienung und die eingeschränkte Verfügbarkeit (der Generator ist zu einer bestimmten Zeit nur an einem bestimmten Ort nutzbar) kommt erschwerend hinzu.

Um die genannten Nachteile zu umgehen und im Hinblick auf die weitere Verarbeitung von untereinander kompatiblen Personalcomputern (PC) und deren in der Regel vorhandene Kompatibilität mit weitverbreiteten Industriestandards wäre es wünschenswert, wenn die einzelnen Computer selbst solche Generatoren enthalten würden.

Die Verwendung einer Schnittstellen-Karte, welche codetransparent im Synchron-Modusbetrieben werden kann, beseitigt die genannten Nachteile zur zum Teil, weil mit einer solchen Karte die Verwendbarkeit der Generator-Soft­ ware wieder nur auf entsprechend ausgestattete PCs be­ schränkt wäre.

Eine hierzu alternative Lösung des Problems besteht darin, daß man mit Hilfe einer geeigneten Programmiersprache (PASCAL, C, BASIC, Assembler) ein Programm schreibt, wel­ ches den gewünschten Datenstrom softwaremäßig im Speicher des Rechners erzeugt. Anschließend gibt man den Daten­ strom über eine geeignete Schnittstelle des PCs aus (hierzu kann ein beliebiger PC verwendet werden).

Ein solcher Software-Generator kann beliebig oft kopiert und modifiziert werden und ist - durch die Standardisie­ rung der PCs - nicht direkt an eine bestimmte Hardware ge­ bunden.

Das erste Problem welches hierbei zu lösen ist, nämlich die Codierung des Generatorprogrammes, ist von einem eini­ germaßen erfahrenen Programmierer relativ leicht zu lösen: Er formuliert in seiner Programmiersprache einen Algorith­ mus, welcher in der Lage ist, den gewünschten Datenstrom rein rechnerisch zu erzeugen und im Speicher des Rechners abzulegen.

Das zweite Problem, nämlich die physikalische Ausgabe des softwaremäßig erzeugten und im Speicher vorliegenden Da­ tenstromes über eine der Schnittstellen des PCs, ist größer. Die seriellen Schnittstellen eines PCs sind übli­ cherweise nur für Asynchronbetrieb ausgelegt, wodurch de­ ren direkte Verwendung für die Ausgabe des Datenstromes an die Peripherie ausscheidet.

Die Aufgabe der Erfindung besteht darin; ein Verfahren der eingangs genannten Art anzugeben, das auf möglichst einfa­ che Weise die bitserielle Ausgabe synchroner Datenströme über die Asynchronschnittstelle eines Rechners ermöglicht, sowie einen Rechner zu schaffen, der zur Ausführung eines solchen Verfahrens geeignet ist.

Die erfindungsgemäße Lösung ist bezüglich des zu schaffen­ den Verfahrens durch die kennzeichnenden Merkmale des Pa­ tentanspruchs 1 und bezüglich des zu schaffenden Rechners durch die kennzeichnenden Merkmale des Patentanspruchs 11 wiedergegeben. Die übrigen Ansprüche enthalten vorteil­ hafte Aus- und Weiterbildungen des erfindungsgemäßen Rech­ ners (Anspruch 12) bzw. des erfindungsgemäßen Verfahrens sowie deren bevorzugte Verwendung (Ansprüche 2 bis 10).

Die erfindungsgemäße Lösung besteht darin, daß zur bitse­ riellen Ausgabe synchroner Datenströme über die Asynchron­ schnittstelle eines Rechners, welche Asynchronschnitt­ stelle neben mindestens einer Datenleitung mindestens eine vom Rechner über ein Register der Asynchronschnittstelle schaltbare Steuerleitung aufweist, der in Form einer Bit­ folge auszugebende Datenstrom über die Steuerleitung ent­ sprechend der Baudrate der auszugebenden Bitfolge geschal­ tet wird.

Der wesentliche Vorteil der Erfindung besteht darin, daß sie auf jeden mit einer Asynchronschnittstelle ausgestat­ teten Rechner bzw. PC ohne großen Aufwand realisiert wer­ den kann. Die Erfindung stellt ein neues Betriebsverfahren für solche Rechner dar, mit dem auch eine neue interne Zu­ ordnung der hardwaremäßigen Komponenten des Rechners zu bestimmten Funktionen des Rechners, d. h. ein neuer Aufbau des Rechners verbunden ist, indem die ursprüngliche(n) Steuerleitung(en) nunmehr als Datenleitung(en) für die auszugebenen Bitfolgen vorgesehen ist (sind) und in einer vorteilhaften Ausführungsform der Erfindung der ursprüng­ liche eigentliche Datenübertragungsteil der Asynchron­ schnittstelle nunmehr als Baudratengenerator, d. h. als Taktgenerator dient.

Zur näheren Erläuterung der Erfindung sei zunächst die "normale", d. h. bekannte Funktionsweise einer Asynchron­ schnittstelle eines Rechners beschrieben:
Ein asynchroner Datenstrom ist, dadurch gekennzeichnet, daß die zu übertragenden Datenbits eingebettet in einen Start/Stop-Rahmen übertragen werden. Das Stopbit besitzt dabei die Polarität des Ruhepegels der Schnittstelle, das Startbit mit dazu inverser Polarität kennzeichnet zur Syn­ chronisation von Datenquelle- und Senke jeweils den Beginn eines neuen Blockes von Datenbits. Die Anzahl der inner­ halb eines Start/Stop-Rahmens übertragenen Bits ist übli­ cherweise von 5 bis 8 einstellbar. Die asynchronen Sende- Empfangsbausteine der Schnittstellen (UARTs) übernehmen sendeseitig die Aufgabe einer parallel/seriell-Wandlung der Datenbits und deren Einbettung in den Start/Stop-Rah­ men, empfangsseitig übernehmen sie die automatische Synchronisierung auf den Datenstrom, entfernen wieder den Start/Stop-Rahmen und bringen die Daten durch seri­ ell/parallel-Wandlung wieder in ihr ursprüngliches Format.

Jetzt wird auch deutlich, weshalb die direkte Verwendung eines UART als Ausgabeschnittstelle für beliebige Bitfol­ gen ausscheidet: Die zwangsweise Einfügung des Start/Stop- Rahmens "verfälscht" sozusagen den Datenstrom.

Einen Ausweg aus dieser Situation bietet die erfindungsge­ mäße Lösung:
Jeder UART besitzt neben seinen Datenleitungen in Sende- und Empfangsrichtung auch eine Reihe von Status- und Steu­ erleitungen, um bestimmte Protokolle ("Handshake") beim Austausch von Daten zwischen verschiedenen Geräten zu ermöglichen. Die Steuerleitungen können vom PC über ein bestimmtes Register des UART zu beliebigen Zeitpunkten ge­ schaltet werden. Nach der Erfindung wird eine der Steuer­ leitungen exakt in einem wählbaren Taktraster einer auszu­ gebenden Bitfolge entsprechend definiert geschaltet und dadurch die erforderliche Transparenz der Schnittstelle erreicht. Die geschaltete Steuerleitung ersetzt somit den normalen Sendepfad des UART und umgeht die unerwünschte Einfügung des Start/Stop-Rahmens in den Datenstrom.

Wie die Figur beispielhaft zeigt, läßt sich der Takt zum Schalten der Steuerleitung entsprechend der gewünschten Baudrate unter Nutzung des Timings des UART leicht auf folgende Weise gewinnen:
Die Bedienung des UART im Rechner oder PC erfolgt inter­ ruptgesteuert, d. h. jedesmal wenn im Empfangsregister Da­ ten abzuholen oder ins Senderregister zu schreiben sind, wird der Zentralprozessor (CPU) vom UART über eine be­ stimmte Interruptleitung dazu rechtzeitig aufgefordert. Der zugeordnete Interrupt-Vektor zeigt dann im Normalfall auf eine Routine, welche den UART entsprechend bedient. Dieser Interrupt-Vektor läßt sich von sämtlichen bekannten Programmiersprachen aus auch auf eigene Routinen "verbie­ gen", um so die Bedienung des UART zu modifizieren. Der Interrupt-Takt ergibt sich bei dem hier interessierenden reinen Sendebetrieb aus der gewählten Baudrate des ur­ sprünglichen Datenübertragungsteil der Schnittstelle divi­ diert durch die Anzahl der ausgegebenen Bits (Startbit + Datenbits + Stopbit) pro Interrupt-Aufruf. Wenn nun der Interrupt-Vektor auf eine eigene Routine umgelenkt wird, welche z. B. die Steuerleitung "DTR" in der Figur - wie weiter oben bereits beschrieben - entsprechend schaltet und der UART z. B. auf das Format 1 Startbit, 6 Datenbit, 1 Stopbit programmiert wird, wobei die eingestellte Baudrate des ursprünglichen Datenübertragungsteils der Schnittstelle dem 8-fachen der erforderliche Baudrate der Bitfolge (Bit­ takt) des auszugebenden Datenstroms entspricht (vgl. Fi­ gur), so ist die gewünschte Funktion der Schnittstelle er­ reicht. Bei jedem Aufruf der Interrupt-Routine wird dann genau ein Bit der auszugebenden Bitfolge über die Steuer­ leitung "DTR" ausgegeben; der ursprüngliche eigentliche Sendeteil des UARTs wird nur noch als Baudratengenerator und zum Schalten der Steuerleitung benutzt.

Zur Aufrechterhaltung der Interrupt-Folge wird vorteilhaf­ terweise der "Senderegister-Leer"-Interrupt verwendet. Deshalb muß das Senderegister bei jedem Aufruf auch wieder neu beschrieben werden. Der Wert, der dabei in das Sende­ register geschrieben wird, ist zwar beliebig (weil die Sendeleitung ja nicht mehr zur Ausgabe der Daten verwendet wird), jedoch bietet sich aus folgendem Grund der Wert 38 Hex an:
Mit dem Wert 38 Hex erreicht man, wie das Timingdiagramm in der Figur zeigt, die Ausgabe des synchronen Bittaktes zu den ausgegebenen Bits über die Steuerleitung "DTR".

Die fettgedruckten Ziffern in der Figur bezeichnen den Start/Stop-Rahmen, welcher automatisch durch den UART ein­ gefügt wird, die restlichen Ziffern stellen die Datenbits mit dem Wert 38 Hex dar. Die Pfeile zeigen den Zeitpunkt des Interrupt-Aufrufs mit dem Schalten der Steuerleitung "DTR" bei Ausgabe beispielsweise der Bitfolge "010".

Die Erfindung kann in einer vorteilhaften Ausführungsform mit einigen Zeilen der Programmiersprache "TURBO-PASCAL" als UNIT realisiert und innerhalb eines größeren Genera­ tor-Programms zur Ausgabe der erzeugten Datenströme ver­ wendet werden. Dabei können auf einem mit z. B. 8 MHz ge­ takteten AT-PC ohne aufwendige Optimierung folgende Ergeb­ nisse erreicht werden:

Ausgabe beliebig strukturierter Datenströme (auch im Hin­ tergrund eines laufenden Programmes) mit sämtlichen Stan­ dardbaudraten im Baudzahlbereich von 4 bis 4800 Bd und Ausgabe des synchronen Bittakts. Die Genauigkeit und Stabilität der Baudrate entspricht dabei der des UART-ei­ genen Baudratengenerators.

Folgende Erweiterungsmöglichkeiten bietet die Erfindung:

• 1. Bei entsprechender Optimierung der Interrupt-Rou­ tine (z. B. durch Assemblerprogrammierung) oder durch Einsatz eines leistungsfähigeren Rechners läßt sich die maximal mögliche Baudrate erhöhen. Die für dieses Konzept theoretische Grenze liegt - bedingt durch die zur Zeit maximal mögliche Bau­ drate der UARTs - bei zur Zeit 14 400 Bd.
• 2. Die Erfindung läßt sich auch so erweitern, daß nicht der eingebaute Baudratengenerator zur Erzeu­ gung des Bittakts Verwendung findet, sondern ein extern generierter Takt, welcher auf eine der Sta­ tusleitungen des UART gegeben wird und damit die notwendigen Interrupts auslöst. Die maximale Baud­ rate ist dabei nur noch von der Rechenleistung des Computers abhängig; die Baudrate selbst und deren Genauigkeit bestimmt der externe Generator.
• 3. Bei Verwendung einer zweiten Steuerleitung ("RTS") zur parallelen Ausgabe eines weiteren Bits lassen sich entweder zwei unabhängige Datenkanäle oder aber durch Bildung von "Dibits" ein Kanal mit 4 möglichen Zuständen pro Schritt ("00", "01", "10", "11") realisieren. Dieser Datenstrom eignet sich z. B. zur Ansteuerung eines entsprechenden Mo­ dulators zur Generierung von 4-FSK Signalen (F7B) oder 4-PSK-Signalen.
• 4. Für manche Zwecke ist die Erzeugung von asynchro­ nen Datenströmen mit nicht ganzzahligen Stop­ schrittlängen, z. B. 1.25, 1.5, oder 1.75 Bit Länge erforderlich. Da die Einfügung des Stopschrittes nicht mehr durch den UART erfolgt, sondern pro­ grammgesteuert, lassen sich auch solche Daten­ ströme durch eine geeignete Generator-Software er­ zeugen.
• 5. Weiterhin wäre denkbar, daß für bestimmte Meß­ zwecke durch Einfügen von definierten Verzöge­ rungszeiten in die Interruptroutine ein definier­ ter "Flankenjitter" des Datenstroms erzeugt wird, um das synthetisch erzeugte Signal durch reprodu­ zierbare Bitverzerrungen einem real über einen be­ stimmten Übertragungskanal gelaufenen Datenstrom anzugleichen.

Es versteht sich, daß die Erfindung nicht auf die be­ schriebenen Ausführungsbeispiele beschränkt ist, sondern sinngemäß auf weitere Ausführungsbeispiele übertragen wer­ den kann. So ist es z. B. möglich, bei einer Asynchron­ schnittstelle mit mehr als n=2 Steuerleitungen entspre­ chend n unabhängige Datenkanäle nach der Erfindung zur Ausgabe von n voneinander unabhängigen Bitfolgen zu reali­ sieren.

Claims (12)

1. Verfahren zur bitseriellen Ausgabe synchroner Daten­ ströme über die Asynchronschnittstelle eines Rechners, welche Asynchronschnittstelle neben mindestens einer Da­ tenleitung mindestens eine vom Rechner über ein Register der Asynchronschnittstelle schaltbare Steuerleitung auf­ weist, dadurch gekennzeichnet, daß der in Form einer Bit­ folge auszugebende Datenstrom über die Steuerleitung aus­ gegeben wird, indem die Steuerleitung entsprechend der Baudrate der auszugebenden Bitfolge geschaltet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei einer interruptgesteuerten Asynchronschnittstelle die Steuerleitung im Interrupt-Takt geschaltet wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß bei einer Asynchronschnittstelle mit einem mittels eines Start/Stop-Rahmen arbeitenden Senderegister für die Daten­ leitung und einem von diesem Senderegister ausgegebenen "Senderegister-Leer"-Interrupt dieser Interrupt zur Schal­ tung der Steuerleitung verwendet wird und in das Sendere­ gister nach jedem Interrupt ein beliebiger neuer Wert ge­ laden wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Start/Stop-Rahmen der Asynchronschnittstelle auf das Format 1 Startbit, n Datenbit, 1 Stopbit programmiert wird, mit n gleich einer natürlichen Zahl, vorzugsweise n ε (5, 8), insbesondere n=6, daß die für das Senderegister eingestellte Baudrate gleich dem (n+2)-fachen der Baudrate der auszugebenden Bitfolge gewählt wird und daß in das Senderegister vorzugsweise immer der gleiche Wert, vor­ zugsweise der Wert 38 Hex geladen wird.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerleitung in einem außerhalb der Asynchronschnitt­ stelle erzeugten Takt geschaltet wird.

6. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß bei einer Asynchronschnittstelle mit n Steuerleitungen maximal n jeweils in Form einer Bit­ folge auszugebende Datenströme parallel über die n Steuer­ leitungen ausgegeben werden, indem die einzelnen Steuer­ leitungen jeweils entsprechend der Baudrate der über sie jeweils auszugebenden Bitfolge geschaltet werden.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß bei der parallen Ausgabe zweier Bitfolgen über zwei Steu­ erleitungen durch Bildung von Dibits ein Kanal mit vier möglichen Zuständen realisiert.

8. Verfahren nach Anspruch 7, gekennzeichnet durch die Verwendung zur Ansteuerung eines Modulators zur Generie­ rung von 4-FSK-Signalen (F7B) oder 4-PSK-Signalen.

9. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die in Bitlängen ausgedrückte Stopbitlänge nicht ganzzahlig ist und vorzugsweise zwi­ schen einer und zwei Bitlängen liegt.

10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß durch Einfügen von definierten Verzögerungszeiten in dem Interrupt-Takt ein definierter Flankenjitter des (der) auszugebenden Datenstroms (Daten­ ströme) erzeugt wird.

11. Rechner mit einer Asynchronschnittstelle, welche ne­ ben mindesten einer einem Datenübertragungsteil zugeordne­ ten Datenteilung mindestens eine vom Rechner über ein Re­ gister der Asynchronschnittstelle schaltbare Steuerleitung aufweist, zum Ausführen des Verfahrens nach einem der vor­ hergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens eine Steuerleitung als Datenleitung für die auszugebende Bitfolge und ein Baudratengenerator zur Schaltung der Steuerleitung entsprechend der Baudrate der auszugebenden Bitfolge vorgesehen sind.

12. Rechner nach Anspruch 11, dadurch gekennzeichnet, daß der Datenübertragungsteil der Asynchronschnittstelle, ins­ besondere das Senderegister mit dem zugehörigen "Sendere­ gister-Leer"-Interrupt als Baudratengenerator vorgesehen ist.