DE4019673A1 - Schaltmodul fuer paare von an mindestens einen kommunikationsbus angeschlossenen homologen prozessoren - Google Patents
Schaltmodul fuer paare von an mindestens einen kommunikationsbus angeschlossenen homologen prozessorenInfo
- Publication number
- DE4019673A1 DE4019673A1 DE4019673A DE4019673A DE4019673A1 DE 4019673 A1 DE4019673 A1 DE 4019673A1 DE 4019673 A DE4019673 A DE 4019673A DE 4019673 A DE4019673 A DE 4019673A DE 4019673 A1 DE4019673 A1 DE 4019673A1
- Authority
- DE
- Germany
- Prior art keywords
- processor
- processors
- homologous
- switching module
- communication bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004891 communication Methods 0.000 claims abstract description 46
- 238000001514 detection method Methods 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100444285 Arabidopsis thaliana DYAD gene Proteins 0.000 description 1
- 101100367244 Arabidopsis thaliana SWA1 gene Proteins 0.000 description 1
- 101000702559 Homo sapiens Probable global transcription activator SNF2L2 Proteins 0.000 description 1
- 101000702545 Homo sapiens Transcription activator BRG1 Proteins 0.000 description 1
- 102100031021 Probable global transcription activator SNF2L2 Human genes 0.000 description 1
- 101150098716 SWA2 gene Proteins 0.000 description 1
- 101150016929 SWI1 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2025—Failover techniques using centralised failover control functionality
Description
Die Erfindung betrifft ein Schaltmodul für Paare von an
mindestens einen Kommunikationsbus angeschlossenen homologen
Prozessoren.
Computersysteme bestehend aus einer Anzahl von dedi
zierten Einzelcomputern, die parallel zueinander an einen
Kommunikationsbus angeschlossen sind, haben mittlerweile wei
te Verbreitung gefunden.
Fig. 1 zeigt eine schematische Darstellung eines Sy
stems dieser Art, das allgemein einen Kommunikationsbus (PSB)
enthält, der mit einer Reihe von dedizierten Einzelprozes
soren (SC) kommuniziert, die ihrerseits für die Kontrolle
über einzelne Bereiche einer Industrieanlage mit verteilter
Intelligenz über serielle Kommunikationsleitungen (Bit-Busse)
verwendet werden. In dem dargestellten Fall ist der Kommu
nikationsbus von der kommerziell unter dem Intel-Namen Par
allelsystembus bekannten Art.
Eine Struktur dieser Art mit unabhängigen Prozessoren
erlaubt es, die Funktionen aufzuspalten, während gleichzeitig
eine Koordination zu den oberen Strukturen der Hierarchie
sichergestellt ist. Die Einzelprozessoren (SC) können bei
spielsweise speziell ausgelegt sein für verschiedene funktio
nelle Untergruppen der Anlage, wie oben angesprochen. Die Ab
kürzung OI bedeutet ein Terminal (Endgerät) zur Kommunikation
mit dem Operator.
Eine Anordnung dieser Art ist unter dem Gesichtspunkt
der Zuverlässigkeit des Gesamtsystems nicht zufriedenstel
lend, selbst wenn der Ausfall eines Moduls (SC) nur den Ver
lust eines beschränkten Teils der Anlage nach sich zieht, da
die von dem ausgefallenen Prozessor abhängigen Bit-Bus-Knoten
von großer Anzahl sein und sehr wichtige Funktionen ausführen
können.
Obwohl die einzelnen Bit-Bus-Knoten unabhängig als
eigenständige Einheiten die analogen und digitalen Steuer
aufgaben durchführen können, für die sie programmiert sind,
ist die korrekte Funktion des Prozessors (SC) unabdingbar
für:
- - das Koordinieren der komplexeren Steueraufgaben, die aufgrund der großen Anzahl von I/O-Einheiten oder der Kom plexität des Prozesses nicht auf einen einzigen Bit-Bus-Kno ten beschränkt werden können;
- - das Koordinieren von verschiedene Bit-Busse be rührenden Bit-Bus-Knoten mit Hilfe von Dialogen mit anderen Prozessoren (SC);
- - das Realisieren einer Verbindung mit den höheren Strukturen der Hierarchie;
- - die Bereitstellung von Information diagnostischer Art betreffend den abhängigen Bit-Bus;
- - Sicherstellung, daß eine bestimmte Fehlerbetriebsart des Prozessors (SC), die negativen Einfluß auf den Betrieb der zugeordneten Bit-Bus-Erweiterung hat, selbst wenn sie funktionell unabhängig ist, sich nicht negativ auswirkt auf die zugeordnete Bit-Bus-Knoten/Mensch-Maschine-Schnittstelle (OI).
Davon ausgehend ist es klar, daß ein zufriedenstellen
der Grad an Zuverlässigkeit erreicht werden kann durch eine
Redundanz der das System bildenden Elemente und insbesondere
durch eine Redundanz der einzelnen Prozessoren (SC). Das Ziel
der vorliegenden Erfindung ist es, ein Schaltmodul zu schaf
fen, das beim Vorhandensein eines Paares von Prozessoren, von
denen der eine eine Master- und der andere eine Slave-Funk
tion hat, in der Lage ist, jede Fehlerbedingung zu erfassen
und die Steuerfunktionen ohne Unterbrechung im Betrieb der
zugeordneten Bit-Bus-Knoten von dem einen zu dem anderen die
ser Prozessoren umzuschalten.
Das erfindungsgemäße Schaltmodul, das im folgenden mit
(SWA) bezeichnet wird, leistet die folgenden Grundfunktionen:
- - Überwachung des Betriebs der beiden zugeordneten Pro zessoren (SC), wobei sofort ein Ausfall bei diesen erfaßt wird;
- - Umschalten des von dem ausgefallenen Master-Prozessor (SC) kontrollierten Bit-Bus von diesem zu dem anderen, dem Slave-Prozessor (SC);
- - Sicherstellung eines hohen Grades an Zuverlässigkeit seiner eigenen Schaltung durch elektrisch überausgelegte Kom ponenten, um deren Belastung zu vermindern, eine Redundanz der Komponenten mit begrenzter Zuverlässigkeit und Verwendung von "kritischen" Komponenten mit garantiert zuverlässigen stiftkompatiblen, äquivalenten Elementen.
Das erfindungsgemäß Schaltmodul kann in verschiedenen
Konfigurationen, die eine vollständige oder modulare Redun
danz ergeben, in ein System von auf einer Seite mit minde
stens einem Kommunikationsbus und auf der anderen Seite mit
den relevanten Bit-Bus-Knoten verknüpften Prozessoren einge
fügt sein.
Der Ausdruck vollständige Redundanz wird in der Be
deutung verwendet, daß eine Struktur bestehend aus einem
Kommunikationsbus, dem mehrere Prozessoren (SC) mit einer
Master-Funktion zugeordnet sind und von denen einer ausge
fallen ist, in ihrer Gesamtheit auf eine andere identische
Struktur mit korrekter Arbeitsweise umgeschaltet wird. In
diesem Fall wird jedes Paar von homologen Prozessoren durch
ein erfindungsgemäßes Schaltmodul überwacht, das speziell
diesem Paar von Prozessoren zugeordnet ist. Sobald eines der
erfindungsgemäßen Schaltmodule einen Ausfall im Betrieb des
zugeordneten Master-Prozessors erfaßt, werden alle die von
den verschiedenen Master-Prozessoren kontrollierten Bit-Bus-Knoten
auf die Slave-Struktur umgeschaltet, die aus ihrem
eigenen Kommunikationsbus und entsprechenden Prozessoren (SC)
besteht.
Eine vollständige Redundanz kann auch in der Weise mit
tels des erfindungsgemäßen Schaltmoduls erreicht werden, daß
der ausgefallene Prozessor ohne Unterbrechung der Stromver
sorgung zu den übrigen Prozessoren ersetzt werden kann. In
diesem Falle wird jedem Prozessor (SC) eine im folgenden mit
(SWI) bezeichnete Abschaltplatine zugeordnet sein, die Ge
genstand einer Parallelanmeldung des Anmelders ist, und auf
deren Inhalt hiermit Bezug genommen wird.
Der Ausdruck modulare Redundanz wird so verwendet, daß
von einem der verschiedenen Master-Prozessoren (SC) auf
dessen Ausfall hin individuell auf einen an denselben Kom
munikationsbus angeschlossenen Slave-Prozessor (SC) umge
schaltet wird.
Schließlich kann das erfindungsgemäße Schaltmodul auch
ohne Redundanz der Prozessoren (SC) in Verbindung mit der Ab
schaltplatine (SWI) verwendet werden. In diesem Falle erlaubt
das mit der Abschaltplatine kombinierte Schaltmodul lediglich
ein Abtrennen des ausgefallenen Prozessors und dessen Aus
tausch ohne Unterbrechung der Stromversorgung zu dem System.
Diese spezielle Art der Verwendung des Schaltmoduls mit
zugeordneter Abschaltplatine (SWI) ist in der o. g. Parallel
anmeldung beschrieben und beansprucht.
Weitere Funktionen des erfindungsgemäßen Schaltmoduls
sind:
- - Abgabe von Signalen und Anweisungen an Abschalt platinen (SWI) der o. g. Art;
- - Bildung von Schnittstellen mit zentralisierten Ser vice-Modulen oder sog. "Schrank-Modulen" für die Verwaltung von I/O-Signalen.
Weitere Merkmale und Vorteile der Erfindung ergeben
sich aus der folgenden Beschreibung von Ausführungsbeispielen
der Erfindung anhand der Zeichnung. Darin zeigen:
Fig. 1 eine schematisierte Darstellung eines compu
terisierten Systems, bei dem die Erfindung mit Vorteil ange
wandt werden kann;
Fig. 2 eine ähnliche schematisierte Darstellung, die
durch das Vorhandensein des erfindungsgemäßen Schaltmoduls
abgeändert ist, welches in diesem Fall nicht dazu verwendet
wird, Redundanzbedingungen herzustellen, sondern den Aus
tausch einer Abschaltplatine (SWI) ohne Unterbrechung der
Stromzufuhr zu dem computerisierten System zu erlauben;
Fig. 3 ein ähnliches System wie in Fig. 1 darge
stellt, das durch das Vorhandensein von in der Weise einge
fügten erfindungsgemäßen Schaltmodulen abgeändert ist, daß
eine modulare Redundanz herbeigeführt wird, wobei das Vor
handensein von Abschaltplatinen (SWI) den Austausch des
ausgefallenen Prozessors (SC) erlaubt, während der homologe
Prozessor korrekt arbeitet;
Fig. 4 eine Anwendung des erfindungsgemäßen Schalt
moduls, bei der unter zusätzlicher Verwendung von Abschalt
platinen (SWI) eine vollständige Redundanz erreicht wird;
Fig. 5 eine Anwendung ähnlich der vorhergehenden,
wobei jedoch keine Abschaltplatinen (SWI) verwendet werden.
Fig. 1 wurde bereits in der Beschreibungseinleitung er
läutert.
In Fig. 2 ist ein abgeänderter oder modifizierter Kom
munikationsbus (MB) anstelle des Kommunikationsbus (PSB) ge
zeigt. Der modifizierte Kommunikationsbus (MB) ist parallel
mit n Prozessoren (SC1, SC2, ..., SCn) verbunden. Zwischen je
dem Prozessor (SC) und dem Kommunikationsbus (MB) ist jeweils
eine Schaltplatine (SWI1, SWI2, ..., SWIn) gemäß der oben
genannten Parallelanmeldung angeordnet. Zwischen jeden Pro
zessor (SC) und seine korrespondierende Schaltplatine (SWI)
ist weiter ein Schaltmodul (SWA1, SWA2, ..., SWAn) gemäß der
vorliegenden Erfindung geschaltet.
Die Beschaffenheit der Signale zwischen dem Kommuni
kationsbus, den Abschaltplatinen, den Prozessoren und den
Schaltmodulen wird im folgenden schematisch beschrieben:
- A) Signal für den parallelen Dialog zwischen dem Kom munikationsbus (MB) und dem Prozessor (SC) zum Austausch von Daten während des Normalbetriebs des Prozessors (SC).
- B) Signal für den parallelen Dialog zwischen dem Kommunikationsbus (MB) und der Abschaltplatine (SWI) für die automatische Initialisierung des Prozessors (SC), nachdem dieser eingesetzt ist. In diesem Zusammenhang sollte daran erinnert werden, daß die Abschaltplatine niemals von dem Kommunikationsbus (MB) entfernt wird und dieser daher kon tinuierlich die Initialisierungsdaten des Prozessors (SC) zum Speichern zugeführt werden.
- C) Stromversorgung vom Kommunikationsbus (MB) über die Abschaltplatine (SWI) zum Prozessor (SC), so daß diese von der Abschaltplatine unterbrochen werden kann.
- D) Ein Teil der Versorgungsleitung zum Prozessor (SC) zwischen dem Prozessor (SC) und der Abschaltplatine (SWI), die, falls notwendig, diese unterbrechen kann.
- E) Übertragungsleitung für die in der Abschaltplatine (SWI) enthaltenen Initialisierungssignale zum Prozessor (SC).
- F) Kommunikationsleitung zwischen der Abschaltplatine (SWI) und dem Prozessor (SC) für die Übertragung eines Si gnals, das das körperliche Vorhandensein des Prozessors (SC) anzeigt, und zur Übertragung eines Prozessorrücksetzsignals ("Kill-Board-Signal") im Falle eines fehlerhaften Betriebs.
- G) Kommunikationsleitung zwischen dem Schaltmodul (SWA) und dem Prozessor (SC) für Diagnosezwecke, um auszuwer ten, wann die Abschaltplatine in die Funktionen WATCHDOG, STOP, STOP EFFECTED, MASTER SC, INTERRUPT eintritt (deren Be deutungen allgemein bekannt sind).
- H) Kommunikationsleitung zwischen dem Schaltmodul (SWA) und der Abschaltplatine (SWI) zur Durchführung der den Operationen des Einfügens und Ausfügens des Prozessors zuge ordneten logischen Funktionen (SWITCHING PRESENT - SWAPPING PRESENT - INSERT/REMOVE - PERMISSIVE) ebenso wie der den Schaltoperationen zugeordneten Funktionen (KILL BOARD - POWER CORRECT - EXCESS CURRENT - SC PRESENT).
Die Funktion des Schaltmoduls besteht daher darin:
- - jeden Absturz des Prozessors (SC) zu erfassen;
- - mit der Abschaltplatine (SWI) zu kommunizieren, um den Prozessor (SC) zurückzusetzen und die Stromversorgungen zu überwachen;
- - die Bedienungselemente körperlich aufzunehmen und das Einfügen/Ausfügen zu signalisieren, da die Abschaltplatine vorzugsweise keine Bedientafel aufweist.
Andere Funktionen des Schaltmoduls (SWA) werden unter
Bezugnahme auf die folgenden Figuren für ein modular- oder
vollständig redundantes System beschrieben.
Was die Abschaltplatine (SWI) betrifft, ist diese we
sentlich für:
- - das Rücksetzen eines Prozessors (SC), der durch das Schaltmodul (SWA) als fehlerhaft erfaßt worden ist, und die Kontrolle der Stromversorgung;
- - das Unterbrechen der Prozessorstromversorgung, wenn dieserals fehlerhaft erfaßt worden ist, um das Entfernen des Prozessors zu erlauben;
- - das Unterbrechen und Wiederherstellen der Stromver sorgung, um ein Wiedereinsetzen des Prozessors zu erlauben;
- - das Speichern der Initialisierungsinformation für den Prozessor (SC), um diese nach dem Wiedereinsetzen des Prozes sors zu übertragen, um diesen in einen Betriebsstatus zurück zuführen.
Unter spezieller Bezugnahme auf die Fig. 3, die eine
Anwendung des Schaltmoduls für den Fall betrifft, daß eine
modulare Redundanz gefordert ist, sollte daran erinnert wer
den, daß die Kommunikationsleitungen mit den gleichen Namen
wie in Fig. 2 auch die gleichen Funktionen haben.
Der in den Bezeichnungen der Abschaltplatinen (SWIi)
und der Prozessoren (SCi), wo (i) ein fortlaufender Index
ist, erscheinende Index "A" und "B" bedeutet homologe Elemen
te, die jeweils von einem einzigen zugeordneten Schaltmodul
(SWAi) aktiviert und inaktiviert werden.
Fig. 3 zeigt auch die folgenden Kommunikationsleitun
gen:
- - (I) Leitung zur direkten Kommunikation zwischen den homologen Prozessoren "A" und "B" zum Aktualisieren der Da ten;
- - (L) und (M) Bit-Bus-Kommunikationsleitungen zwischen dem Prozessor "A" oder dem Prozessor "B" und dem System-Bit- Bus, die in diesem Falle durch das Schaltmodul (SWA) verlau fen müssen, um die einfachste Redundanzbedingung zu erhalten, welche in der schematischen Darstellung der Fig. 2 gefehlt hat.
Die schematische Darstellung in Fig. 4 zeigt die
vollständigste Darstellung für die vollständige Redundanz.
Das Vorhandensein der Abschaltplatinen (SWI) erlaubt es auch,
einen als fehlerhaft erfaßten Prozessor (SC) individuell aus
zutauschen, wobei dieser darauffolgend automatisch neu ge
startet wird. Für die Abschaltplatinen (SWI) und die Schalt
module (SWA) gelten die bereits unter Bezugnahme auf die Fig.
2 und 3 dargestellten Funktionen und Verbindungen. Die
Schaltmodule (SWA) werden auch mittels einer gemeinsamen Lei
tung (N) zum simultanen Umschalten des gesamten Satzes von
Prozessoren, die dem Kommunikationsbus (MB) "A" zugeordnet
sind, zu dem gesamten Satz von Prozessoren, die dem homologen
Kommunikationsbus (MB) "B" zugeordnet sind, in eine serielle
Reihenfolge gebracht.
In Fig. 5 ist eine vereinfachte Version für eine
vollständige Redundanz dargestellt. Das vollständige Umschal
ten von dem Kommunikationsbus (MB) "A" zu dem homologen Kom
munikationsbus (MB) "B" erlaubt es, daß die Stromversorgung
vollständig von dem einbezogenen Kommunikationsbus abgetrennt
wird und somit die verschiedenen Initialisierungsoperationen
selbst ohne die Abschaltplatinen (SWI) durchgeführt werden
können. Für die verschiedenen Schaltmodule gelten die oben
unter Bezugnahme auf die Fig. 4 beschriebenen Funktionen und
Verbindungen.
Es sollte daran erinnert werden, daß in diesem Falle
der Kommunikationsbus (MB) so abgewandelt werden muß, daß er
die fehlende Abschaltplatine überbrückt. Andernfalls kann es
sich dabei um den gleichen unter Bezugnahme auf die Fig. 1
beschriebenen Standard-Kommunikationsbus (PSB) handeln.
Zusätzlich zu den bereits beschriebenen Kommunikations
leitungen werden bei der in Fig. 5 dargestellten Lösung auch
die folgenden weiteren Leitungen einbezogen:
- - (O) Leitung zum parallelen Dialog zwischen dem Kom munikationsbus (MB) und jedem der Prozessoren (SC), um eine nicht-automatische Initialisierung zu erlauben, die durch das Unterbrechen der Stromversorgung des Kommunikationsbus (MB), dem der ausgefallene und ersetzte Prozessor (SC) zugehört, notwendig wurde.
- - (P) Stromversorgung, die nicht unterbrochen werden kann, vom Kommunikationsbus (MB) zu jedem einzelnen Prozessor (SC), wobei in diesem Falle die Stromversorgung unterbrochen werden muß, indem der gesamte Kommunikationsbus (MB), welchem der ausgefallene Prozessor zugehört, abgeschaltet wird.
Claims (5)
1. Schaltmodul für mindestens einen an einem Kommunika
tionsbus angeschlossenen Prozessor, gekennzeichnet durch
- - eine Einrichtung zum Erfassen jedes fehlerhaften Be triebs des Prozessors und dessen darauffolgender Rücksetzung
- - eine Einrichtung zum Unterbrechen der Kommunika tionsleitung zwischen dem Prozessor und den zugeordneten Bit- Bussen, und
- - eine Einrichtung zum Unterbrechen der Stromversorgung zu dem Prozessor.
2. Schaltmodul für ein Paar von an mindestens einen
Kommunikationsbus angeschlossenen homologen Prozessoren, von
denen einer ein Master-Prozessor und einer ein Slave-Prozes
sor ist, gekennzeichnet durch
- - eine Einrichtung zum Erfassen jeden fehlerhaften Be triebs des Master-Prozessors und dessen darauffolgender Rück setzung,
- - eine Einrichtung zum Umschalten der Verbindungslei tung zwischen dem Bit-Bus und dem ausgefallenen Prozessor (SC) zu dem homologen Prozessor (SC), und
- - eine Einrichtung zum Unterbrechen der Stromversorgung zu dem ausgefallenen Prozessor.
3. Schaltmodul nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß das Schaltmodul zwischen ein Paar
von parallel an einen gemeinsamen Kommunikationsbus (MB) an
geschlossenen homologen Prozessoren, von denen einer ein
Master-Prozessor und einer ein Slave-Prozessor ist, geschal
tet ist, und daß es mit homologen Paaren von zwischen jeden
Prozessor und den gemeinsamen Kommunikationsbus geschalteten
Abschalteinrichtungen (Abschaltplatinen) verbunden ist (Fig.
3).
4. Schaltmodul nach Anspruch 1, dadurch gekennzeichnet,
daß es zwischen ein Paar von parallel direkt an homologe
Kommunikationsbusse (MB) "A" und (MB) "B" homologe Prozesso
ren, von denen einer ein Master-Prozessor und einer ein
Slave-Prozessor ist, geschaltet ist (Fig. 5).
5. Schaltmodul nach Anspruch 1, dadurch gekennzeichnet,
daß es zwischen ein Paar von parallel über Abschalteinrich
tungen (Abschaltplatinen) (SWI) "A" und (SWI) "B" an homologe
Kommunikationsbusse (MB) "A" und (MB) "B" angeschlossene ho
mologe Prozessoren geschaltet ist (Fig. 4).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8912532A IT1232494B (it) | 1989-06-23 | 1989-06-23 | Modulo di commutazione per coppie di processori omologhi connessi ad almeno un bus di comunicazione |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4019673A1 true DE4019673A1 (de) | 1991-01-10 |
Family
ID=11141272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4019673A Withdrawn DE4019673A1 (de) | 1989-06-23 | 1990-06-20 | Schaltmodul fuer paare von an mindestens einen kommunikationsbus angeschlossenen homologen prozessoren |
Country Status (4)
Country | Link |
---|---|
DE (1) | DE4019673A1 (de) |
FR (1) | FR2648929B1 (de) |
GB (1) | GB2235075B (de) |
IT (1) | IT1232494B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19808230B4 (de) * | 1997-03-07 | 2008-10-02 | General Electric Co. | Fehlertolerantes Kommunikationssystem sowie Verfahren zum Betrieb eines solchen |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2162605B1 (es) * | 2000-05-24 | 2003-04-01 | Ct Espanol De Servicos Telemat | Sistema modular de conmutacion en tiempo real para equipos electronicos de comunicaciones. |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4387426A (en) * | 1979-09-06 | 1983-06-07 | Rolls-Royce Limited | Digital data processing system |
IT8024701A0 (it) * | 1980-09-17 | 1980-09-17 | Italtel Spa | Disposizione circuitale atta a rilevare la presenza di malfunzionamenti in un sistema di elaborazione di dati utilizzante un microprocessore di tipo commerciale. |
JPS589488A (ja) * | 1981-07-09 | 1983-01-19 | Pioneer Electronic Corp | 複数の中央演算処理装置を有するシステムの中央演算処理装置の復帰機構 |
US4835737A (en) * | 1986-07-21 | 1989-05-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method and apparatus for controlled removal and insertion of circuit modules |
FR2627607B1 (fr) * | 1988-02-23 | 1993-03-12 | Sodeteg Tai | Unite centrale d'ordinateur de commande |
-
1989
- 1989-06-23 IT IT8912532A patent/IT1232494B/it active
-
1990
- 1990-06-14 FR FR9007402A patent/FR2648929B1/fr not_active Expired - Fee Related
- 1990-06-20 DE DE4019673A patent/DE4019673A1/de not_active Withdrawn
- 1990-06-25 GB GB9014070A patent/GB2235075B/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19808230B4 (de) * | 1997-03-07 | 2008-10-02 | General Electric Co. | Fehlertolerantes Kommunikationssystem sowie Verfahren zum Betrieb eines solchen |
Also Published As
Publication number | Publication date |
---|---|
GB2235075A (en) | 1991-02-20 |
GB9014070D0 (en) | 1990-08-15 |
FR2648929B1 (fr) | 1995-08-04 |
FR2648929A1 (fr) | 1990-12-28 |
GB2235075B (en) | 1993-05-26 |
IT1232494B (it) | 1992-02-17 |
IT8912532A0 (it) | 1989-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0236803B1 (de) | Verfahren zum Betrieb einer fehlergesicherten hochverfügbaren Multiprozessor-Zentralsteuereinheit eines Vermittlungssystemes | |
EP0238841B1 (de) | Fehlergesicherte, hochverfügbare Multiprozessor-Zentralsteuereinheit eines Vermittlungssystemes und Verfahren zum Speicherkonfigurationsbetrieb dieser Zentralsteuereinheit | |
EP0057756B1 (de) | Anordnung zum Datenaustausch in parallel arbeitenden Multi-Mikrorechnersystemen | |
EP0636956B1 (de) | Aufdatverfahren | |
DE1279980B (de) | Aus mehreren miteinander gekoppelten Datenverarbeitungseinheiten bestehendes Datenverarbeitungssystem | |
DE19509150C2 (de) | Verfahren zum Steuern und Regeln von Fahrzeug-Bremsanlagen sowie Fahrzeug-Bremsanlage | |
EP0109981B1 (de) | Ausfallgesicherte Datenverarbeitungsanlage | |
DE2420214C2 (de) | Schaltungsanordnung zur Umschaltung der redundanten Kommunikationspfade einer Datenübertragungseinrichtung | |
WO2003031220A1 (de) | Steuerungs- und energieversorgungssystem für wenigstens zwei flugzeugsitzplätze | |
DE4019673A1 (de) | Schaltmodul fuer paare von an mindestens einen kommunikationsbus angeschlossenen homologen prozessoren | |
DE3840570C2 (de) | ||
DE3238692A1 (de) | Datenuebertragungssystem | |
DE3104903C2 (de) | Anordnung zum Datenaustausch zwischen parallel arbeitenden Mikrorechnern | |
DE19619886C2 (de) | Steuer- und Datenübertragungsanlage mit teilweise redundantem Bussystem | |
EP0358785A1 (de) | Einrichtung zum Betrieb eines redundanten Mehrrechnersystems für die Steuerung eines elektronischen Stellwerkes in der Eisenbahnsignaltechnik | |
DE4002022A1 (de) | Verfahren und anordnung zur hochverfuegbaren uebertragung von daten | |
EP0902369B1 (de) | Verfahren zur Isolation eines defekten Rechners in einem fehlertoleranten Mehrrechnersystem | |
EP0205101B1 (de) | Verfahren zum Betrieb einer Datenverarbeitungsanlage | |
EP1283471A2 (de) | Programmgesteuerte Einheit | |
EP0299375B1 (de) | Verfahren zum Zuschalten eines Rechners in einem Mehrrechnersystem | |
DE3239434C1 (de) | Einrichtung zum Überwachen der Funktionsfähigkeit eines Mehr-Rechnersystems | |
WO2004036324A1 (de) | Verfahren und vorrichtung zur prozessautomatisierung mit redundanten steuergeräten zur ansteuerung von peripheriegeräten über ein bussystem | |
DE3010803C2 (de) | Schalteinrichtung für ein Dreirechner-System in Eisenbahnanlagen | |
DE102017203222A1 (de) | Umschaltung zwischen Element-Controllern im Bahnbetrieb | |
DE4019674A1 (de) | Abschaltplatine zum trennen eines einzelprozessors vom kommunikationsbus eines aus mehreren einzelprozessoren bestehenden computerisierten systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |