DE4007953C2

DE4007953C2 - DC-DC converter with switched capacitors

Info

Publication number: DE4007953C2
Application number: DE19904007953
Authority: DE
Inventors: Fumio Prof Ueno; Takashiro Prof Inoue; Ichiro Prof Ota; Katsuhiko Naka; Tohoru Umeno; Hisatsugu Ishizu; Yuko Oshino
Original assignee: Sumitomo Metal Industries Ltd
Current assignee: Nippon Steel Corp
Priority date: 1990-03-09
Filing date: 1990-03-13
Publication date: 1994-05-26
Anticipated expiration: 2010-03-14
Also published as: FR2659507B1; FR2659507A1; DE4007953A1

Description

Die Erfindung betrifft einen Gleichspannungswandler mit geschalteten Kondensatoren nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a DC-DC converter switched capacitors according to the preamble of Claim 1.

In letzter Zeit haben geschaltete Spannungsregler (Schaltregler) wegen ihrer geringen Abmessungen, ihres geringen Gewichtes und ihrer hohen Effizienz weite Verbreitung als DC-DC-Konverter gefunden. Es ist zu erwarten, daß die Anforderungen an Schaltregler noch steigen werden, wenn diese in tragbaren Geräten verwendet werden. Der derzeit hauptsächlich verwendete Schaltregler ist jedoch mit magnetischen Teilen, etwa einem Transformator, einer Drosselspule und dgl., versehen, so daß er sich nachteiligerweise nur unter Schwierigkeiten als integrierte Schaltung herstellen läßt, d. h. die Abmessungen des Schaltreglers lassen sich nur begrenzt verkleinern. Lately have switched voltage regulators (Switching regulator) because of their small dimensions, their low weight and high efficiency Widely used as a DC-DC converter. It is expected that the demands on switching regulators are still increasing when used in portable devices. The currently used switching regulator but with magnetic parts, like a transformer, a choke coil and the like. Provided so that he disadvantageously found himself only with difficulty can produce integrated circuit, d. H. the dimensions of the switching regulator can only be reduced in size to a limited extent.

Als Gegenmaßnahme zu diesem Problem wird in der japa nischen Offenlegungsschrift Nr. 58-58 863 ein DC-DC- Konverter mit geschalteten Kondensatoren vorgeschlagen, der aus mehreren Schalttransistoren und einer ganz zahligen Anzahl von Kondensatoren besteht, wodurch sich der Konverter leicht integrieren läßt.As a countermeasure to this problem, the japa Nos. 58-58 863 a DC-DC Converter with switched capacitors proposed that of several switching transistors and one whole number of capacitors, which results in the converter can be easily integrated.

Fig. 1 ist ein Schaltbild eines herkömmlichen DC-DC- Konverters mit geschalteten Kondensatoren. Eine Gleichspannungsquelle 10 lädt Kondensatoren C₁ und C₂. Die Kondensatoren C₁ und C₂ werden alternierend entladen, um einen Glättungskondensator C₃ zu laden, dessen Spannung einer Last 11 zugeführt wird. Schaltelemente 1, 2, . . ., 8 schalten die Kondensatoren C₁ und C₂ in Reihe und bestimmen durch ihren Schaltzustand die Aufeinanderfolge der Kondensatoren C₁ und C₂ der Reihenschaltung. Den Schaltelementen 1, 4, 6 und 7 wird ein Impulssignal Φa und den Schaltelementen 2, 3, 5 und 8 wird ein Impulssignal Φb übermittelt, wobei die in Fig. 2 gezeigten Impulssignale Φa und Φb jeweils Steuersignale zum Schalten der Schalter in deren leitende Zustände sind. Die Hochpegelphase der Impulssignale Φa und Φb entspricht der Leitendphase der Schaltelemente. Die Impulssignale Φa und Φb erreichen nicht gleichzeitig den hohen Pegel (HIGH-Pegel). Wenn die Schaltelemente 1, 4, 6 und 7 bei sich auf HIGH-Pegel befindlichem Impulssignal Φa im Einschaltzustand sind, ergibt sich die in Fig. 3 gezeigte Schaltung. Wenn die Schaltelemente 5, 8, 2 und 3 bei sich auf HIGH-Pegel befindlichem Impulssignal Φb im Einschaltzustand sind, ergibt sich die in Fig. 4 gezeigte Schaltung. In der in Fig. 3 gezeigten Schaltung wird der Kondensator C₁ geladen, und der Kondensator C₂ wird entladen, um den Kondensator C₃ zu laden. Fig. 4 zeigt den Fall, daß das Laden und Entladen der Kondensatoren C₁ und C₂ in umgekehrter Reihenfolge durchgeführt werden. Indem der obengenannte Vorgang wiederholt wird, wird der Last 11 Energie von dem Kondensator C₃ zugeführt. Fig. 1 is a circuit diagram of a conventional DC-DC converter with switched capacitors. A DC voltage source 10 charges capacitors C ₁ and C ₂ . The capacitors C ₁ and C ₂ are alternately discharged to charge a smoothing capacitor C ₃ , the voltage of which is supplied to a load 11 . Switching elements 1 , 2 ,. . ., 8 switch the capacitors C ₁ and C ₂ in series and determine the sequence of the capacitors C₁ and C₂ of the series circuit by their switching state. The switching elements 1 , 4 , 6 and 7 are given a pulse signal Φa and the switching elements 2 , 3 , 5 and 8 are given a pulse signal Φb, the pulse signals Φa and Φb shown in FIG. 2 each being control signals for switching the switches into their conductive states are. The high level phase of the pulse signals Φa and Φb corresponds to the leading phase of the switching elements. The pulse signals Φa and Φb do not simultaneously reach the high level (HIGH level). If the switching elements 1 , 4 , 6 and 7 are in the switched-on state when the pulse signal Φa is at a HIGH level, the circuit shown in FIG. 3 results. If the switching elements 5 , 8 , 2 and 3 are in the switched-on state when the pulse signal Φb is at a HIGH level, the circuit shown in FIG. 4 results. In the circuit shown in Fig. 3, the capacitor C _{1 is} charged and the capacitor C ₂ is discharged to charge the capacitor C ₃ . Fig. 4 shows the case that the charging and discharging of the capacitors C ₁ and C ₂ are carried out in reverse order. By repeating the above process, power is supplied to the load 11 from the capacitor C ₃ .

Das Umsetzungsverhältnis des mit geschalteten Kondensatoren versehenen DC-DC-Konverters ist prinzipiell ein ganzzahliges Verhältnis. Wenn bei dem Konverter bei spielsweise die Eingabespannung 12 V und die Ausgabe spannung 5 V beträgt, ist das Umsetzungsverhältnis 2 : 1. Deshalb sind prinzipiell 10 V oder eine höhere Eingangsspannung nötig, um eine Ausgangsspannung von 5 V zu erhalten. Eine übermäßige Eingangsspannung läßt sich durch Umschalten des Tastverhältnisses (HIGH/LOW- Verhältnis) steuern, d. h. des Tastverhältnisses der Impulssignale Φa und Φb. Andererseits bestimmen 10 V oder mehr auch die minimal zulässige Eingangsspannung, da aufgrund des Leitwiderstandes des Schalttransistors ein Spannungsabfall erzeugt wird. Da der Spannungsabfall durch das Produkt des Leitwiderstandes des Schalttransistors und eines durch den Schalttransistor fließenden Laststroms bestimmt wird, muß der untere Grenzwert der Eingangsspannung höher sein, wenn der Laststrom größer wird. Wie bereits erwähnt, wird die Ausgangsspannung durch Veränderung des Tastverhältnisses gesteuert. Wenn jedoch ein kleines Tastverhältnis vorliegt, wird ein Verhältnis zur Lieferung von Spannung durch einen Glättungskondensator am Ausgang größer, wodurch die Welligkeitsanteilsrate größer wird. Aus diesem Grund ist es bei einem derartigen DC-DC-Konverter schwierig, die Ausgangsspannung stabil zu halten, wenn der Konverter eine Ausgangsleistung von 50 W oder mehr hat, wodurch der Verwendungsbereich des Konverters auf 5 W oder weniger beschränkt ist. Als Gegenmaßnahme zu diesem Problem wurde in Betracht gezogen, die Schaltfrequenz des Schalttransistors höher einzustellen, oder einen höherwertigen Kondensator als Glättungskondensator zum Erhalten der Ausgangsspannung zu verwenden und dgl. Wenn jedoch die Schaltfrequenz erhöht wird, steigt der Schaltverlust des Schalttransistors an. Zudem besteht das Problem, daß das Gerät kostenaufwendig wird, wenn die Leistung des Glättungskondensators erhöht wird.The conversion ratio of the with switched capacitors provided DC-DC converter is basically a integer ratio. If at the converter for example, the input voltage 12 V and the output voltage is 5 V, the conversion ratio is 2: 1. Therefore, in principle, 10 V or a higher input voltage necessary to achieve an output voltage of 5 V. to obtain. Excessive input voltage leaves by switching the duty cycle (HIGH / LOW- Ratio) control, d. H. the duty cycle of the Pulse signals Φa and Φb. On the other hand, 10 V determine or more the minimum permissible input voltage, because due to the conductive resistance of the switching transistor a voltage drop is generated. Because the voltage drop by the product of the resistance of the Switching transistor and one through the switching transistor flowing load current is determined, the lower Limit of the input voltage may be higher when the load current increases. As already mentioned, the Output voltage by changing the duty cycle controlled. However, if a small duty cycle there is a relationship to the supply of tension larger by a smoothing capacitor at the output, which increases the ripple rate. For this reason, it is with such a DC-DC converter difficult to keep the output voltage stable, if the converter has an output power of 50 W or more, thereby reducing the scope of the converter is limited to 5 W or less. As a countermeasure on this issue was considered to set the switching frequency of the switching transistor higher, or a higher quality capacitor as a smoothing capacitor to get the output voltage too use and the like. However, if the switching frequency increases the switching loss of the switching transistor increases at. There is also the problem that the device is expensive becomes when the performance of the smoothing capacitor is increased.

Ein Gleichspannungswandler mit geschalteten Kondensatoren nach dem Oberbegriff des Patentanspruchs 1 ist in dem Artikel "Analysis and Application of Switch-Capacitor Transformers by Formulation" von Fumio Ueno, Takahiro Inoue und Tohru Umeno, Denshi Joho Tsushin Gakkai Ronbunshi, Vol. 73-CII, No. 2, February 1990, pp. 63-73 (entspricht der nachveröffentlichten gleichlautenden Veröffentlichung in Electronics and Communications in Japan, Part 2, Vol. 73, Nr. 9, 1990, S. 91-103) beschrieben. Der bekannte Gleichspannungswandler ist mit Eingangsanschlüssen, an denen eine Eingangsspannung angelegt wird, und mit Ausgangsanschlüssen zum Abgreifen der Ausgangsspannung versehen. Zwischen den Eingangs- und den Ausgangsanschlüssen ist ein Netzwerk aus mehreren steuerbaren Schaltelementen geschaltet, das darüberhinaus mehrere erste Kondensatoren und einen zweiten Kondensator aufweist, welcher parallel zu den Eingangsanschlüssen geschaltet ist. Der bekannte Gleichspannungswandler ist darüber hinaus mit einer Steuerimpuls-Erzeugungsschaltung zum Erzeugen phasenverschobener Steuerimpulse für die Schaltelemente versehen. Aufgrund seiner Ansteuerung durch diese Erzeugungsschaltung ist das Netzwerk derart geschaltet, daß die ersten Kondensatoren zwischen den Eingangsanschlüssen in Reihe liegen, wobei jeweils ein anderer der ersten Kondensatoren parallel zu dem zweiten Kondensator geschaltet ist. In dem obigen Artikel wird grundsätzlich ausgeführt, daß zur Regelung der Ausgangsspannung eines Gleichspannungswandlers neben einer pulsbreiten Steuerung (der Steuerimpulse) auch eine Frequenzsteuerung der Schaltfrequenz durchgeführt werden kann. Der in dem Artikel beschriebene Gleichspannungswandler jedoch wird ausgangsspannungsmäßig dadurch geregelt, daß sein Ausgangswiderstand durch Steuerung der Leitwiderstände der Schaltelemente gesteuert wird.A DC-DC converter with switched capacitors according to the preamble of claim 1 is in the article "Analysis and Application of Switch-Capacitor Transformers by Formulation "by Fumio Ueno, Takahiro Inoue and Tohru Umeno, Denshi Joho Tsushin Gakkai Ronbunshi, Vol. 73-CII, No. February 2, 1990, pp. 63-73 (corresponds to the republished equivalent Published in Electronics and Communications in Japan, Part 2, Vol. 73, No. 9, 1990, pp. 91-103) described. The known DC-DC converter is with input terminals to which an input voltage is created, and with output connections for tapping the output voltage. Between Input and output connections is a network switched from several controllable switching elements, that also several first capacitors and one has a second capacitor, which is parallel to the Input connections is switched. The known DC converter is also with a Control pulse generation circuit for generating out-of-phase Provide control pulses for the switching elements. Because of its control by this generation circuit the network is switched in such a way that the first capacitors between the input terminals are in series, each with a different one of the first Capacitors in parallel with the second capacitor is switched. The above article basically executed that to regulate the output voltage of a DC converter next to a pulse width Control (of the control pulses) also a frequency control the switching frequency can be performed. Of the however, DC converters described in the article is regulated in terms of output voltage in that its output resistance by controlling the lead resistances the switching elements is controlled.

Aus US-PS 43 89 704 ist eine Versorgungsschaltung für elektronische Einrichtungen bekannt, die neben vergleichsweise wenig Energie verbrauchenden elektronischen Schaltungen auch zeitweise eingeschaltete Verbraucher, wie beispielsweise Beleuchtungslampen, Lautsprecher, Summer o. dgl. mit einem vergleichsweise hohen Energieverbrauch aufweisen. Damit beim Zuschalten dieser zusätzlichen Verbraucher die Versorgungsspannung für die elektronischen Schaltungen noch ausreichend ist, wird mittels Transistorschaltung für die Dauer des Betriebs eines derartigen Verbrauchers eine Spannungsteilerschaltung für die elektronischen Schaltungen überbrückt. Damit werden die elektronischen Schaltungen auch in dem Fall mit einer ausreichend hohen Eingangsspannung versorgt, wenn die Ausgangsspannung der Spannungsversorger (Akku, Batterie o. dgl.) aufgrund des Betriebs des zusätzlichen Verbrauchers mit hohem Energiebedarf absinkt. Eine damit vergleichbare Schaltung ist auch aus JP-OS 5 51 44 772 bekannt. From US-PS 43 89 704 is a supply circuit for known electronic devices, in addition to comparatively low energy electronic Circuits also temporarily switched on consumers, such as lighting lamps, speakers, Buzzer or the like with a comparatively high Have energy consumption. So when you turn this on additional consumers the supply voltage still sufficient for the electronic circuits is, by means of a transistor circuit for the duration of Operation of such a consumer a voltage divider circuit for the electronic circuits bridged. So that the electronic circuits even in the case with a sufficiently high input voltage supplied when the output voltage of the power supplier (Battery, battery or the like.) Due to the Operation of the additional consumer with high energy requirements sinks. A comparable circuit is also known from JP-OS 5 51 44 772.

Aus EP 03 86 261 A1 ist ein elektrostatischer Übertrager mit zwei Eingangsanschlüssen und zwei Ausgangsanschlüssen bekannt. Zwischen den Eingangsanschlüssen und den Ausgangsanschlüssen sind mehrere Kondensatoren angeordnet, die über erste Schalter mit den Eingangsanschlüssen und über zweite Schalter mit den Ausgangsanschlüssen verbindbar sind. Die ersten und zweiten Schalter werden im Gegentakt geschaltet, so daß es zu keiner Zeit zu einer direkten Verbindung der Eingänge mit den Ausgängen des Umformers kommt.EP 03 86 261 A1 describes an electrostatic transmitter with two input connections and two output connections known. Between the input connections and several capacitors are arranged at the output connections, the first switch with the input terminals and via second switches with the output connections are connectable. The first and second Switches are switched in push-pull, making it too no time for a direct connection of the inputs comes with the outputs of the converter.

Gleichspannungswandler mit geschalteten Kondensatoren haben also allgemein stets ein ganzzahliges Über- oder besser gesagt Untersetzungsverhältnis. Dies liegt daran, daß die Eingangsspannung auf mehrere in Reihe geschaltete gleiche (erste) Kondensatoren aufgeteilt wird. Werden z. B. zwei erste Kondensatoren eingesetzt, liegt an jedem dieser ersten Kondensatoren die halbe Eingangsspannung an. Die ersten Kondensatoren werden abwechselnd über steuerbare Schaltelemente mit dem Ausgang des Wandlers verbunden, wobei beim Entladen des parallel zum Ausgang liegenden einen ersten Kondensators der andere erste Kondensator auf die halbe Eingangsspannung aufgeladen wird. Zur Glättung der Ausgangsspannung ist parallel zum Ausgang ein Glättungskondensator (zweiter Kondensator) geschaltet. Ein derartiger Wandler benötigt also theoretisch mindestens die doppelte Ausgangsspannung als Eingangsspannung, um am Ausgang die verlangte Spannung liefern zu können. Praktisch liegt dieser Mindestwert höher als die doppelte Ausgangsspannung, da über den Schaltelementen noch Spannungen abfallen.DC-DC converter with switched capacitors therefore generally always have an integer over- or better said reduction ratio. This is because that the input voltage is connected to several in series divided the same (first) capacitors becomes. Are z. B. two first capacitors are used, is half of each of these first capacitors Input voltage on. The first capacitors will be alternately via controllable switching elements with the output connected to the converter, wherein when unloading the a first capacitor lying parallel to the output the other first capacitor to half the input voltage is charged. For smoothing the output voltage is a smoothing capacitor parallel to the output (second capacitor) switched. Such one So theoretically, converter needs at least twice the output voltage as the input voltage, um to be able to supply the required voltage at the output. In practice, this minimum value is higher than double Output voltage, since over the switching elements tensions still drop.

Der Erfindung liegt die Aufgabe zugrunde, einen Gleichspannungswandler mit geschalteten Kondensatoren zu schaffen, der auch dann noch die geforderte Ausgangsspannung liefert, wenn die Eingangsspannung unterhalb eines für die geforderte Ausgangsspannung benötigten Mindestwertes liegt. Ziel der Erfindung ist also ein Gleichspannungswandler mit geringerer Empfindlichkeit, was die noch zulässige Mindesthöhe der Eingangsspannung angeht.The invention has for its object a DC voltage converter with switched capacitors too create the even then the required output voltage returns when the input voltage is below one required for the required output voltage Minimum value. The aim of the invention is therefore a DC converter with lower sensitivity, what is the still allowable minimum level of input voltage concerns.

Zur Lösung dieser Aufgabe wird ein Gleichspannungswandler mit den Merkmalen des Anspruchs 1 vorgeschlagen. Die Merkmale vorteilhafter Ausgestaltungen der Erfindung sind jeweils in den Unteransprüchen angegeben.To solve this problem, a DC-DC converter is used proposed with the features of claim 1. The features of advantageous embodiments of the invention are specified in the subclaims.

Die Erfindung schafft einen kleinformatigen Gleichspannungswandler, bei dem der untere Grenzwert für die Eingangsspannung niedriger als für die geforderte Ausgangsspannung sein kann, da kurzzeitig alle Schaltelemente eingeschaltet werden. Insbesondere wird beim erfindungsgemäßen Gleichspannungswandler bei zusätzlicher Steuerung des Leitwiderstandes der einzelnen Schaltelemente die Welligkeit der Ausgangsspannung lediglich gering beeinflußt.The invention provides a small format DC voltage converter, at which the lower limit for the input voltage lower than for the required output voltage can be, since all switching elements for a short time be switched on. In particular, in the invention DC converter at additional Control of the resistance of the individual switching elements the ripple of the output voltage only slightly influenced.

Nachfolgend werden anhand der Figuren Ausführungsbeispiele der Erfindung näher erläutert. Im einzelnen zeigen:Exemplary embodiments are described below with reference to the figures the invention explained in more detail. In detail show:

Fig. 1 ein Schaltbild eines herkömmlichen DC-DC- Konverters mit geschalteten Kondensatoren, Fig. 1 is a circuit diagram of a conventional DC-DC converter with switched capacitors,

Fig. 2 ein Wellenform-Diagramm der Impulssignale zum Steuern des Konverters nach Fig. 1, Fig. 2 is a waveform diagram of pulse signals for controlling the converter according to Fig. 1,

Fig. 3 und 4 Schaltbilder des herkömmlichen DC-DC-Konverters, FIGS. 3 and 4 are circuit diagrams of the conventional DC-DC converter,

Fig. 5 ein Schaltbild eines ersten Ausführungsbeispiels der Erfindung, Fig. 5 is a circuit diagram of a first embodiment of the invention,

Fig. 6 ein Schaltbild einer Schaltungssteuereinheit des ersten Ausführungsbeispiels, Fig. 6 is a circuit diagram of a circuit control unit of the first embodiment,

Fig. 7 ein Schaltbild eines zweiten Ausführungsbeispiels, Fig. 7 is a circuit diagram of a second embodiment,

Fig. 8 ein Diagramm, das den Zeitverlauf dreier ausgewählter Signale bei dem ersten Ausführungsbeispiel zeigt, Fig. 8 is a diagram showing the time course of three selected signals in the first embodiment,

Fig. 9 ein Wellenform-Diagramm der Signale bei dem ersten Ausführungsbeispiel, Fig. 9 is a waveform diagram of signals in the first embodiment,

Fig. 10 ein Schaltbild eines dritten Ausführungsbeispiels, Fig. 10 is a circuit diagram of a third embodiment,

Fig. 11 ein Schaltbild einer Schaltungssteuereinheit des dritten Ausführungsbeispiels, Fig. 11 is a circuit diagram of a circuit control unit of the third embodiment,

Fig. 12 ein Diagramm der Charakteristiken eines MOSFET- Transistors, Fig. 12 is a diagram of the characteristics of a MOSFET transistor,

Fig. 13 und 14 Wellenform-Diagramme der Signale bei dem dritten Ausführungsbeispiel, Fig. 13 and 14 are waveform diagrams of the signals in the third embodiment,

Fig. 15 ein Schaltbild eines vierten Ausführungsbeispiels, Fig. 15 is a circuit diagram of a fourth embodiment,

Fig. 16 ein Schaltbild einer Schaltungssteuereinheit des vierten Ausführungsbeispiels, Fig. 16 is a circuit diagram of a circuit control unit of the fourth embodiment,

Fig. 17 ein Wellenform-Diagramm der Signale bei dem vierten Ausführungsbeispiel, Fig. 17 is a waveform diagram of signals in the fourth embodiment,

Fig. 18 ein Schaltbild eines fünften Ausführungsbeispiels, Fig. 18 is a circuit diagram of a fifth embodiment,

Fig. 19 ein Schaltbild einer Schaltungssteuereinheit des fünften Ausführungsbeispiels, Fig. 19 is a circuit diagram of a circuit control unit of the fifth embodiment,

Fig. 20 ein Wellenform-Diagramm der Signale bei dem fünften Ausführungsbeispiel, Fig. 20 is a waveform diagram of signals in the fifth embodiment,

Fig. 21 ein Schaltbild eines sechsten Ausführungsbeispiels, Fig. 21 is a circuit diagram of a sixth embodiment,

Fig. 22 ein Wellenform-Diagramm der Signale bei dem sechsten Ausführungsbeispiel. Fig. 22 is a waveform diagram of the signals in the sixth embodiment.

Fig. 5 zeigt ein Schaltbild der ersten Ausführungsform. Fig. 5 shows a circuit diagram of the first embodiment.

Fig. 6 zeigt ein Schaltbild der Schaltungssteuereinheit dieser Ausführungsform. An die Eingangsspannungsan schlüsse t₁ und t₂ ist eine aus einer Batterie oder dgl. bestehende DC-Energiequelle 10 angeschlossen. Der positive Eingangsspannungsanschluß t₁ ist mit dem positiven Ausgangsspannungsanschluß t₁₀ über eine Parallelschaltung aus einer Reihenschaltung aus den Schaltelementen 1 und 2 und einem steuerbaren Nebenweg- oder Kupplungsschaltelement 9 verbunden, dessen Funktionsweise weiter unten erläutert wird. Der negative Eingangsspannungs anschluß t₂ ist direkt mit dem negativen Ausgangs spannungsanschluß t₂₀ verbunden. Dem Schalter 2 paral lelgeschaltet ist eine Reihenschaltung aus dem ersten Kondensator C₁ und dem Schaltelement 4. Der Verbin dungspunkt zwischen dem Kondensator C₁ und dem Schalt element 4 ist über ein Schaltelement 3 mit dem nega tiven Eingangsspannungsanschluß t₂ verbunden. Der negative Eingangsspannungsanschluß t₂ ist mit dem positiven Ausgangsspannungsanschluß t₁₀ über eine aus den Schaltelementen 7 und 8 bestehende Reihenschaltung verbunden. Dem Schaltelement 8 parallelgeschaltet ist eine Reihenschaltung aus einem weiteren ersten Konden sator C₂ und einem Schaltelement 6. Der Verbindungs punkt des Schaltelements 6 und des Kondensators C₂ ist durch ein Schaltelement 5 mit dem positiven Eingangs spannungsanschluß t₁ verbunden. Der positive Ausgangs spannungsanschluß t₁₀ ist mit dem negativen Ausgangs spannungsanschluß t₂₀ durch einen Glättungs kondensator C₃ verbunden, der den zweiten Kondensator darstellt, wobei eine Last 11 zwischen den beiden Ausgangsspannungs anschlüssen t₁₀ und t₂₀ geschaltet ist. Die Schalt elemente 1, 2, 3, . . . und 9 sind beispielsweise MOSFET-Transistoren. Auch Transistoren eines anderen Typs können an deren Stelle verwendet werden. Als Schaltelemente 1, 5 und 9 werden P-Kanal-MOSFET-Tran sistoren verwendet, und für die Schaltelemente mit Ausnahme der soeben genannten werden N-Kanal-MOSFET- Transistoren verwendet. Der Grund liegt darin, daß bei Verwendung von N-Kanal-MOSFET-Transistoren als Schalt elemente 1, 5 und 9 der Strom nicht 0 A wird, da die Quelle bei Abschaltung floatet. Wie Fig. 7 zeigt, können auch Dioden anstelle der MOSFET-Transistoren- Schaltelemente 3, 4, 7 und 8 verwendet werden. Es ist auch möglich, nur die Schaltelemente 4 und 8 durch Dioden zu ersetzen (vgl. Fig. 18). Jegliche Kombination von Schaltelementen und Dioden ist akzeptabel, solange diese in der Lage ist, eine Reihenschaltung der ersten Kondensatoren C₁ und C₂ zu bilden, die Abfolge dieser Reihenschaltung zu ändern und einen Rückkehrstrom von dem zweiten Kondensator C₃ zu den ersten Kondensatoren C₁ und C₂ zu verhindern. Obwohl bei dem MOSFET-Tran sistor, dessen Leitwiderstand gering ist, die elektri sche Umsetzungseffizienz des Konverters höher ist als bei Verwendung von Dioden, ist die Verwendung von Dioden kostengünstiger. Wenn die Schaltung als inte grierte Schaltung ausgebildet ist, kann durch die Dioden im Vergleich zu den Transistoren Leitungsraum gespart werden. Die Eingangsspannung V_i an dem posi tiven Eingangsspannungsanschluß t₁ und die Ausgangs spannung V_o an dem negativen Ausgangsspannungsanschluß t₁₀ werden einer im folgenden zu beschreibenden Schaltungssteuereinheit zugeführt. Fig. 6 shows a circuit diagram of the circuit control unit of this embodiment. Connected to the input voltage connections t ₁ and t ₂ is a DC energy source 10 consisting of a battery or the like. The positive input voltage connection t ₁ is connected to the positive output voltage connection t ₁₀ via a parallel connection comprising a series connection of the switching elements 1 and 2 and a controllable bypass or clutch switching element 9 , the mode of operation of which is explained below. The negative input voltage terminal t ₂ is connected directly to the negative output voltage terminal t ₂₀ . The switch 2 is connected in parallel with a series circuit comprising the first capacitor C ₁ and the switching element 4 . The connec tion point between the capacitor C ₁ and the switching element 4 is connected via a switching element 3 to the nega tive input voltage terminal t ₂ . The negative input voltage terminal t ₂ is connected to the positive output voltage terminal t ₁₀ via a series circuit consisting of the switching elements 7 and 8 . The switching element 8 is connected in parallel with a series circuit comprising a further first capacitor C ₂ and a switching element 6 . The connection point of the switching element 6 and the capacitor C ₂ is connected by a switching element 5 to the positive input voltage terminal t ₁ . The positive output voltage terminal t ₁₀ is connected to the negative output voltage terminal t ₂₀ through a smoothing capacitor C ₃ , which is the second capacitor, a load 11 being connected between the two output voltage terminals t ₁₀ and t ₂₀ . The switching elements 1 , 2 , 3 ,. . . and 9 are, for example, MOSFET transistors. Transistors of another type can also be used in their place. P-channel MOSFET transistors are used as switching elements 1 , 5 and 9 , and N-channel MOSFET transistors are used for the switching elements with the exception of those just mentioned. The reason is that when using N-channel MOSFET transistors as switching elements 1 , 5 and 9, the current does not become 0 A because the source floats when switched off. As FIG. 7 shows, diodes can also be used instead of the MOSFET transistor switching elements 3 , 4 , 7 and 8 . It is also possible to replace only the switching elements 4 and 8 with diodes (cf. FIG. 18). Any combination of switching elements and diodes is acceptable as long as it is able to form a series connection of the first capacitors C ₁ and C ₂ , change the sequence of this series connection and a return current from the second capacitor C ₃ to the first capacitors C ₁ and to prevent C ₂ . Although in the MOSFET transistor, whose conducting resistance is low, the electrical conversion efficiency of the converter is higher than when using diodes, the use of diodes is less expensive. If the circuit is designed as an integrated circuit, line space can be saved by the diodes compared to the transistors. The input voltage V _i at the positive input voltage terminal t ₁ and the output voltage V _o at the negative output voltage terminal t ₁₀ are supplied to a circuit control unit to be described below.

Wie Fig. 6 zeigt, gibt eine Referenzspannungseinheit 101 auf der Basis der Eingangsspannung V_i eine Refe renzspannung V_r an eine Steuereinheit SR für einen Schaltregler aus. Die Ausgangsspannung V₀ wird jeweils in einen positiven Eingangsanschluß 102a und 107a des Differentialverstärkers 102 bzw. 107 eingegeben. An dem negativen Eingangsanschluß 102b des Differentialver stärkers 102 existiert die Referenzspannung V₁, die durch einen Spannungsteiler aus den Reihenwiderständen R₁ und R₂ erzeugt wird, und an dem negativen Eingangs anschluß 107b existiert die Referenzspannung V₂, die durch einen Spannungsteiler aus den Reihenwiderständen R₃ und R₄ erzeugt wird. Die Referenzspannung V_r wird beiden Spannungsteilern zugeführt. Die Referenzspannung V₁ entspricht der gewünschten Ausgangsspannung ₀. Die Referenzspannung V₂ ist geringfügig niedriger einge stellt als V₁ = ₀. Das Ausgangssignal des Differen tialverstärkers 102 wird in einen Komparator 104 und das Ausgangssignal des Differentialverstärkers 107 wird in einen Komparator 108 eingegeben. In die Komparatoren 104 und 108 wird das Ausgangssignal eines Dreieck wellenoszillators 103 eingegeben. Die von Spannungs teilern 109a und 109b erzeugten Referenzspannungen V₃ bzw. V₄ werden in die Komparatoren 104 bzw. 108 ein gegeben. Die Ausgangssignale der Komparatoren 104 und 108 werden an die Basis von Transistoren T_r1 bzw. T_r2 angelegt. Das Impulsausgangssignal des Transistors T_r1 wird in eine Impulsaufspaltungsschaltung 105 eingegeben und in Impulssignale Φa und Φb aufgespaltet, die zuein ander um 180° phasenversetzt sind, und diese Impuls signale werden dann in die Treiberschaltungen 106a bzw. 106b eingegeben. Die Impulssignale Φa und Φb gleichen den in Fig. 2 gezeigten Signalen. Das in die Treiber schaltung 106a eingegebene Impulssignal Φa wird ver stärkt und den Schaltelementen 4, 6 bzw. 7 zugeführt (nur dem Schaltelement 6 bei der in Fig. 7 gezeigten Ausführungsform). Dem Schaltelement 1 wird das Signal Φa durch eine (nicht gezeigte) Inversionsschaltung übermittelt. Das in die Treiberschaltung 106b ein gegebene Impulssignal Φb wird verstärkt und den Schalt elementen 3, 5 bzw. 8 übermittelt (nur dem Schalt element 2 bei der in Fig. 7 gezeigten Ausführungsform). Dem Schaltelement 5 wird das Signal Φb übermittelt. Ein Impulssignal Φc des Transistors T_r2 wird der Treiber schaltung 106c zugeführt, um invertiert und verstärkt zu werden, und als Signal Φc an das Koppel schaltelement 9 übermittelt. Als Steuer einheit SR für den Schaltregler, der versehen ist mit der Referenzspannungseinheit 101, dem Dreieckwellen oszillator 103, den Differentialverstärkern 102 und 107 und den Komparatoren 104 und 108 läßt sich z. B. der von Texas Instruments Co. Ltd. hergestellte Dual-Schalt reglercontroller TL1451 verwenden.As shown in FIG. 6, a reference voltage unit 101 outputs a reference voltage V _r to a control unit SR for a switching regulator based on the input voltage V _i . The output voltage V ₀ is in each case in a positive input terminal 102 a and 107 a input of the differential amplifier 102 and 107th At the negative input terminal 102 b of the Differentialver amplifier 102, there is the reference voltage V ₁ , which is generated by a voltage divider from the series resistors R ₁ and R ₂ , and at the negative input terminal 107 b, the reference voltage V ₂ exists, which consists of a voltage divider the series resistors R ₃ and R _{4 is} generated. The reference voltage V _r is supplied to both voltage dividers. The reference voltage V ₁ corresponds to the desired output voltage ₀ . The reference voltage V ₂ is set slightly lower than V ₁ = ₀ . The output signal of the differential amplifier 102 is input to a comparator 104 and the output signal of the differential amplifier 107 is input to a comparator 108 . In the comparators 104 and 108 , the output signal of a triangular wave oscillator 103 is input. The reference voltages V ₃ and V ₄ generated by voltage dividers 109 a and 109 b are given in the comparators 104 and 108 , respectively. The output signals of comparators 104 and 108 are applied to the bases of transistors T _r1 and T _r2 , respectively. The pulse output of the transistor T _r1 is input to a pulse splitting circuit 105 and split into pulse signals .phi.a and Øb which are phase-shifted zuein other by 180 °, and these pulse signals are then input to the driver circuits 106 a and 106 b. The pulse signals Φa and Φb are the same as the signals shown in FIG. 2. The input into the driver circuit 106 a pulse signal Φa is amplified ver and supplied to the switching elements 4 , 6 and 7 (only the switching element 6 in the embodiment shown in Fig. 7). The signal Φa is transmitted to the switching element 1 by an inversion circuit (not shown). The driving circuit 106 in the pulse signal b given a Øb is amplified and the switching elements 3, 5 or 8 transmitted (only the switching element 2 in the embodiment shown in Fig. 7). The signal Φb is transmitted to the switching element 5 . A pulse signal Φc of the transistor T _r2 is the driver circuit 106 c supplied to be inverted and amplified, and transmitted as a signal Φc to the coupling switching element 9 . As a control unit SR for the switching regulator, which is provided with the reference voltage unit 101 , the triangular wave oscillator 103 , the differential amplifiers 102 and 107 and the comparators 104 and 108 can, for. B. that of Texas Instruments Co. Ltd. Use the TL1451 dual switching controller controller.

Der Differentialverstärker 102 gibt eine Spannung S1 ab, die die Differenz zwischen der Ausgangsspannung V₀ und der Referenzspannung V₁ ist, d. h. die gewünschte Ausgangsspannung ₀ bildet. Der Komparator 104 ver gleicht die Spannung S1 und die von dem Dreieckswellen oszillator 103 ausgegebene Dreieckswellenspannung S2 und gibt ein Impulssignal S3 aus, das dann, wenn die Dreieckswellenspannung S2 höher als die Spannung S1 ist, den HIGH-Pegel aufweist. Die Referenzspannung V₃ wird in den Differentialverstärker 104 als Sperr spannungseinstellwert zum Überspannungsschutz eingege ben. Das Impulssignal S3 wird ein impulsbreitenmodu liertes Signal, dessen Impulsbreite sich in Abhängig keit vom Pegel der Spannung S1 ändert. Das Signal S3 wird über den Transistor T_r1 in die Impulsaufspaltungs schaltung 105 eingegeben. Die Impulsaufspaltungs schaltung 105 spaltet einen Impuls des eingegebenen Impulssignals S3 nacheinander und abwechselnd in zwei Ausgangssignale und gibt, wie Fig. 9 zeigt, Impuls signale Φa und Φb aus, die um 180° zueinander versetzt sind. Wenn die Impulssignale Φa und Φb wie beschrieben durch Dissoziation des Impulssignals S3 in zwei Signale erzeugt werden, beträgt das Tastverhältnis 50% oder weniger. Folglich werden die Impulssignale Φa und Φb nicht gleichzeitig "high". Dies bedeutet, daß nicht alle Schaltelemente 1 bis 8 zur gleichen Zeit in den Einschaltzustand gelangen.The differential amplifier 102 outputs a voltage S1, which is the difference between the output voltage V ₀ and the reference voltage V ₁ , ie forms the desired output voltage ₀ . The comparator 104 compares the voltage S1 and the triangular wave voltage output from the triangular wave oscillator 103 S2 and outputs a pulse signal S3 which, when the triangular wave voltage S2 is higher than the voltage S1, has the HIGH level. The reference voltage V ₃ is entered into the differential amplifier 104 as a blocking voltage setting value for overvoltage protection. The pulse signal S3 becomes a pulse width modulated signal, the pulse width of which changes as a function of the level of the voltage S1. The signal S3 is input to the pulse splitting circuit 105 through the transistor T _r1 . The pulse splitting circuit 105 splits a pulse of the input pulse signal S3 successively and alternately into two output signals and, as shown in FIG. 9, outputs pulse signals Φa and Φb which are offset by 180 ° to one another. When the pulse signals Φa and Φb are generated as described by dissociating the pulse signal S3 into two signals, the duty cycle is 50% or less. As a result, the pulse signals Φa and Φb do not become "high" at the same time. This means that not all switching elements 1 to 8 come into the switched-on state at the same time.

Der Differentialverstärker 107 gibt eine Spannung ab, die der Differenz zwischen der Ausgangsspannung V₀ und der unter ₀ liegenden Spannung V₂ entspricht. Das Ausgangssignal wird in den Komparator 108 eingegeben. Der Komparator 108 gibt in gleicher Weise wie der Komparator 104 ein Impulssignal aus, das in der Phase, in der das Ausgangssignal des Differentialverstärkers 107 die Dreieckswellenspannung S2 überschreitet, einen hohen Pegel einnimmt. Der Transistor T_r2, dem dieser Impuls zugeführt wird, gibt das in Fig. 9 gezeigte Impulssignal Φc aus. Die Referenzspannung V₄ wird in den Differentialverstärker 107 als Sperrspannung-Ein stellwert zum Überspannungsschutz eingegeben.The differential amplifier 107 outputs a voltage that corresponds to the difference between the output voltage V ₀ and the voltage V ₂ below ₀ . The output signal is input to comparator 108 . The comparator 108 outputs a pulse signal in the same manner as the comparator 104 , which takes a high level in the phase in which the output signal of the differential amplifier 107 exceeds the triangular wave voltage S2. The transistor T _r2 , to which this pulse is supplied, outputs the pulse signal Φc shown in FIG. 9. The reference voltage V ₄ is input into the differential amplifier 107 as a reverse voltage setting value for overvoltage protection.

Im folgenden wird die Arbeitsweise des DC-DC-Konverters erläutert.The following is the operation of the DC-DC converter explained.

Unter der Annahme, daß die Eingangsspannung 12 V be trägt, beträgt die spezifische Ausgangsspannung des DC-DC-Konverters 5 V, wobei der Zulässigkeitsbereich der erforderlichen Eingangsspannung 7 bis 16 V ist. Wenn die Eingangsspannung ungeachtet des Spannungsabfalls der Schaltelemente 10 V oder mehr beträgt, werden die den Schaltelementen 1, 2, 3, 4, . . . und 8 zuzuführenden Impulssignale Φa, Φb, und wie erwähnt entsprechend der Differenz zwischen V₂ und V₀ impulsbreitenmodu liert, wodurch eine stabile Ausgangsspannung von 5 V erzielt wird. Dies bedeutet, daß in dem Falle, daß die Eingangsspannung 10 V oder mehr beträgt (z. B. 12 V), die Schaltelemente 1, 4, 6 und 7 und die Schaltelemente 2, 3, 5 und 8 alternierend betrieben (angesteuert) werden. Wenn die Schaltelemente 1, 4, 6 und 7 in den Einschalt zustand und die Schaltelemente 2, 3, 5 und 8 in den Abschaltzustand gelangen, ergibt sich ein Zustand wie in der in Fig. 3 gezeigten Schaltung. Folglich wird der Kondensator C₁ mit der Potentialdifferenz V₁-V₀ (= 12-5 = 7 V) geladen, wobei der Last 11 durch Entladen der Speicherenergie des Kondensators C₂ Energie zuge führt wird. Zu dem Zeitpunkt, an dem der Impuls des Pulssignals 180° überschritten hat (nach der halben Periodendauer), gelangen die Schaltelemente 1, 4, 6 und 7 in den Ausschaltzustand und die Schaltelemente 2, 3, 5 und 8 in den Einschaltzustand. Dieser Zustand ist durch die in Fig. 4 gezeigte Äquivalenzschaltung ver anschaulicht, bei der die Abfolge der Reihenschaltung der Kondensatoren C₁ und C₂ umgekehrt ist. Somit wird der zuvor entladene Kondensator C₂ in der beschrie benen Weise mit der Potentialdifferenz V₁-V₀ geladen. Der zuvor geladene Kondensator C₁ wird entladen, um der Last 11 Strom zuzuführen. Indem dieser Vorgang mit der Frequenz der Impulssignale Φa und Φb wiederholt wird, wird der Last 11 sukzessive Energie zugeführt. Hierbei glättet der Glättungskondensator C₃ die Spannungs schwankungen bzw. -spitzen, die durch die Frequenz der Impulssignale oder durch die Hochfrequenz aufgrund des Ein- und Ausschaltens der Schaltelemente erzeugt wird. Die Ausgangsspannung V₀ wird durch die Eingangsspannung V_i und die Last 11 bestimmt. Wenn die Ausgangsspannung V₀ aufgrund eines Eingangsspannungsabfalls bzw. starker Belastung geringer als V₁ = ₀ ist, wird das Impuls signal S3 regelmäßig angehoben, wodurch das Tastver hältnis der Impulssignale Φa und Φb ebenfalls ver größert wird. Wenn jedoch die Ausgangsspannung V₀ auf grund eines Eingangsspannungsanstiegs oder bei geringer Belastung größer als V₁ = ₀ ist, verringert sich das Tastverhältnis der Impulssignale Φa und Φb. Fig. 9(a) bzw. 9(b) zeigen die Impulssignale Φa und Φb bei starker bzw. geringer Belastung.Assuming that the input voltage is 12 V, the specific output voltage of the DC-DC converter is 5 V, the permissible range of the required input voltage being 7 to 16 V. If the input voltage is 10 V or more regardless of the voltage drop of the switching elements, the switching elements 1 , 2 , 3 , 4 ,. . . and 8 to be supplied pulse signals Φa, Φb, and as mentioned according to the difference between V ₂ and V ₀ pulse width modulated, whereby a stable output voltage of 5 V is achieved. This means that in the event that the input voltage is 10 V or more (e.g. 12 V), the switching elements 1 , 4 , 6 and 7 and the switching elements 2 , 3 , 5 and 8 are operated alternately (controlled) . If the switching elements 1 , 4 , 6 and 7 are in the on state and the switching elements 2 , 3 , 5 and 8 are in the off state, the result is a state as in the circuit shown in FIG. 3. Consequently, the capacitor C _{1 is} charged with the potential difference V ₁ -V ₀ (= 12-5 = 7 V), the load 11 being supplied with energy by discharging the storage energy of the capacitor C ₂ . At the point in time at which the pulse of the pulse signal has exceeded 180 ° (after half the period), switching elements 1 , 4 , 6 and 7 come into the switched-off state and switching elements 2 , 3 , 5 and 8 into the switched-on state. This state is illustrated by the equivalent circuit shown in FIG. 4, in which the sequence of the capacitors C ₁ and C _{2 is} reversed. Thus, the previously discharged capacitor C _{2 is} charged with the potential difference V ₁ -V ₀ in the manner described. The previously charged capacitor C ₁ is discharged to supply current to the load 11 . By repeating this process with the frequency of the pulse signals Φa and Φb, the load 11 is successively supplied with energy. Here, the smoothing capacitor C ₃ smoothes the voltage fluctuations or peaks that are generated by the frequency of the pulse signals or by the high frequency due to the switching elements on and off. The output voltage V ₀ is determined by the input voltage V _i and the load 11 . When the output voltage V ₀ response to an input voltage drop or heavy load is less than V ₁ = _0, the pulse signal is regularly raised S3, whereby the pulse duty factor of the pulse signals and .phi.a Øb also enlarges ver. However, if the output voltage V _{0 is} greater than V ₁ = ₀ due to an increase in the input voltage or a low load, the pulse duty factor of the pulse signals Φa and Φb decreases. Fig. 9 (a) and 9 (b) show the pulse signals Φa and beib at high and low loads.

Da bei diesem Konverter die Kondensatoren C₁ und C₂ in Reihe geschaltet sind, kann die Ausgangsspannung V₀ den Wert von 5 V nicht beibehalten, wenn die Eingangsspan nung V_i 10 V oder weniger beträgt. Wenn die Spannung V_i geringfügig höher als 10 V ist, ist V₀ geringer als 5 V, da ein Spannungsabfall über den Schaltelementen 1, 2, . . . erfolgt. Wenn die Ausgangsspannung V₀ kleiner als V₂ ist, gibt der Komparator 107a eine Spannung aus, wodurch das in Fig. 9(c) gezeigte Impulssignal Φc er zeugt wird. Das Koppelschaltelement 9 ist aufgrund des Im pulssignals im Einschaltzustand, die Gleichspan nungsquelle 10 ist direkt mit dem Glättungskondensator C₃ gekoppelt, und die Spannung am Glättungskondensator C₃ wird erhöht, so daß auch die Ausgangsspannung V₀ ansteigt. Da die Spannung der Gleichspannungsquelle 10 den Wert 5 V übersteigt, nimmt V₀ den Wert V₂ oder einen höheren Wert als V₁ = ₀ an. Die verlangte Aus gangsspannung wird durch diese "Verstärkungsschaltung" zuverlässig aufrechterhalten, selbst wenn die Eingangs spannung abfällt oder eine starke Belastung zugeschal tet wird.Since the capacitors C ₁ and C ₂ are connected in series in this converter, the output voltage V ₀ cannot maintain the value of 5 V if the input voltage V _{i is} 10 V or less. If the voltage V _{i is} slightly higher than 10 V, V _{0 is} less than 5 V, since a voltage drop across the switching elements 1 , 2 ,. . . he follows. When the output voltage V _{0 is} less than V ₂ , the comparator 107 a outputs a voltage, whereby the pulse signal Φc shown in Fig. 9 (c) is generated. The coupling switching element 9 is due to the pulse signal in the switched-on state, the DC voltage source 10 is coupled directly to the smoothing capacitor C ₃ , and the voltage across the smoothing capacitor C ₃ is increased, so that the output voltage V _{0 also} rises. Since the voltage of the DC voltage source 10 exceeds the value 5 V, V ₀ assumes the value V ₂ or a value higher than V ₁ = ₀ . The required output voltage is reliably maintained by this "amplification circuit", even if the input voltage drops or a heavy load is switched on.

Wie beschrieben, ist der DC-DC-Konverter versehen mit dem Koppelschaltelement 9, über das der Glättungs-Kondensator C₃ unmittelbar mit Energie aus der Energiequelle geladen wird.As described, the DC-DC converter is provided with the coupling switching element 9 , via which the smoothing capacitor C _{3 is} charged directly with energy from the energy source.

Bei der ersten und der zweiten Ausführungsform, die in Fig. 5 bzw. 7 gezeigt sind, wird die Ausgangsspannung V₀ durch das Tastverhältnis der Impulse Φa und Φb gesteuert. Der Steuervorgang wird, wie im Zusammenhang mit Fig. 1 und Fig. 2 erläutert, auf die gleiche Weise wie bei einem herkömmlichen Konverter ausgeführt. Da dabei der zweite Kondensator, d. h. der Glättungskon densator C₃, das Laden und Entladen wiederholt, erhält die Ausgangsspannung V₀ Wellencharakter. Das Problem der Welligkeit wird durch Verwendung mit hoher Effi zienz arbeitenden Glättungskondensators C₃ gelöst, aber es bestehen Grenzen hinsichtlich der Kosten und des technischen Aufwandes. Zudem besteht im Fall eines kleinen Tastverhältnisses eine Tendenz zu größerer Welligkeit.In the first and second embodiments shown in Figs. 5 and 7, respectively, the output voltage V ₀ is controlled by the duty cycle of the pulses Φa and Φb. The control process, as explained in connection with FIG. 1 and FIG. 2, is carried out in the same way as in a conventional converter. Since the second capacitor, ie the smoothing capacitor C ₃ , repeats the charging and discharging, the output voltage V ₀ acquires a wave character. The problem of ripple is solved by using high efficiency smoothing capacitor C ₃ , but there are limits in terms of cost and engineering. In addition, in the case of a small duty cycle, there is a tendency to ripple.

Bei der in Fig. 10 und 11 gezeigten dritten Ausfüh rungsform werden Transistoren als Schaltelemente ver wendet, und die Ausgangsspannung V₀ wird durch deren Leitwiderstände reguliert. Das Tastverhältnis kann auf einen geringfügig unter 0,5 liegenden Wert fixiert werden, so daß es anschließend nicht mehr nötig ist, das Tastverhältnis auf diesen Wert einzustellen. Somit wird die Welligkeit reduziert.In the third embodiment shown in FIGS . 10 and 11, transistors are used as switching elements, and the output voltage V ₀ is regulated by their resistances. The pulse duty factor can be fixed at a value slightly below 0.5, so that it is then no longer necessary to set the pulse duty factor to this value. This reduces the ripple.

Im folgenden wird die dritte Ausführungsform genauer erläutert. Der Aufbau der in Fig. 10 gezeigten Schal tung unterscheidet sich von der in Fig. 5 gezeigten Schaltung lediglich dadurch, daß das Koppelschaltelement 9 nicht vorgesehen ist und sich das Impulssignal, das das Ein-(und Aus-)Schalten der Schaltelemente steuert, von demjenigen der ersten oder zweiten Ausführungsform unterscheidet. Fig. 11 zeigt eine Schaltung zum Erzeugen des Impulssignals.The third embodiment will be explained in more detail below. The structure of the scarf device shown in Fig. 10 differs from the circuit shown in Fig. 5 only in that the coupling switching element 9 is not provided and the pulse signal which controls the switching on and off of the switching elements differs from that of the first or second embodiment. Fig. 11 shows a circuit for generating the pulse signal.

Gemäß Fig. 11 wird die Eingangsspannung V_i einer Refe renzspannungseinheit 112, einer Überspannungserken nungsschaltung 113 und einer Impulserzeugungsschaltung 114 zugeführt. Die Referenzspannungseinheit 112 ist gebildet durch eine Reihenschaltung aus einer Diode 109, einem Widerstand 110 und einer Zener-Diode 111, wobei die Kathode der Diode 109 über den Widerstand 110 mit der Kathode der Zener-Diode 111 verbunden ist. Wenn die Überspannungs erkennungsschaltung 113 eine überhöhte Eingangsspannung V_i erkennt, wird das Ausgangssignal der Überspannungs erkennungsschaltung 113 an die Impulserzeugungsschal tung 114 übermittelt, um die Ausgabe des von der Impulserzeugungsschaltung 114 erzeugten Impulssignals zu unterbinden. Das von der Impulserzeugungsschaltung 114 erzeugte Impulssignal wird in eine Impulsaufspal tungsschaltung 115 eingegeben. Die Impulsaufspaltungs schaltung 115 gibt zwei Impulssignale Φa und Φb aus, die zueinander um 180° phasenversetzt sind und deren Tastverhältnis kleiner als 50% ist. Das Impulssignal Φa wird eingegeben in eine Treiberschaltung 118a₀, eine UND-Schaltung 120, eine Treiberschaltung 118a₂ und eine ODER-Schaltung 121. Die Treiberschaltung 118a₀ ist eine Inversionsverstärkungsschaltung und gibt das Impuls signal aus. Das Impulssignal Φb wird eingegeben in eine Treiberschaltung 118b₀, eine Treiberschaltung 118b₁, eine ODER-Schaltung 122 und eine UND-Schaltung 123. Die Treiberschaltung 118b₀ ist eine Inversions verstärkungsschaltung und gibt das Impulssignal aus. Die Referenzspannung V_r wird an dem Verbindungspunkt des Widerstandes 110 mit der Zener-Diode 111 der Referenzspannungseinheit 112 erhalten. Die Referenz spannung V₂, die aufgrund der Referenzspannung V_r durch einen Spannungsteiler von Widerständen R₁ und R₂ erzeugt wird, wird in den negativen Eingangsanschluß 119b eines Differentialverstärkers 119 eingegeben, und die Referenzspannung V₁, die aufgrund der Referenzspan nung V_r durch einen Spannungsteiler von Widerständen R₃ und R₄ erzeugt wird, wird in den positiven Eingangs anschluß 116a eines Differentialverstärkers 116 ein gegeben. Die durch Teilung der Eingangsspan nung V_i mit Hilfe eines aus den Wider ständen R₅ und R₆ (R₅ ≒ R₆) bestehenden Spannungsteilers erzeugt wird, wird in den positiven Eingangsanschluß 119a des Differentialver stärkers 119 eingegeben, und die Ausgangsspannung V₀ wird in den negativen Eingangsanschluß 116b des Dif ferentialverstärkers 116 eingegeben.Referring to FIG. 11, the input voltage V _i is a Refe rence voltage unit 112, a Überspannungserken voltage circuit 113 and supplied to a pulse generating circuit 114. The reference voltage unit 112 is formed by a series connection of a diode 109 , a resistor 110 and a Zener diode 111 , the cathode of the diode 109 being connected to the cathode of the Zener diode 111 via the resistor 110 . When the overvoltage detection circuit 113, an excessive input voltage V _i detects the output signal of the overvoltage detection circuit 113 to the pulse generating TIC transmitted 114 to the output of the pulse signal generated by the pulse generating circuit 114 to stop. The pulse signal generated by the pulse generating circuit 114 is input to a pulse splitting circuit 115 . The pulse splitting circuit 115 outputs two pulse signals Φa and Φb, which are 180 ° out of phase with each other and whose duty cycle is less than 50%. The pulse signal Φa is input to a driver circuit 118 a ₀ , an AND circuit 120 , a driver circuit 118 a ₂ and an OR circuit 121 . The driver circuit 118 a ₀ is an inversion amplification circuit and outputs the pulse signal. The pulse signal Φb is input to a driver circuit 118 b ₀ , a driver circuit 118 b ₁ , an OR circuit 122 and an AND circuit 123 . The driver circuit 118 b ₀ is an inversion gain circuit and outputs the pulse signal. The reference voltage V _r is obtained at the connection point of the resistor 110 with the Zener diode 111 of the reference voltage unit 112 . The reference voltage V _2, which is generated due to the reference voltage V _r by a voltage divider of resistors R ₁ and R _2, b is in the negative input terminal 119 of a differential amplifier 119 input and the reference voltage V _1, by virtue of reference clamping voltage V _r is generated by a voltage divider of resistors R ₃ and R _4, connection to the positive input of a differential optionally a amplifier 116 116th Obtained by dividing the input clamping voltage V _i by means of one of the opposing stands R ₅ and R ₆ (R ₅ ≒ R ₆₎ is generated existing voltage divider is input a of Differentialver stärkers 119 to the positive input terminal 119, and the output voltage V ₀ is in the negative input terminal 116 of the input b Dif ferentialverstärkers 116th

Durch die Referenzspannung V₁ wird auf gleiche Weise wie bei der ersten Ausführungsform die erforderliche Ausgangsspannung ₀ eingestellt. Die Referenzspannung V₂ wird auf einen Wert eingestellt, der geringfügig kleiner ist als die Spannung ₀. Das Ausgangssignal des Differentialverstärkers 119 wird in jeweilige Binäri sierungsschaltungen (Vergleicher) 124, 125, 126 und 127 eingegeben. Die Binärisierungsschaltungen 124, 125, 126 und 127 geben Signale mit HIGH-(LOW-)Pegel aus, wenn die Eingangsspannung niedriger (höher) als ein Schwell pegel ist. Die jeweiligen Ausgangssignale der Binäri sierungsschaltungen 124, 125, 126 und 127 werden ein gegeben in eine ODER-Schaltung 121, eine UND-Schaltung 120, eine ODER-Schaltung 122 und eine UND-Schaltung 123. Die von den Binärisierungsschaltungen 125 und 127 kommenden Eingangssignale der UND-Schaltungen 120 und 123 sind von niedriger Aktivität. Das Ausgangssignal der ODER-Schaltung 121 wird in eine Treiberschaltung 118a₃ eingegeben, das Ausgangssignal der UND-Schaltung 120 wird in eine Treiberschaltung 118a₁ eingegeben, das Ausgangssignal der ODER-Schaltung 122 wird in eine Treiberschaltung 118b₂ eingegeben, und das Ausgangs signal der UND-Schaltung 123 wird in eine Treiber schaltung 118b₃ eingegeben. Das Ausgangssignal des Differentialverstärkers 116 wird in eine Steuerspan nungsschaltung 117 eingegeben, und die das Ausgangs signal der Steuerspannungsschaltung 117 bildende Steuerspannung V_s wird den Treiberschaltungen 118a₂ und 118b₁ zugeführt. Die Steuerspannungsschaltung 117 gibt die erforderliche Steuerspannung (Gate-Spannung des MOSFET-Transistors), die den Leitwiderstand des be treffenden MOSFET-Transistors der Schaltelemente 2 und 6 steuert, an deren Eingang aus. Dies bedeutet, daß die Steuerspannung V_s dem MOSFET-Transistor mit dem Kennlinienfeld nach Fig. 12 als Gate- Source-Spannung V_GS zugeführt wird. Der Spannungsbereich der Steuer spannung V_s ist so eingestellt, daß die Spannung den Leitwiderstand (oder Drain-Strom I₀) des MOSFET-Tran sistors steuern kann. Die Impulssignale , Φa, Φa₁ und Φa, die von den jeweiligen Treiberschaltungen 118a₀, 118a₁, 118a₂ und 118a₃ ausgegeben werden, werden an die betreffenden Schaltelemente 1, 4, 6 und 7 übermittelt, und die Impulssignale , Φb₁, Φb und Φb, die von den Treiberschaltungen 118b₀, 118b₁, 118b₂ und 118b₃ ausge geben werden, werden an die betreffenden Schaltelemente 5, 2, 3 und 8 übermittelt. The required output voltage _{0 is} set by the reference voltage V ₁ in the same way as in the first embodiment. The reference voltage V ₂ is set to a value that is slightly less than the voltage ₀ . The output signal of the differential amplifier 119 is input to respective binary circuits (comparators) 124 , 125 , 126 and 127 . The binarization circuits 124 , 125 , 126 and 127 output signals at a HIGH (LOW) level when the input voltage is lower (higher) than a threshold level. The respective output signals of the binarization circuits 124 , 125 , 126 and 127 are input to an OR circuit 121 , an AND circuit 120 , an OR circuit 122 and an AND circuit 123 . The input signals from the AND circuits 120 and 123 coming from the binarization circuits 125 and 127 are of low activity. The output signal of the OR circuit 121 is input to a driver circuit 118 a ₃ , the output signal of the AND circuit 120 is input to a driver circuit 118 a ₁ , the output signal of the OR circuit 122 is input to a driver circuit 118 b ₂ , and that Output signal of the AND circuit 123 is entered into a driver circuit 118 b ₃ . The output signal of the differential amplifier 116 is converted into a control voltage clamping circuit input 117, and the output signal of the control voltage circuit 117 forms control voltage V _s is supplied to a ₂ and b ₁ to the driver circuits 118 118th The control voltage circuit 117 outputs the required control voltage (gate voltage of the MOSFET transistor), which controls the conduction resistance of the relevant MOSFET transistor of the switching elements 2 and 6 , at the input thereof. This means that the control voltage V _{s is} supplied to the MOSFET transistor with the characteristic field according to FIG. 12 as gate-source voltage V _GS . The voltage range of the control voltage V _s is set so that the voltage can control the lead resistance (or drain current I ₀ ) of the MOSFET transistor. The pulse signals, Φa, Φa ₁ and Φa, which are output from the respective driver circuits 118 a ₀ , 118 a ₁ , 118 a ₂ and 118 a ₃ , are transmitted to the relevant switching elements 1 , 4 , 6 and 7 , and the pulse signals , Φb ₁ , Φb and Φb, which are output by the driver circuits 118 b ₀ , 118 b ₁ , 118 b ₂ and 118 b ₃ , are transmitted to the relevant switching elements 5 , 2 , 3 and 8 .

Fig. 12 zeigt das Ausgangs-Kennlinienfeld eines N-Kanal-MOSFET- Transistors, der für die Schaltelemente 2, 3, 4, 6, 7 und 8 verwendet wird. Wenn die Gate-Source-Spannung V_GS 4 V oder mehr beträgt, fließt ein ausreichender Drain- Strom, und wenn die Spannung V_GS unter 4 V liegt, fließt ein Drain-Strom, der dem Wert der Spannung V_GS entspricht. Bei dieser Ausführungsform steuern die Impulssignale Φa und Φb das Ein- und Ausschalten der Schaltelemente in Abhängigkeit davon, ob die Gate- Source-Spannung von 4 V oder mehr zugeführt wird oder nicht. Die Impulssignale Φa₁ und Φb₁ steuern nicht nur das Ein- und Ausschalten der Schaltelemente, sondern auch den Leitwiderstand (oder Drain-Strom) der Schalt elemente durch Zuführen einer Spannung von 4 V oder weniger. Fig. 12 shows the output characteristic of a N-channel MOSFET transistor, which is used for the switching elements 2, 3, 4, 6, 7 and 8. When the gate-source voltage V _{GS is} 4 V or more, a sufficient drain current flows, and when the voltage V _{GS is} below 4 V, a drain current flows corresponding to the value of the voltage V _GS . In this embodiment, the pulse signals Φa and Φb control the switching on and off of the switching elements depending on whether the gate-source voltage of 4 V or more is supplied or not. The pulse signals Φa ₁ and Φb ₁ not only control the switching on and off of the switching elements, but also the resistance (or drain current) of the switching elements by supplying a voltage of 4 V or less.

Im folgenden wird die Arbeitsweise des beschriebenen DC-DC-Konverters erläutert.The operation of the is described below DC-DC converter explained.

Unter der Annahme, daß die Eingangsspannung 12 V be trägt, ist der DC-DC-Konverter auf eine spezifische Ausgangsspannung von 5 V eingestellt, wobei der Zulässig keitsbereich der erforderlichen Eingangsspannung 7 bis 16 V beträgt. Wenn die Eingangsspannung ungeachtet des Spannungsabfalls aufgrund des Leitwiderstandes der Schaltelemente 10 V oder mehr beträgt, läßt sich eine stabile Ausgangsspannung von 5 V erzielen, indem die Impulssignale Φa, , Φa₁, Φb, und Φb₁ an die Schaltelemente 1, 2, 3, 4, . . . und 8 abgegeben werden. Hierbei ist die Spannung der Impulssignale höher als 4 V. Der Differentialverstärker 116 vergleicht die Aus gangsspannung V₀ mit V₁ = ₀. Wenn sich die Ausgangs spannung V₀ ändert, gibt der Differentialverstärker 116 an die Steuerspannungsschaltung 117 eine der Spannungs änderung entsprechende Spannung ab. Die Steuerspan nungsschaltung 117 gibt eine Steuerspannung V_s, die auf der Spannungsdifferenz zwischen der Ausgangsspannung V₀ und der Referenzspannung V₁ basiert, an die Treiber schaltungen 118a₂ und 118b₁ ab. Die Impulssignale Φa und Φb werden an die Treiberschaltungen 118a₂ und 118b₁ übermittelt, und die Treiberschaltungen 118a₂ und 118b₁ geben gemäß Fig. 13(c) und (d) die Impulssignale Φa₁ und Φb₁ ab, deren Amplituden sich als Antwort auf die Steuerspannung V_s ändern. Wenn die durch die Wider stände R₅ und R₆ geteilte Eingangsspannung V_i höher als V₂ ist, gibt der Differentialverstärker 119 ein Signal mit hohem Pegel ab, wobei alle Ausgangssignale der Binärisierungsschaltungen 124, 125, 126 und 127 auf niedrigem Pegel (LOW-Pegel) sind und die Treiberschal tungen 118a₃ und 118a₁ ein Impulssignal Φa gemäß Fig. 13(a) abgeben. Die Treiberschaltungen 118b₂ und 118b₃ geben ein Impulssignal Φb gemäß Fig. 13(b) ab. Die MOSFET-Transistoren der Schaltelemente 6 und 2, die Impulssignale Φa₁ bzw. Φb₁ erhalten haben, führen die Leitwiderstandssteuerung aus. Somit wird mittels der Leitwiderstandssteuerung durch den MOSFET-Transistor der Schaltelemente 6 und 2 der dem Glättungskondensator C₃ zugeführte Ladestrom gesteuert, um so die Ladespan nung des Glättungskondensators C₃ zu steuern. Dies bedeutet, daß, wenn die Ausgangsspannung V₀ aufgrund einer starken Belastung absinkt, die Steuerspannung V_s ansteigt und, wie in Fig. 13(c) und (d) durch die gestrichelte Linie gezeigt ist, die Amplitude der Impulssignale Φa₁, Φb₁ größer wird. Wenn die Ausgangs spannung aufgrund geringer Belastung ansteigt, wird die Amplitude der Impulssignale Φa₁, Φb₂, wie durch die durchgezogene Linie dargestellt wird, kleiner, wodurch die Schaltelemente 6 und 2 ein- und ausgeschaltet werden und die Leitwiderstandssteuerung erfolgt, damit der Ladestrom des Glättungskondensators C₃ gesteuert wird und somit die Ausgangsspannung V₀ auf den Wert ₀ stabilisiert wird.Assuming that the input voltage is 12 V, the DC-DC converter is set to a specific output voltage of 5 V, the permissible range of the required input voltage being 7 to 16 V. If the input voltage is 10 V or more regardless of the voltage drop due to the conductance of the switching elements, a stable output voltage of 5 V can be achieved by using the pulse signals Φa,, Φa ₁ , Φb, and Φb ₁ to the switching elements 1 , 2 , 3 , 4,. . . and 8 are delivered. Here, the voltage of the pulse signals is higher than 4 V. The differential amplifier 116 compares the output voltage V ₀ with V ₁ = ₀ . When the output voltage V ₀ changes, the differential amplifier 116 outputs to the control voltage circuit 117 a voltage corresponding to the voltage change. The control voltage circuit 117 outputs a control voltage V _s , which is based on the voltage difference between the output voltage V ₀ and the reference voltage V ₁ , to the driver circuits 118 a ₂ and 118 b ₁ . The pulse signals Φa and Φb are transmitted to the driver circuits 118 a ₂ and 118 b ₁ , and the driver circuits 118 a ₂ and 118 b ₁ output the pulse signals Φa ₁ and Φb ₁ according to FIG. 13 (c) and (d) Amplitudes change in response to the control voltage V _s . When the input voltage V _i divided by the resistors R ₅ and R _{6 is} higher than V ₂ , the differential amplifier 119 outputs a high level signal, with all the output signals of the binarization circuits 124 , 125 , 126 and 127 at a low level (LOW- Level) are and the driver circuits 118 a ₃ and 118 a ₁ emit a pulse signal Φa as shown in FIG. 13 (a). The driver circuits 118 b ₂ and 118 b ₃ emit a pulse signal Φb as shown in FIG. 13 (b). The MOSFET transistors of the switching elements 6 and 2 , which have received pulse signals Φa ₁ and Φb ₁ , perform the control of the resistance. Thus, the charge current supplied to the smoothing capacitor C _{3 is} controlled by means of the control resistance control by the MOSFET transistor of the switching elements 6 and 2 , so as to control the charging voltage of the smoothing capacitor C ₃ . This means that when the output voltage V ₀ drops due to a heavy load, the control voltage V _s increases and, as shown in Fig. 13 (c) and (d) by the broken line, the amplitude of the pulse signals Φa ₁ , Φb ₁ gets bigger. If the output voltage increases due to low load, the amplitude of the pulse signals Φa ₁ , Φb ₂ , as shown by the solid line, is smaller, whereby the switching elements 6 and 2 are switched on and off and the control resistance control takes place so that the charging current of the smoothing capacitor C ₃ is controlled and thus the output voltage V ₀ is stabilized at a value of _0.

Auch bei der dritten Ausführungsform läßt sich in dem Fall, daß die Eingangsspannung V_i auf 10 V oder weniger verringert wird, die Ausgangsspannung von 5 V mit der oben beschriebenen Ansteuerung der Schaltelemente nicht erzielen. Wenn die Eingangsspannung V_i verringert wird undEven in the third embodiment, in the event that the input voltage V _{i is} reduced to 10 V or less, the output voltage of 5 V cannot be achieved with the control of the switching elements described above. If the input voltage V _{i is} reduced and

kleiner ist als die Referenzspannung V₂, erzeugt der Differentialverstärker 119 eine Spannung, die den Binärisierungsschaltungen 124, 125, 126 und 127 zugeführt wird. Sämtliche Ausgangssignale der Binäri sierungsschaltungen haben einen hohen Pegel. Folglich werden die Ausgangssignale der ODER-Schaltungen 121 und 122, wie Fig. 14(a) zeigt, stets "high", wodurch die beiden Schaltelemente 7 und 3 im Einschaltzustand bleiben. Die Ausgangssignale der UND-Schaltungen 120 und 123 werden, wie Fig. 14(b) zeigt, stets "low", wodurch die Schaltelemente 4 und 8 im abgeschalteten Zustand gehalten werden. Die Impulssignale Φa und Φb, die gemäß Fig. 14(c) und (d) in die Treiberschaltungen 118a₀ und 118b₀ eingegeben werden, sind die gleichen wie in Fig. 13. Wie Fig. 14(e) und (f) zeigt, ändert sich die Amplitude der Impulssignale Φa und Φb der Treiber schaltungen 118a₂ und 118b₁ in Abhängigkeit von der Steuerspannung V_s, und beide Schaltelemente 6 und 2 führen die Leitwiderstandssteuerung aus. Auf diese Weise wird erreicht, daß, wenn die Eingangsspannung V_i derart absinkt, daß die erforderliche Ausgangsspannung V₀ nicht erzielt wird, beide Schaltelemente 3 und 7 einschalten, beide Schaltelemente 4 und 8 ausschalten, die Schaltelemente 1 und 2 abwechselnd ein- und aus schalten und die Schaltelemente 5 und 6 abwechselnd ein- und ausschalten (Sämtliche genannten Schaltele mente sind in Fig. 10 gezeigt) und dadurch die Kon densatoren C₁ und C₂ direkt und abwechselnd mit der Eingangsspannung V_i geladen werden. Da die geladene Energie über die Schaltelemente 2 und 6 dem Glättungs kondensator C₃ zugeführt wird, wird ein mit dem Ab sinken der Eingangsspannung V_i einhergehendes Absinken der Ausgangsspannung V₀ verhindert. Der zulässige Ein gangsspannungsbereich kann nach unten hin vergrößert werden. Da der von den Kondensatoren C₁ und C₂ zu dem Kondensator C₃ fließende Ladestrom durch den Leitwiderstand der Schaltelemente 2 und 6 gesteuert wird, erhält man eine geeignete Ladespannung, wodurch sich auch eine geeignete Ausgangsspannung V₀ ergibt.is smaller than the reference voltage V ₂ , the differential amplifier 119 generates a voltage which is supplied to the binarization circuits 124 , 125 , 126 and 127 . All output signals of the binaryization circuits are at a high level. As a result, as shown in FIG. 14 (a), the output signals of the OR circuits 121 and 122 always become "high", whereby the two switching elements 7 and 3 remain in the on state. The output signals of the AND circuits 120 and 123 always become "low", as shown in FIG. 14 (b), whereby the switching elements 4 and 8 are kept in the switched-off state. The pulse signals Φa and Φb that are input to the driver circuits 118 a ₀ and 118 b ₀ as shown in FIG. 14 (c) and (d) are the same as in FIG. 13. As shown in FIG. 14 (e) and (f ) shows, the amplitude of the pulse signals Φa and Φb of the driver circuits 118 a ₂ and 118 b _{1 changes} as a function of the control voltage V _s , and both switching elements 6 and 2 carry out the control resistance control. In this way it is achieved that when the input voltage V _i drops such that the required output voltage V _{0 is} not achieved, switch on both switching elements 3 and 7 , switch off both switching elements 4 and 8 , switching elements 1 and 2 alternately on and off switch and the switching elements 5 and 6 alternately turn on and off (all the switching elements mentioned are shown in Fig. 10) and thereby the capacitors C ₁ and C ₂ are loaded directly and alternately with the input voltage V _i . Because the charged energy is supplied via the switching elements 2 and 6, the smoothing capacitor C _3, an Ab with the descend of the input voltage V _i problem associated lowering of the output voltage V ₀ is prevented. The permissible input voltage range can be increased downwards. Since the charging current flowing from the capacitors C ₁ and C ₂ to the capacitor C _{3 is} controlled by the lead resistance of the switching elements 2 and 6 , a suitable charging voltage is obtained, which also results in a suitable output voltage V ₀ .

Es ist vorteilhaft, die Energie des Glättungskonden sators C₃ der Last 11 zuzuleiten, nachdem diese Energie zum Beseitigen von Peak-Rauschen einer aus einer Wicklung und einem Kondensator bestehenden Glättungs schaltung zugeführt worden ist.It is advantageous to supply the energy of the smoothing capacitor C _{3 to} the load 11 after this energy has been supplied to a smoothing circuit consisting of a winding and a capacitor in order to eliminate peak noise.

Bei dieser Ausführungsform wird der Leitwiderstand des N-Kanal-MOSFET-Transistors gesteuert. Der gleiche Effekt wird erzielt, wenn der Leitwiderstand des P-Kanal-MOSFET-Transistors (Schaltelemente 1 und 5) gesteuert wird. In diesem Fall wird nicht der dem Lade strom des Kondensators C₃, sondern der den Kondensa toren C₁ und C₂ zufließende Ladestrom gesteuert. Es ist auch möglich, die Leitwiderstände mehrerer Schaltele mente zu steuern, die gleichzeitig einschalten. Ferner können bei der in Fig. 7 gezeigten zweiten Ausführungs form die Schaltelemente 3, 4, 7 und 8 oder lediglich die Schaltelemente 4 und 8 durch Dioden ersetzt werden. In this embodiment, the lead resistance of the N-channel MOSFET transistor is controlled. The same effect is achieved when the lead resistance of the P-channel MOSFET transistor (switching elements 1 and 5 ) is controlled. In this case, the charging current of the capacitor C ₃ , but the capacitors C ₁ and C ₂ flowing in, is not controlled. It is also possible to control the resistances of several switching elements that switch on at the same time. Furthermore, in the second embodiment shown in FIG. 7, the switching elements 3 , 4 , 7 and 8 or only the switching elements 4 and 8 can be replaced by diodes.

Bei der in Fig. 10 gezeigten Ausführungsform werden die ersten Kondensatoren C₁ und C₂ zu dem Zeitpunkt mit der Spannung V_i geladen, zu dem die Eingangsspannung V_i verringert ist, und der zweite Kondensator C₃ wird mit der genannten Ladung geladen. Es ist auch eine Anord nung möglich, bei der ein Koppelschaltelement 9 wie bei der Ausführungsform gemäß Fig. 5 vorgesehen ist und der Kondensator C₃ direkt mit der Eingangsspannung V_i geladen wird.In the embodiment shown in FIG. 10, the first capacitors C ₁ and C _{2 are} charged with the voltage V _i at the point in time at which the input voltage V _{i is} reduced, and the second capacitor C ₃ is charged with the said charge. An arrangement is also possible in which a coupling switching element 9 is provided as in the embodiment according to FIG. 5 and the capacitor C _{3 is} charged directly with the input voltage V _i .

Fig. 15 und 16 zeigen eine vierte Ausführungsform. Die in Fig. 15 gezeigte Ausführungsform gleicht im wesent lichen der Ausführungsform mit der in Fig. 5 gezeigten Schaltung. Der Aufbau der in Fig. 16 gezeigten Schal tungssteuereinheit unterscheidet sich geringfügig von der in Fig. 11 gezeigten Anordnung, d. h. die auf die Ausgänge der Differentialverstärker 116 und 119 fol genden Schaltanordnungen und der Ausgang der Impuls erzeugungsschaltungen 114 sind unterschiedlich. Im folgenden werden diese Teile beschrieben. FIGS. 15 and 16 show a fourth embodiment. The embodiment shown in FIG. 15 is substantially the same as the embodiment with the circuit shown in FIG. 5. The structure of the circuit control unit shown in FIG. 16 differs slightly from the arrangement shown in FIG. 11, that is, the switching arrangements following the outputs of the differential amplifiers 116 and 119 and the output of the pulse generating circuits 114 are different. These parts are described below.

Wenn die Impulserzeugungsschaltung 114 ein Impulssignal ausgibt, wird dieses der Impulsaufspaltungsschaltung 115, die derjenigen in der dritten Ausführungsform gleicht, und der UND-Schaltung 130 zugeführt. Die Impulsaufspaltungsschaltung 115 gibt die Impulssignale Φa und Φb ab, die denjenigen bei den übrigen Ausfüh rungsformen gleichen. Das Impulssignal Φa wird in die Treiberschaltungen 138a₀ und 138a₁ eingegeben, und das Impulssignal Φb wird in die Treiberschaltungen 138b₀ und 138b₁ eingegeben. Das Ausgangssignal des Differen tialverstärkers 119 wird der UND-Schaltung 130 zuge führt, und dessen Ausgangssignal wird in die Treiber schaltung 138c eingegeben. Das Ausgangssignal des Differentialverstärkers 116 wird in eine erste Steuer spannungsschaltung 117 und eine zweite Steuerspannungs schaltung 131 eingegeben. Die erste Steuerspannungs schaltung 117 gibt die erforderliche Steuerspannung V_s ab, die den Leitwiderstand des MOSFET-Transistors der jeweiligen Schaltelemente 2 und 6 steuert.When the pulse generating circuit 114 outputs a pulse signal, it is supplied to the pulse splitting circuit 115 , which is the same as that in the third embodiment, and the AND circuit 130 . The pulse splitting circuit 115 outputs the pulse signals Φa and Φb, which are the same as those in the other embodiments. The pulse signal Φa is input to the driver circuits 138 a ₀ and 138 a ₁ , and the pulse signal Φb is input to the driver circuits 138 b ₀ and 138 b ₁ . The output signal of the differential amplifier 119 is fed to the AND circuit 130 , and its output signal is input to the driver circuit 138 c. The output signal of the differential amplifier 116 is input to a first control voltage circuit 117 and a second control voltage circuit 131 . The first control voltage circuit 117 outputs the required control voltage V _s , which controls the resistance of the MOSFET transistor of the respective switching elements 2 and 6 .

Die Steuerspannung V_s wird in die jeweilige Treiber schaltung 138a₁ und 138b₁ eingegeben. Die zweite Steuerspannungsschaltung 131 gibt eine Steuerspannung V_so ab und arbeitet auf die gleiche Weise wie die Steuerspannungsschaltung 117. Die Steuerspannung V_so wird in die Treiberschaltung 138c eingegeben. Das von der Treiberschaltung 138a₁ ausgegebene Impulssignal Φa₁ wird dem Schaltelement 6 zugeführt, das von der Trei berschaltung 138a₀ ausgegebene Impulssignal Φa wird den Schaltelementen 4 und 7 zugeführt, und das invertierte Impulssignal wird dem Schaltelement 1 zugeführt. Das von der Treiberschaltung 138b₀ ausgegebene Impulssignal Φb wird den Schaltelementen 3 und 8 zugeführt, und das invertierte Impulssignal wird dem Schaltelement 5 zugeführt. Das von der Treiberschaltung 138b₁ ausgege bene Impulssignal Φb wird dem Schaltelement 2 zuge führt. Die UND-Schaltung 130 gibt ein Impulssignal in die Treiberschaltung 138c ein, indem sie den Ausgangs impuls der Impulserzeugungsschaltung 114, der auf der Basis des Ausgangssignals des Differentialverstärkers 119 erzeugt wird, durch die Treiberschaltung 138c leitet, wenn die Eingangsspannung V_i kleiner ist als die Referenzspannung V₂. Das von der Treiberschaltung 138c kommende Impulssignal Φc wird dem Schaltelement 9 zugeführt. Die Treiberschaltungen 138a₁, 138b₁ und 138c ändern die Amplitude des eingegebenen Impulssignals entsprechend dem high/low-Zustand der Steuerspannung V_s und V_so auf einen größeren oder kleineren Wert. The control voltage V _s is input into the respective driver circuit 138 a ₁ and 138 b ₁ . The second control voltage circuit 131 outputs a control voltage V _so and operates in the same manner as the control voltage circuit 117 . The control voltage V _so is input into the driver circuit 138 c. The from the driver circuit 138 output a ₁ pulse signal .phi.a ₁ is supplied to the switching element 6 of the dri berschaltung 138 a ₀ output pulse signal .phi.a 4 and 7 supplied to the switching elements, and the inverted pulse signal is supplied to the switching element. 1 The pulse signal φ b output by the driver circuit 138 b ₀ is supplied to the switching elements 3 and 8 , and the inverted pulse signal is supplied to the switching element 5 . The output from the driver circuit 138 b ₁ bene pulse signal Φ b is the switching element 2 supplied. The AND circuit 130 inputs a pulse signal into the driver circuit 138 c by passing the output pulse of the pulse generating circuit 114 , which is generated on the basis of the output signal of the differential amplifier 119 , through the driver circuit 138 c when the input voltage V _{i is} lower than the reference voltage V ₂ . The c coming from the driver circuit 138 øC pulse signal is supplied to the switching element. 9 The driver circuits 138 a ₁ , 138 b ₁ and 138 c change the amplitude of the input pulse signal in accordance with the high / low state of the control voltage V _s and V _so to a larger or smaller value.

Im folgenden wird die Arbeitsweise der vierten Ausfüh rungsform erläutert. Der Arbeitsablauf, der erfolgt, wenn das EingangssignalThe following is the operation of the fourth embodiment tion form explained. The workflow that takes place if the input signal

des Differentialver stärkers 119 höher ist als die Referenzspannung V₂, ist der gleiche wie bei der dritten Ausführungsform, wobei die Ladeströme der Kondensatoren C₁ und C₂, die abwech selnd geladen und entladen werden, durch den Leit endwiderstand der Schaltelemente 2 und 6 gesteuert werden und somit die durch V₁ bestimmte Spannung, z.B. die Ausgangsspannung von 5 V, stabil erhalten wird. Fig. 17(a) bis (d) zeigt Φa, Φb sowie Φa₁ und Φb₁ bei Änderung der Amplitude.of Differentialver amplifier 119 is higher than the reference voltage V ₂ , is the same as in the third embodiment, the charging currents of the capacitors C ₁ and C ₂ , which are alternately charged and discharged, controlled by the lead end resistance of the switching elements 2 and 6 and thus the voltage determined by V ₁ , for example the output voltage of 5 V, is stably obtained. Fig. 17 (a) to (d) shows Φa, Φb and Φa ₁ and Φb ₁ when the amplitude changes.

WennIf

kleiner als V₂ ist, gibt der Differential verstärker 119 ein Signal mit hohem Pegel ab, das der UND-Schaltung 130 zugeführt wird.is smaller than V ₂ , the differential amplifier 119 outputs a high level signal, which is supplied to the AND circuit 130 .

Die UND-Schaltung 130 gibt das von der Impulserzeu gungsschaltung 114 eingegebene Impulssignal Φc ab. Die Treiberschaltung 138c gibt das in Fig. 17(e) gezeigte Impulssignal Φc zum Ein-/Aus-Schalten des Koppelschaltelementes 9 ab. In der Phase, in der das Schaltelement 9 im Einschaltzustand ist, ist die Gleichspannungsquelle 10 direkt mit dem Glättungs kondensator C₃ gekoppelt, um dessen Spannung zu er höhen; dadurch wird verhindert, daß die Ausgangsspan nung V₀, die der Last 11 zugeführt wird, absinkt. Die Amplitude des Impulssignals Φc wird größer, wie in Fig. 17(e) durch die unterbrochene Linie gezeigt ist, wenn die Eingangsspannung V_i unter den vorbestimmten Wert der Ausgangsspannung V₀ absinkt, wobei die Steuerspan nung V_so als Reaktion auf die Ausgangsspannung V₀ aus gegeben wird. Dadurch nimmt der dem Kondensator C₃ zugeführte Ladestrom als Reaktion auf die Eingangs spannung V_i zu oder ab, wodurch die Ausgangsspannung V₀ selbst dann stabilisiert wird, wenn die Eingangsspan nung V_i absinkt; somit wird der Bereich der zulässigen Eingangsspannung vergrößert.The AND circuit 130 outputs the pulse signal Φc input from the pulse generation circuit 114 . The driver circuit 138 c outputs the pulse signal Φc shown in FIG. 17 (e) for switching the coupling switching element 9 on / off. In the phase in which the switching element 9 is in the on state, the DC voltage source 10 is coupled directly to the smoothing capacitor C ₃ to increase its voltage; this prevents the output voltage V ₀ supplied to the load 11 from dropping. The amplitude of the pulse signal Φc becomes larger as shown in Fig. 17 (e) by the broken line when the input voltage V _i falls below the predetermined value of the output voltage V ₀ , the control voltage V _{thus in} response to the output voltage V _{0 is} output. As a result, the charging current supplied to the capacitor C ₃ increases or decreases in response to the input voltage V _i , whereby the output voltage V ₀ is stabilized even when the input voltage V _i drops; this increases the range of the permissible input voltage.

Bei der fünften Ausführungsform, die in Fig. 18 gezeigt ist, sind die Schaltelemente 4 und 8 der ersten Aus führungsform durch Dioden 40 und 80 ersetzt, und an der Ausgangsstufe ist ein Tiefpaßfilter vorgesehen, der aus einer Spule L₀ und einem Kondensator C₀ besteht. Beim Schalten der Schaltelemente wird an den Vorder- und Hinterflanken der Impulssignale Φa und Φb Peak-Rauschen erzeugt. Der Tiefpaßfilter absorbiert das Peak-Rau schen, und somit wird an die Last 11 eine Gleichspan nung abgegeben, bei der Peak-Rauschen und Welligkeit gering sind. Durch die Verwendung der Dioden 40 und 80 ist diese Ausführungsform kostengünstig.In the fifth embodiment, which is shown in FIG. 18, the switching elements 4 and 8 of the first embodiment are replaced by diodes 40 and 80 , and a low-pass filter is provided at the output stage, which consists of a coil L ₀ and a capacitor C ₀ consists. When switching the switching elements, peak noise is generated on the leading and trailing edges of the pulse signals Φa and Φb. The low-pass filter absorbs the peak noise, and thus a DC voltage is delivered to the load 11 , in which the peak noise and ripple are low. This embodiment is inexpensive through the use of diodes 40 and 80 .

Wenn bei dieser Ausführungsform die Eingangsspannung V_i das Zweifache der erforderlichen Ausgangsspannung ₀ übersteigt, erfolgt auf die gleiche Weise wie bei der ersten Ausführungsform ein Steuervorgang zum Erzeugen von ₀, indem das Tastverhältnis der Impulssignale Φa und Φb zu 50% oder weniger gemacht wird, und in dem Fall, daß die Eingangsspannung V_i kleiner ist als das Zweifache der erforderlichen Ausgangsspannung ₀, erfolgt ein Steuervorgang zum Erzeugen von ₀, indem das Tastverhältnis der Impulssignale Φa und Φb zu 0 bis 100% gemacht wird. Wenn das Tastverhältnis der Impuls signale Φa und Φb 50% übersteigt, tritt eine Phase ein, in der beide Impulssignale Φa und Φb einen hohen Pegel aufweisen. In dieser Phase sind die Kondensatoren C₁ und C₂ parallelgeschaltet und werden mit der Ein gangsspannung V_i geladen. Folglich ist die erforder liche Ausgangsspannung ₀ gewährleistet.In this embodiment, when the input voltage V _i exceeds twice the required output voltage ₀ , in the same manner as in the first embodiment, a control operation is performed to generate ₀ by making the duty ratio of the pulse signals Φa and Φb 50% or less, and in the event that the input voltage V _{i is} less than twice the required output voltage ₀ , a control operation is performed to generate ₀ by making the duty cycle of the pulse signals Φa and Φb 0 to 100%. When the pulse duty factor of the pulse signals Φa and Φb exceeds 50%, a phase occurs in which both pulse signals Φa and Φb are at a high level. In this phase, the capacitors C ₁ and C _{2 are connected in} parallel and are charged with the input voltage V _i . Consequently, the required output voltage _{0 is} guaranteed.

Fig. 19 ist ein Schaltbild der Schaltsteuereinheit der in Fig. 18 gezeigten Schaltung, wobei die mit Fig. 6 identischen Teile gleiche Bezugszeichen haben. Das Ausgangssignal S1 des Differentialverstärkers 102 wird dem Komparator 104 und einer Pegelumsetzungsschaltung 1020 zugeführt. Das Ausgangssignal S2 des Dreieck wellenoszillators 103 wird ebenfalls in die Pegel umsetzungsschaltung 1020 eingegeben. Wie noch zu be schreiben ist, gibt die Pegelumsetzungsschaltung 1020 ein Signal ab, das durch Anheben des Spannungspegels des Signals S1 erzeugt worden ist, und führt das Signal S1 dem Komparator 108 zu. Die übrigen Eingangssignale der Komparatoren 104 und 108 bestehen aus einem Drei eckwellensignal S2. Die Ausgangssignale S3′ und S3 der Komparatoren 108 und 104 werden den Transistoren T_r1 bzw. T_r2 zugeführt, woraufhin die Impulssignale Φa und erzeugt werden. Das Impulssignal Φa wird in einer Treiberschaltung 106a und einer Inversionstreiber schaltung 106a′ verstärkt, wobei das Ausgangssignal Φa der Treiberschaltung 106a den Schaltelementen 6 und 7 zugeführt wird und das Ausgangssignal der Inver sionstreiberschaltung 106a′ dem Schaltelement 1 zuge führt wird. Das Impulssignal wird in einer Treiber schaltung 106b und einer Inversionstreiberschaltung 106b′ verstärkt, wobei das Ausgangssignal der Trei berschaltung 106b dem Schaltelement 5 zugeführt wird und das Ausgangssignal Φb der Inversionstreiberschal tung 106b′ den Schaltelementen 2 und 3 zugeführt wird. Fig. 20(a) zeigt die Wellenformen und die Pegel der jeweiligen Signale in dem Fall, daß V_i das Zweifache der durch die Referenzspannung V_r an dem Spannungs teiler der Widerstände R₁ und R₂ erhaltenen Spannung V₁ (=₀) übersteigt, das Ausgangssignal S3 des Komparators 104, der das die Differenz zwischen V₀ und V₁ repräsen tierende Signal S1 mit der Dreieckwelle S2 vergleicht, erhält abbildungsgemäß ein Tastverhältnis von 50% oder weniger, wobei die Spannungen Φb, wie beschrieben erzeugt werden. Die Pegelumsetzungsschaltung 1020 errechnet die Differenz ΔV_s (= V_s1-V_s) zwischen der Spannung V_s1 des Signals Sr und der Gleichspannungs komponente Vs des Signals S2, und gibt das Signal S1′ mit dem Pegel V_s1′ = V_s-ΔV_s ab. Folglich ist das Aus gangssignal S3′ des Komparators 108, der das Signal S1′ und die Dreieckwelle S2 vergleicht, wie in der Abbil dung beschaffen, wobei das Inversionssignal in bezug auf das Signal S3 um 180° phasenverschoben ist. Wenn die Transistoren T_r2 und T_r1 die Eingangssignale S3′ bzw. S3 invertieren, werden die Ausgangssignale Φa und erzeugt. Fig. 19 is a circuit diagram of the switching control unit of the circuit shown in Fig. 18, with the parts identical to Fig. 6 having the same reference numerals. The output signal S1 of the differential amplifier 102 is fed to the comparator 104 and a level conversion circuit 1020 . The output signal S2 of the triangular wave oscillator 103 is also input to the level conversion circuit 1020 . As will be described, the level conversion circuit 1020 outputs a signal generated by raising the voltage level of the signal S1 and supplies the signal S1 to the comparator 108 . The other input signals of the comparators 104 and 108 consist of a triangular wave signal S2. The output signals S3 'and S3 of the comparators 108 and 104 are fed to the transistors T _r1 and T _r2 , whereupon the pulse signals Φa and are generated. The pulse signal .phi.a is in a driver circuit 106 a and an inversion driving circuit 106 a 'amplified, wherein the output signal .phi.a the driver circuit 106 is a switching elements 6 and 7 is supplied and the output of the Inver sion driver circuit 106 a' to the switching element 1 is supplied. The pulse signal is circuit in a driver 106 b and an inversion driving circuit 106 b 'amplified, the output signal of the dri berschaltung 106 b to the switching element 5 is fed and the output signal Øb the inversion driver TIC 106 b' to the switching elements is supplied. 2 and 3 Fig. 20 (a) shows the waveforms and levels of the respective signals in the case that V _i exceeds twice the voltage V ₁ (= ₀ ) obtained by the reference voltage V _r across the voltage divider of the resistors R ₁ and R ₂ , the output signal S3 of the comparator 104 , which compares the signal S1, which represents the difference between V ₀ and V ₁ , with the triangular wave S2, is given a duty cycle of 50% or less, the voltages Φb being generated as described. The level conversion circuit 1020 calculates the difference ΔV _s (= V _s1 -V _s ) between the voltage V _{s1 of} the signal Sr and the DC component Vs of the signal S2, and outputs the signal S1 'with the level V _s1 ' = V _s -ΔV _s from. Consequently, the output signal S3 'of the comparator 108 , which compares the signal S1' and the triangular wave S2, as procured in the figure, the inversion signal being out of phase with the signal S3 by 180 °. When the transistors T _r2 and T _r1 invert the input signals S3 'and S3, the output signals Φa and are generated.

Wenn die Eingangsspannung V_i absinkt, sinkt V₀ in stär kerem Maße als V₁ ab, wobei das Ausgangssignal S1 des Komparators 102, wie in Fig. 20(b) gezeigt, abfällt. Folglich wird das Verhältnis zwischen S1 und S1′ um gekehrt zu dem in Fig. 20 (a) gezeigten, wodurch S3 (Φb) und (Φa) eine Wellenform mit einem Tastver hältnis von 50% oder mehr erhalten.When the input voltage V _i drops, V ₀ drops more than V ₁ , and the output signal S1 of the comparator 102 drops as shown in Fig. 20 (b). Consequently, the ratio between S1 and S1 'is reversed to that shown in Fig. 20 (a), whereby S3 (Φb) and (Φa) obtain a waveform with a duty ratio of 50% or more.

Bei dieser Ausführungsform erfolgt das Laden durch Parallelverbindung der Kondensatoren C₁ und C₂ mit der Spannungsquelle 10, während bei der dritten Ausfüh rungsform das Laden durch einzelnes Schalten der Kon densatoren C₁ und C₂ erfolgt. Bei der fünften Ausfüh rungsform ist es auch möglich, die Leitwiderstand steuerung eines der Schaltelemente so durchzuführen, daß dadurch der Ladestrom gesteuert wird.In this embodiment, the charging is carried out by connecting the capacitors C ₁ and C _{2 in} parallel to the voltage source 10 , while in the third embodiment the charging is carried out by switching the capacitors C ₁ and C ₂ individually. In the fifth embodiment, it is also possible to control the control resistance of one of the switching elements so that the charging current is controlled thereby.

Bei der in Fig. 21 gezeigten sechsten Ausführungsform sind der Kondensator C₁ und die Spule L_i an der Ein gangsstufe vorgesehen. Die übrige Anordnung gleicht derjenigen bei der fünften Ausführungsform. Fig. 22 ist ein Wellenformdiagramm der sechsten Ausführungsform. Bei der Schaltung der sechsten Ausführungsform ist es wesentlich, daß im Vergleich zu der Spannung V_i der Gleichspannungsquelle 10 die Eingangsspannung V_l der Schalteinheit um den Spannungsabfall verringert ist, der durch eine Spule L_i verursacht wird. Die Effizienz e der Leistungsübermittlung des DC-DC-Konverters wird durch die folgende Gleichung repräsentiert:In the sixth embodiment shown in FIG. 21, the capacitor C ₁ and the coil L _{i are provided} at the input stage. The other arrangement is the same as that in the fifth embodiment. Fig. 22 is a waveform diagram of the sixth embodiment. In the circuit of the sixth embodiment, it is essential that, compared to the voltage V _{i of} the DC voltage source 10, the input voltage V _{l of} the switching unit is reduced by the voltage drop caused by a coil L _i . The efficiency e of the power transmission of the DC-DC converter is represented by the following equation:

Wenn die Eingangsspannung z. B. 12 V und die Ausgangs spannung 5 V beträgt und dabei die Kondensatoren C₁ und C₂ in Reihe geschaltet sind, wird e durch die folgende Gleichung repräsentiert:If the input voltage z. B. 12 V and the output voltage is 5 V and the capacitors C ₁ and C ₂ are connected in series, e is represented by the following equation:

Wenn die Eingangsspannung V_i 10 V oder weniger beträgt, z. B. 9 V, wird e durch die folgende Gleichung repräsen tiert:If the input voltage V _{i is} 10 V or less, e.g. B. 9 V, e is represented by the following equation:

Da sich bei der sechsten Ausführungsform die Eingangs spannung statt auf die Spannung der Gleichspannungs quelle 10 auf die Spannung V_l einstellen läßt, welche niedriger als die Spannung der Gleichspannungsquelle 10 ist, wird der Nenner der Gleichung (1) um die Differenz zwischen der Spannung der Gleichspannungsquelle 10 und der Spannung V_l verkleinert, wodurch sich eine hohe Effizienz e der Leistungsübermittlung erzielen läßt. Auch bei der ersten bis zur fünften Ausführungsform können der Kondensator C_i und die Spule L_i an der Ein gangsstufe vorgesehen sein.Since voltage, the input in the sixth embodiment instead of source to the voltage of the DC voltage 10 can be set to the voltage V _L which is lower than the voltage of the DC voltage source 10, the denominator of the equation (1) is the the difference between the voltage DC voltage source 10 and the voltage V _l reduced, whereby a high efficiency e of the power transmission can be achieved. In the first to the fifth embodiment, the capacitor C _i and the coil L _{i can be provided} at the input stage.

Claims

1. DC converter with switched capacitors, with

- Input connections (t₁, t₂) for supplying an input voltage (V _i ),
- Output connections (t₁₀, t₂₀), between which an output voltage (V₀) is generated,
- one between the input and the output terminals (, t₂ t₁, T₁₀, T₂₀) switched network from a plurality of controllable switching elements (1 - 8), a plurality of first capacitors (C₁, C₂) and a second capacitor (C₃) connected in parallel to the Output connections (t₁₀, t₂₀) is switched, and
- A control pulse generation circuit ( 109 - 115 , 116 a, b, 117 , 119 a, b, 130 , 131 , 138 a0, a1, b0, b1, c) for generating phase-shifted control pulses (Φ _a , Φ _b ) for the switching elements (1 - 8), wherein the network due to the phase shifted driving the switching elements (1 - 8) is connected such that the first capacitors (C₁, C₂) between the input terminals (T₁, T₂) connected in series are, in each case another of the first capacitors (C₁; C₂) is connected in parallel to the second capacitor (C₃),

characterized in that the control pulse generating circuit (109 - b 115, 116 a, 117, 119 a, b, 130, 131, 138, a0, a1, b0, b1, c) at below a predetermined minimum value (V₂) lying input voltage (V _i ) the control pulses for the switching elements ( 1 - 8 ) so phase-shifted that between the cyclically interchanged parallel switching of a first capacitor (C₁, C₂) to the second capacitor (C₃) briefly all first capacitors (C₁, C₂) in parallel are connected to the input connections (t₁, t₂).

2. DC-DC converter according to claim 1, characterized in that the output voltage (V₀) at above the predetermined value (V₂) input voltage (V _i ) is regulated by pulse width modulation of the control pulses (Φ _a , Φ _b ).

3. DC-DC converter according to claim 1 or 2, characterized in that the resistance of at least two switching elements (1 - 8) in the on state by the height of the respective control pulse (Φ _a ₁, Φ _b ₁) is dependent, when the switching element (1 - 8 ) the charging current for charging the second capacitor (C₃) by controlling the level of the control pulse (Φ _a ₁, Φ _b ₁) for this switching element ( 1 - 8 ) is controllable.

4. DC-DC converter according to claim 3, characterized in that the switching elements ( 1 - 8 ), the resistances of which are controllable, between the input terminals (t₁, t₂) and the first capacitors (C₁, C₂) and between the first capacitors (C₁, C₂ ) and the second capacitor (C₃) are connected.

5. DC-DC converter according to one of claims 1 to 4, characterized in that some of the switching elements (1 - 8) of the network by diodes (3, 4, 7, 8) for preventing the flow of reverse current from the second capacitor (C₃) to the first capacitors (C₁, C₂) are replaced.

6. DC-DC converter according to one of claims 1 to 5, characterized in that between the second capacitor (C₃) and the output connections (t₁₀, t₂₀) a low-pass filter is switched, the one connected in parallel to the capacitor (C₃) Series connection of an inductance (L₀) and has a capacity (C₀), the capacity (C₀) parallel to the output connections (t₁₀, t₂₀) is switched.

7. DC-DC converter according to one of claims 1 to 6, characterized in that between the input terminals (t₁, t₂) and the network, a series circuit of a capacitor (C _i ) and an inductor (L _i ) is connected, the capacitance (C _i ) is connected in parallel to the input connections (t 1, t 2).