DE3932238A1 - Abschaltbarer thyristor mit einem integrierten bipolaren transistor - Google Patents
Abschaltbarer thyristor mit einem integrierten bipolaren transistorInfo
- Publication number
- DE3932238A1 DE3932238A1 DE19893932238 DE3932238A DE3932238A1 DE 3932238 A1 DE3932238 A1 DE 3932238A1 DE 19893932238 DE19893932238 DE 19893932238 DE 3932238 A DE3932238 A DE 3932238A DE 3932238 A1 DE3932238 A1 DE 3932238A1
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- base
- thyristor
- electrode
- lateral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000012777 electrically insulating material Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 32
- 239000002800 charge carrier Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
Die Erfindung bezieht sich auf einen abschaltbaren Thyristor
nach dem Oberbegriff des Patentanspruchs 1.
Es liegt die Aufgabe zugrunde, in den Halbleiterkörper des
Thyristors ein Schaltelement zu integrieren, das zum Zwecke
des Abschaltens leitend geschaltet wird und im leitenden Zu
stand die Steuerbasis mit dem angrenzenden Emitter möglichst
niederohmig verbindet, also praktisch kurzschließt. Das wird
erfindungsgemäß durch eine Ausbildung des Thyristors nach dem
kennzeichnenden Teil des Patentanspruchs 1 erreicht.
Die Erfindung zeichnet sich insbesondere dadurch aus, daß der
Widerstand des leitend geschalteten bipolaren Transistors
extrem klein ist, wobei die Abmessungen seiner leitenden Quer
schnittsfläche in einfacher Weise durch maskierte photolitho
graphische Verfahrensschritte festgelegt werden können.
Die Erfindung wird nachfolgend anhand eines in der Zeichnung
dargestellten, bevorzugten Ausführungsbeispiels näher
erläutert. Dabei zeigt:
Fig. 1 eine schematische Darstellung des Querschnitts eines
abschaltbaren Thyristors nach der Erfindung,
Fig. 2 das Design des Thyristors nach Fig. 1 und
Fig. 3 eine Schnittdarstellung entlang der Linie III-III in
Fig. 2.
In Fig. 1 (Schnittdarstellung entlang der Linie I-I von
Fig. 2) ist ein Halbleiterkörper 1 aus dotiertem Halbleiter
material, zum Beispiel Silizium, dargestellt, der aus einer n-
leitenden Schicht 2, einer p-leitenden Schicht 3, einer n-lei
tenden Schicht 4 und einer p-leitenden Schicht 5 besteht.
Innerhalb eines lateralen Bereichs LB1 bildet die Schicht 2
den n-Emitter, 3 die p-Basis bzw. Steuerbasis, 4 die an
grenzende n-Basis und 5 den p-Emitter eines Thyristors, wobei
der n-Emitter 2 in der Hauptfläche F1 von einer kathodensei
tigen Elektrode 6 kontaktiert wird, die einen Anschluß K
aufweist. Der p-Emitter 5 wird in der Hauptfläche F2 von einer
anodenseitigen Elektrode 7 kontaktiert, die mit einem Anschluß
A versehen ist. Der n-Emitter 2 kann innerhalb von LB2 aus
zwei übereinanderliegenden Teilschichten bestehen, die durch
eine gestrichelt angedeutete Grenzfläche 8 voneinander ge
trennt sind. Dabei ist die obere Teilschicht höher dotiert
als die untere, um einen guten Kontakt zur Elektrode 6 zu
erzielen. Andererseits kann 2 aber auch aus einer einzigen
Schicht bestehen, die dann jedoch höher dotiert ist als die
untere der beiden genannten Teilschichten.
Die die Steuerbasis bzw. p-Basis bildende Schicht 3 stellt in
nerhalb eines lateralen Bereichs LB2 den Emitter eines bipola
ren pnp-Transistors T dar, dessen Basis durch den innerhalb
von LB2 liegenden Teil der darüberliegenden Schicht 2 gebildet
wird. In diese Basis von T ist ein entgegengesetzt zu dieser
dotiertes, also p-leitendes Halbleitergebiet 9 eingefügt, das
in der Grenzfläche F1 von einer Verlängerung 6a der Elektrode
6 kontaktiert wird. Die Basis von T wird von einer Steuerelek
trode 10 kontaktiert, die mit einem Anschluß B versehen ist.
Die Schicht 2 weist zweckmäßig innerhalb einer durch die ge
strichelte Linie 11 begrenzten Zone eine erhöhte Dotierungs
konzentration auf, um einen guten Kontakt zur Steuerelektrode
10 herzustellen.
Der innerhalb von LB1 liegende Teil der Schicht 2 ist von dem
innerhalb von LB2 liegenden Teil dieser Schicht durch einen
von der Hauptfläche F1 ausgehenden Graben 12 vollständig ge
trennt. Die Tiefe des Grabens 12 ist so bemessen, daß er sich
bis in den oberen Teil der Schicht 3 hinein erstreckt. Das
Halbleitergebiet 9 ist innerhalb des in LB2 liegenden Teiles
von 2 zweckmäßig so angeordnet, daß es in lateraler Richtung
von einer Seitenwand des Grabens 12 begrenzt wird. Der Graben
12 ist mit elektrisch isolierendem Material, zum Beispiel SiO2
oder Polyimid, aufgefüllt, was in Fig. 1 durch eine doppelte
Schraffierung des Grabenquerschnitts angedeutet ist.
In Fig. 2 sind die lateralen Begrenzungen des p-leitenden
Halbleitergebiets mit 9, die der höher dotierten, oberen Teil
schicht des n-Emitters 2 durch eine gestrichelte Linie 8′ und
die der höher n-dotierten Zone unterhalb der Steuerelektrode
10 durch die gestrichelte Linie 11 gekennzeichnet. Die katho
denseitige Elektrode 6 einschließlich ihrer Verlängerung 6a
und die Steuerelektrode 10 sind schraffiert dargestellt. Wei
terhin werden die Seitenwände des Grabens durch ausgezogene
Linien 12 versinnbildlicht. Diese auch als Ätzkanten zu be
zeichnenden Seitenwände setzen sich in horizontalen Ätzkanten
12′ fort, die zusammen mit 12 eine gitterförmige Grabenstruk
tur bilden. Diese ist mit elektrisch isolierendem Material,
zum Beispiel SiO2 oder Polyimid, aufgefüllt. In einem latera
len Bereich LB3, dessen vertikale Abmessung in Fig. 2 durch
eine linksseitige Klammer angedeutet ist und dessen horizon
tale Abmessung in Fig. 2 mit der von LB1 übereinstimmt, ist
die Schicht 2 vollständig entfernt. Das wird zum Beispiel
dadurch erreicht, daß der innerhalb von LB3 liegende Teil der
Halbleiterschicht 2 bei der Herstellung der Grabenstruktur 12,
12′ ebenfalls weggeätzt wird. Nachdem die Grabenstruktur 12,
12′ und die durch diese Ätzung entstehende Erweiterung der
selben mit dem elektrisch isolierenden Material aufgefüllt
worden ist, wird in diesem ein Fenster vorgesehen, das in
Fig. 2 durch eine gestrichelte Linie 13 lateral begrenzt wird
und bis zur Oberfläche der Halbleiterschicht 3 reicht. Die
Schicht 3 wird innerhalb von LB3 von einer Gateelektrode GE
kontaktiert, die in der nachfolgend beschriebenen Weise mit
dem Anschluß eines Zündstromkreises für den Thyristor ver
bunden ist.
Im einzelnen wird die Verbindung von GE mit dem Anschluß des
Zündstromkreises innerhalb eines lateralen Bereichs LB4 her
gestellt, der gemäß Fig. 2 in der Weise definiert ist, daß
seine vertikale Abmessung durch die rechtsseitige Klammer LB4
bestimmt wird und seine horizontale Abmessung der von LB2
entspricht. Dabei wird die Gateelektrode GE soweit nach rechts
verlängert, daß sie den in Fig. 2 mit 14 bezeichneten Teil
der Halbleiterschicht 2 kontaktiert. In der Schnittdarstellung
gemäß Fig. 3 ist dies deutlich erkennbar. Der Teil 14 der
Halbleiterschicht 2 ist mit einer entgegengesetzt dotierten
Halbleiterzone 15 versehen, die von einer Verlängerung 10a der
Steuerelektrode 10 kontaktiert wird. Diese wird dann wie in
Fig. 3 angedeutet mit dem Anschluß Z des Zündstromkreises
verbunden. In Fig. 3 sind die Schicht 5 und die Hauptelek
trode 7 des Thyristors aus Gründen einer einfachen Darstellung
weggelassen.
Zweckmäßig weist die Schicht 3, die die Steuerbasis des Thyri
stors und den Emitter des Transistors T darstellt und bei
spielsweise eine Dotierungskonzentration von 1016 cm-3 hat,
wenigstens innerhalb des zweiten lateralen Bereichs LB2 an
ihrer Grenzfläche zu der Schicht 2, die den n-Emitter des
Thyristors und die Basis von T darstellt, eine Zone 16 erhöh
ter Dotierungskonzentration von 1019 cm-3 auf. In dem darge
stellten Ausführungsbeispiel ist die Zone 16, wie aus den
Fig. 1 und 3 ersichtlich, zusätzlich auch innerhalb der
lateralen Bereiche LB3 und LB4 vorgesehen und lediglich
innerhalb von LB1 weggelassen.
Die Zündung des mit seinen Anschlüssen A und K in einen Last
stromkreis geschalteten Thyristors, dessen Anschluß A durch
eine im Laststromkreis vorhandene Spannungsquelle auf ein
höheres Potential gelegt ist als der Anschluß K, erfolgt
mittels eines positiven Zündstromimpulses, der über Z und über
die aus den Halbleiterteilen 15 und 14 gebildeten Diode zur
Gateelektrode GE gelangt. Von dieser wird er der Steuerbasis 3
des Thyristors zugeführt und bewirkt, daß innerhalb von LB1
positive Ladungsträger aus der Steuerbasis 3 zum pn-Übergang
zwischen den Schichten 2 und 3 gelangen und eine Emission von
negativen Ladungsträgern aus dem n-Emitter hervorrufen. Die
letztgenannten Ladungsträger werden zur Grenzfläche zwischen
den Schichten 4 und 5 transportiert und bewirken dort eine
Emission von positiven Ladungsträgern. Dabei verstärken sich
die genannten Emissionsvorgänge und bewirken die Zündung des
Thyristors.
Die sich im stromführenden Zustand des Thyristors in der
Steuerbasis 3 befindenden freien positiven Ladungsträger
dürfen jedoch den Transistor T nicht überschwemmen, da sonst T
in den leitenden Zustand geschaltet wird, was eine unerwünsch
te Abschaltung des Thyristors zur Folge hätte. Die erforder
liche Abschirmung von T gegenüber diesen freien Ladungsträgern
wird durch die Zone 16 bewerkstelligt, die eine höhere Dotie
rungskonzentration hat als die Schicht 3. Andererseits kann
die Abschirmung von T auch durch eine Erhöhung der Dotierungs
konzentration der gesamten Schicht 3 auf etwa 1018 cm-3 er
reicht werden, ohne daß eine höher dotierte Zone 16 vorgesehen
werden muß.
Die Abschaltung des Thyristors erfolgt durch einen über den
Anschluß B zugeführten negativen Löschstromimpuls. Dieser be
wirkt die Leitendschaltung des pnp-Transistors T, über den die
in den Schichten 3 und 4 befindlichen freien positiven La
dungsträger zur Elektrode 6a hin abgesaugt werden, so daß sie
keine Emissionen am pn-Übergang zwischen 2 und 3 hervorrufen
können.
Durch den sehr kleinen Widerstand des bipolaren Transistors T
ist der maximal abschaltbare Laststrom größer als bei einem
herkömmlichen MOS-GTO. Bei dem erfindungsgemäßen Thyristor ist
weiterhin ein sicheres Abschalten gewährleistet. Der extrem
niedrige Widerstand des Transistors T kann durch dessen in
lateraler Richtung gemessenen, leitenden Querschnitt bestimmt
werden, der bei der Herstellung in einfacher Weise durch die
Abmessungen der verwendeten Photomasken festgelegt werden
kann. Außerdem kann die Basisweite von T in vorteilhafter
Weise durch die Wahl von Diffusionseindringtiefen bestimmt
werden.
Bei einer anderen Ausführungsform des Thyristors nach der
Erfindung ist der Transistor T als Phototransistor ausgebil
det. Hierbei entfallen die Elektrode 10 innerhalb von LB2
sowie die Zone 11 erhöhter Dotierungskonzentration. Statt
dessen ist eine in Fig. 1 mit 17 angedeutete, steuerbare
Lichtquelle vorgesehen, die mit einem lichtempfindlichen Teil
bereich der Schicht 2 innerhalb von LB2 in optischem Kontakt
steht. Beim Beleuchten dieses Teilbereichs wird T in den
leitenden Zustand geschaltet, so daß der Thyristor abgeschal
tet wird.
In Abweichung von dem dargestellten Ausführungsbeispiel kann
anstelle der Verlängerung 6a der Elektrode 6 auch eine eigene
Elektrode vorgesehen sein, die das Halbleitergebiet 9 in der
Hauptfläche F1 kontaktiert. Hierbei muß allerdings eine elek
trisch leitende Verbindung zwischen dieser Elektrode und der
Elektrode 6 vorgesehen werden. Ebenso kann die Verlängerung
10a der Steuerelektrode 10 durch eine von 10 getrennte Elek
trode ersetzt werden. Dies ist dann mit dem Anschluß Z zu ver
binden. Dabei entfällt die Halbleiterzone 15.
Ein stark vereinfachtes Ausführungsbeispiel des Thyristors
nach der Erfindung ergibt sich, wenn gemäß Fig. 2 in dem den
Graben 12 ausfüllenden Material eine Ausnehmung 18 vorgese
hen wird und in dieser eine schraffiert eingezeichnete Gate
elektrode GE′ angeordnet wird, die die Schicht 3 kontaktiert
und mit dem Anschluß Z des Zündstromkreises verbunden ist.
Hierbei entfallen die lateralen Bereiche LB3 und LB4 ein
schließlich der diese Bereich kontaktierenden Elektroden GE
und 10a.
In den Figuren sind vertikale strichpunktierte Linien S1 und
S2 sowie horizontale strichpunktierte Linien S3 und S4 einge
zeichnet. S1 bis S4 stellen bei dem in Fig. 2 angedeuteten
zellenartigen Aufbau des Thyristors, der für einen Einsatz im
Leistungshalbleiterbereich vorteilhaft ist, senkrecht zur
Bildebene verlaufende Grenzflächen zwischen jeweils benach
barten Zellen und zugleich auch Symmetrieebenen zwischen
diesen Zellen dar. Dabei trennt S1 die Bereiche LB1 und LB3
zweier benachbarter Zellen voneinander, S2 die Bereiche LB2
und LB4 zweier benachbarter Zellen. In analoger Weise trennt
die Linie S3 die Bereiche LB1 und LB2 zweier benachbarter
Zellen voneinander, S4 die Bereiche LB3 und LB4 von solchen
Zellen.
Bei dem oben erwähnten, vereinfachten Ausführungsbeispiel, bei
dem die Bereiche LB3 und LB4 eingespart werden, entsteht durch
eine Mehrzahl von Symmetrielinien S1 und S2 eine periodische
Streifenstruktur, bei der die Bereiche LB1 und LB2 in verti
kaler Richtung der Fig. 2 jeweils soweit verlängert werden,
daß sie sich über die Hauptfläche F1 des ganzen Halbleiter
körpers erstrecken. Die Teile 6, 6a, 8′, 9 und 10 verlaufen
dann streifenförmig in der Darstellung der Fig. 2 jeweils
in vertikaler Richtung. Hierbei trennt jede Linie S1 die
Bereiche LB1 zweier benachbarter Zellen voneinander, jede
Linie S2 die Bereiche LB2 zweier solcher Zellen.
Weitere Ausführungsbeispiele der Erfindung ergeben sich aus
den beschriebenen dadurch, daß sämtliche Halbleitergebiete
bzw. -schichten durch solche des entgegengesetzten Leitungs
typs ersetzt werden, wobei die zugeführten Spannungen bzw.
Ströme durch solche des entgegengesetzten Vorzeichens zu
ersetzen sind.
Claims (10)
1. Abschaltbarer Thyristor mit einem Halbleiterkörper, der
eine Folge von Halbleiterschichten alternierender Leitungs
typen aufweist, die innerhalb eines ersten lateralen Bereichs
(LB1) jeweils den ersten Emitter (2), der in einer ersten
Hauptfläche (F1) von einer ersten Hauptelektrode (6) kon
taktiert wird, die Steuerbasis (3), die angrenzende Basis (4)
und den zweiten Emitter (5), der von einer zweiten Hauptelek
trode (7) kontaktiert wird, bilden, dadurch ge
kennzeichnet, daß die die Steuerbasis bildende
Schicht (3) innerhalb eines zweiten lateralen Bereichs (LB2),
der von dem ersten (LB1) durch einen von der ersten Haupt
fläche (F1) ausgehenden Graben (12) getrennt ist, den Emitter
eines bipolaren Transistors (T) darstellt, daß die den ersten
Emitter des Thyristors bildende Schicht (2) innerhalb des
zweiten lateralen Bereichs (LB2) die Basis des Transistors (T)
bildet, daß ein in diese Basis eingefügtes, entgegengesetzt zu
dieser dotiertes Halbleitergebiet (9) den Kollektor des Tran
sistors (T) darstellt und daß dieser Kollektor von einer Elek
trode (6a) kontaktiert wird, die mit der ersten Hauptelektrode
(6) leitend verbunden ist.
2. Abschaltbarer Thyristor nach Anspruch 1, dadurch
gekennzeichnet, daß der Graben (12) mit elek
trisch isolierendem Material, insbesondere SiO2 oder Polyimid,
aufgefüllt ist und daß die den Kollektor (9) kontaktierende
Elektrode (6a) aus einer Verlängerung der ersten Hauptelek
trode (6) besteht.
3. Abschaltbarer Thyristor nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß der Tran
sistor (T) elektrisch steuerbar ist und seine Basis von einer
Steuerelektrode (10) kontaktiert wird.
4. Abschaltbarer Thyristor nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß der Tran
sistor (T) als Phototransistor ausgebildet ist und ein
lichtempfindlicher Bereich seiner Basis mit einer steuernden
Lichtquelle in optischem Kontakt steht.
5. Abschaltbarer Thyristor nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß die die
Steuerbasis des Thyristors und den Emitter des bipolaren
Transistors darstellende Schicht (3) an ihrer Grenzfläche zu
der den ersten Emitter des Thyristors und die Basis des
Transistors (T) darstellenden Schicht (2) innerhalb des zweiten
lateralen Bereichs (LB2) mit einer Zone (16) verstärkter
Dotierungskonzentration versehen ist.
6. Abschaltbarer Thyristor nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß die den
ersten Emitter des Thyristors und die Basis des bipolaren
Transistors bildende Schicht (2) innerhalb eines dritten
lateralen Bereichs (LB3) bis auf die die Steuerbasis des
Thyristors und den Emitter des bipolaren Transistors bildende
Schicht (3) entfernt ist und daß die letztgenannte Schicht (3)
in dem dritten lateralen Bereich (LB3) von einer Gateelektrode
(GE) kontaktiert wird, die mit dem Anschluß (Z) eines Zünd
stromkreises verbunden ist.
7. Abschaltbarer Thyristor nach Anspruch 6, dadurch
gekennzeichnet, daß die den ersten Emitter des
Thyristors und die Basis des bipolaren Transistors bildende
Schicht (2) in einem vierten lateralen Bereich (LB4) mit einer
entgegengesetzt dotierten Halbleiterzone (15) versehen ist,
die von einer weiteren Elektrode (10a) kontaktiert wird, daß
die Gateelektrode (GE) so weit verlängert ist, daß sie
innerhalb des vierten lateralen Bereichs (LB4) auch diese
Schicht (2) kontaktiert und daß die weitere Elektrode (10a)
mit dem Anschluß (Z) des Zündstromkreises verbunden ist.
8. Abschaltbarer Thyristor nach den Ansprüchen 1, 3, 6 und 7,
dadurch gekennzeichnet, daß die wei
tere Elektrode (10a) aus einer Verlängerung der Steuerelek
trode (10) des Transistors besteht.
9. Abschaltbarer Thyristor nach einem der Ansprüche 1 bis 5,
gekennzeichnet durch einen zellenartigen
Aufbau, bei dem die Zellen jeweils erste und zweite laterale
Bereiche (LB1, LB2) aufweisen und die Grenzflächen zwischen
benachbarten Zellen auch Symmetrieebenen bezüglich dieser
benachbarten Zellen darstellen, wobei ein erster Teil der
Grenzflächen (S1) die ersten lateralen Bereiche (LB1) und ein
zweiter Teil der Grenzflächen (S2) die zweiten lateralen
Bereiche (LB2) benachbarter Zellen voneinander trennt.
10. Abschaltbarer Thyristor nach den Ansprüchen 6 und 7,
gekennzeichnet durch einen zellenartigen
Aufbau, bei dem die Zellen jeweils erste bis vierte laterale
Bereiche (LB1 bis LB4) aufweisen und die Grenzflächen zwischen
benachbarten Zellen auch Symmetrieebenen bezüglich dieser
benachbarten Zellen darstellen, wobei ein erster Teil der
Grenzflächen (S1) die ersten und dritten lateralen Bereiche
(LB1, LB3) , ein zweiter Teil derselben (2) die zweiten und
vierten lateralen Bereiche (LB2, LB4), ein dritter Teil
derselben (S3) die ersten und zweiten lateralen Bereiche (LB1,
LB2) und ein vierter Teil derselben (S4) die dritten und
vierten lateralen Bereiche (LB3, LB4) benachbarter Zellen
voneinander trennt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19893932238 DE3932238A1 (de) | 1989-09-27 | 1989-09-27 | Abschaltbarer thyristor mit einem integrierten bipolaren transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19893932238 DE3932238A1 (de) | 1989-09-27 | 1989-09-27 | Abschaltbarer thyristor mit einem integrierten bipolaren transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3932238A1 true DE3932238A1 (de) | 1991-04-04 |
Family
ID=6390297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19893932238 Withdrawn DE3932238A1 (de) | 1989-09-27 | 1989-09-27 | Abschaltbarer thyristor mit einem integrierten bipolaren transistor |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3932238A1 (de) |
-
1989
- 1989-09-27 DE DE19893932238 patent/DE3932238A1/de not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3821459C2 (de) | Halbleiterelement, insbesondere mit MOS-Gate abschaltbarer Thyristor | |
DE3686971T2 (de) | Lateraler transistor mit isoliertem gate mit latch-up-festigkeit. | |
DE69107949T2 (de) | MOS-gesteuerter Thyristor und Verfahren zu dessen Herstellung. | |
DE3707867C2 (de) | ||
DE2945324C2 (de) | ||
DE2932043C2 (de) | Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung | |
DE3011484A1 (de) | Optisch steuerbarer, mit statischer induktion arbeitender thyristor | |
DE3877533T2 (de) | Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain. | |
EP0360036A2 (de) | Planarer pn-Übergang hoher Spannungsfestigkeit | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE69222380T2 (de) | Lateraler, bipolarer Transistor mit isolierter Steuerelektrode und entsprechende Mehrfachanordnung | |
DE2439875A1 (de) | Halbleiterbauelement mit negativer widerstandscharakteristik | |
DE2536277A1 (de) | Halbleiteranordnung | |
DE1489894B2 (de) | In zwei richtungen schaltbares halbleiterbauelement | |
EP0520355A1 (de) | Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
EP0029163B1 (de) | Lichtzündbarer Thyristor und Verfahren zu seinem Betrieb | |
DE19521751A1 (de) | MOS-gesteuerter Thyristor | |
DE2531249A1 (de) | Vielschicht-thyristor | |
DE4310606A1 (de) | GTO-Thyristor | |
DE2913536A1 (de) | Halbleiteranordnung | |
EP0249122A1 (de) | Abschaltbares Leistungshalbleiterbauelement | |
DE3112941A1 (de) | Thyristor mit innerer stromverstaerkung und verfahren zu seinem betrieb | |
DE2848576C2 (de) | ||
DE19518339A1 (de) | Halbleiterspeichereinrichtung und ein Verfahren zur Benutzung derselben | |
DE3104743C2 (de) | Halbleiter-Schaltanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |