DE3931514C2 - Kanaladapter - Google Patents

Description

Die vorliegende Erfindung betrifft einen Kanaladapter nach dem Anspuch 1.

Beispiele des Aufbaus von herkömmlichen Kommunikationssystemen zwischen Computern, die eine Kommunikationssteuerungseinheit verwenden, bzw. der Verwendung von Kanaladaptern sind in den Fig. 2 und 3 gezeigt.

In dem in Fig. 2 gezeigten System ist jeder einer Vielzahl von zentralen Verarbeitungseinheiten (CPU)1 bis n mit einem Kommunikationsnetzwerk 7, wie einem LAN, über einen Kanal 2, einen Kanaladapter (CA) 4a und einen Kommunikationssteuerungsprozessor (CCP) 5a verbunden, und die zentralen Verarbeitungseinheiten kommunizieren miteinander über Kommunikationslei­ tungen. Wenn man bei dem vorliegenden System nun annimmt, daß eine Mitteilung z. B. von der CPU1 zu der CPUn zu schicken ist, gibt die CPU1 zuerst einen I/O Befehl an den CA 4a des CCP1 ab, und übermittelt die Mitteilung an den CCP1 über den CA 4a. Das Steuerungsprogramm des CCP1 übermittelt die Mitteilung an den CCPn über das LAN 7 in Übereinstimmung mit einem vorbestimmten Kommunikationsprotokoll. Auf der Basis von Kopf­ information, die in der Mitteilung enthalten ist, unterscheidet bzw. erkennt der CCPn einen Hostcomputer, an den die Mitteilung gesendet werden sollte. Der CCPn übermittelt die Mitteilung an die CPUn über den CA auf die gleiche Weise, wie zuvor beschrieben.

In einem in Fig. 3 gezeigten System sind eine Vielzahl von Kanaladaptern (CA) 4a an einem Kommunikationssteuerungsprozessor (CCP) 5a angeordnet und sind mit allen Hostcomputern (CPU)1 bis n verbunden unter Ausführung einer Kommunikation zwischen Hosts, und eine CPU kommuniziert mit einer Ziel-CPU über Kanaladapter auf die Anweisung eines in der Kommunikations­ steuerungseinheit gespeicherten Programms. In dem vorliegenden System wird eine Mitteilung, die von der CPU1 abgeschickt wird, an den CCP 5a über einen CA1 auf die gleiche Weise wie in dem System nach Fig. 2 übertragen. Das Steuerungsprogramm des CCP 5a liest die Kopfinformation, die in der empfangenen Mitteilung enthalten ist, unterscheidet bzw. erkennt einen Hostcomputer, an den die Mitteilung zu übermitteln ist, und übermittelt die Mitteilung an die CPUn über den CAn, der mit der CPUn verbunden ist.

Als bekannte Literatur die ein solches Kommunikationssystem zwischen Computern betrifft, wird z. B. die JP-A 63-36 352 genannt.

Wenn der oben beschriebene Stand der Technik verwendet wird, müssen in einer Kommunikationssteuerungseinheit (Kommunikationssteuerungsprozessor) eine Vielzahl von Kanaladaptern und eine Verbindungsleitung zum aus­ schließlichen Gebrauch vorgesehen sein. Weiterhin, da dem erhöhten Overhead des in der Kommunikationssteuerungseinheit gespeicherten Programms keine Beachtung geschenkt wird, und zwar aufgrund der Notwendigkeit von Pro­ grammeingriffen wie der Verarbeitung von unterschiedlicher Kopfinformation, die in der Mitteilung enthalten ist, Interrupt-Verarbeitung von einem Kanal­ adapter, Verarbeitung zum Übermitteln einer Mitteilung in Übereinstimmung mit einem Kommunikationsprotokoll und Verarbeitung zum Übermitteln einer Mitteilung an einen Zielhost. Der Stand der Technik leidet somit an den Problemen der erhöhten Kosten des komplizierten Steuerungsprogramms und an einem verringerten Gesamtdurchsatz zwischen den Hostcomputern.

Aus der US-Firmenschrift: INTEL, Intelligent Communications Controller, in: Microcommunications Handbook 1988, Seiten 8-24 bis 8-32, Order No. 280239-001, November 1986, ist bereits eine Kommunikation zwischen Prozessoren bekannt, die miteinander über einen Multibus verbunden sind und untereinander in einer Master-Slave-Beziehung stehen.

Aus DE-Z: Elektronic, Nr. 20, 2. Oktober 1987, Seiten 86-93, ist eine Verschaltung einzelner Transputer in einem Netzwerk bekannt, wobei eine Blockschaltung mit 32 Eingängen beschrieben ist, die mit jedem der 32 Ausgänge der Schaltung verbunden sind, ohne daß das Datensignal der Link davon beeinträchtigt wird.

Aus der EP 0 226 963 A2 ist ein Netzwerk mit einem Bussystem mit zwei verschiedenen Datenraten bekannt.

Aus DD 247 764 A1 ist ein Verfahren zum Informationsaustausch in einem dezentralen Mehrrechnerkomplex bekannt, wobei zum Steuern eines Datentransfers zwischen beliebigen Prozessoren einer Vielzahl von Prozessoren basieren auf einem Datentransferbefehl, der von einem ersten Prozessor zu Beginn gesendet wird, und auf einer Adreßinformation, die einem zweiten Prozessor entspricht, eine Adreßtabelle zum Halten eines Satzes von Adreßinformationen, die den Prozessoren entspricht, die mit dem ersten Prozessor kommunizieren können, eine Einrichtung zum Prüfen, ob die Adreßtabelle eine Adreßinformation, die dem zweiten Prozessor entspricht, enthält oder nicht, sowie eine Schalteinrichtung, die auf der Basis des Prüfergebnisses einen Datentransferweg zwischen dem ersten und dem zweiten Prozessor bildet, vorgesehen sind. Die dort vorgesehene Adreßauswertung ermöglicht jedoch nur einen Informationsaustausch mit einer eingeschränkten Geschwindigkeit.

Es ist die Aufgabe der vorliegenden Erfindung, einen Kanaladapter anzugeben, mit dem sich ein Datentransfer zwischen gleichrangigen Prozessoren mit hoher Geschwindigkeit und bei einem geringen Bauelementeaufwand herstellen läßt.

Diese Aufgabe wird erfindungsgemäß durch einen Kanaladapter gemäß Anspruch 1 gelöst.

In diesem Zusammenhang ist ein Kommunikationssteuerungsprozes­ sor-System vorgesehen, das eine Vielzahl von Kommunikationssteuerungsprozessoren und einen Kanaladapter aufweist zum Verbinden der Kommunikationssteuerungs­ prozessoren mit einer Vielzahl von Hostprozessoren, wobei das Kommunika­ tionssteuerungsprozessor-System den Kanaladapter aufweist, der aufweist Kommunikationssteuerungsprozessor-Schnittstellensteuerungsabschnitte-, Host­ prozessoren-Schnittstellensteuerungsabschnitte und einen Kommunikationsweg­ steuerungsabschnitt, der zwischen einer beliebigen Kommunikation von Schnittstellensteuerungsabschnitten kommunizieren kann, wobei jeder der Schnittstellensteuerungsabschnitte eine Vielzahl von Geräteadressen hat, die anderen Schnittstellensteuerungsabschnitten zugeordnet sind, um eine Kom­ munikation von dem Prozessor zu einem beliebigen Prozessor zu erlauben, und wobei jeder der Schnittstellensteuerungsabschnitte beurteilt, ob eine Startadresse in einem zugelassenen Geräteadreßbereich enthalten ist oder nicht, und zwar beim Starten des Prozessors, und für den Fall, daß die Startadresse in dem zugelassenen Geräteadreßbereich enthalten ist, zum Informieren des Kommunikationswegsteuerungsabschnittes von dieser Tatsache, wodurch ein Kommunikationsweg zu dem Schnittstellensteuerungsabschnitt des anderen Teilnehmers, der eine Kommunikation anfordert, eingerichtet wird, um eine Kommunikation zwischen Prozessoren durchzuführen.

Weiterhin umfaßt in einem solchen Kommunikationssteuerungsprozessor-System eine I/O-Warteschlange einen Betriebszustand, Geräteadressen von Anforderungsquellen, die einen I/O-Betrieb anfordern, und Kommando­ information ist so in dem Kommunikationswegssteuerungsabschnitt vorgesehen, daß sie jedem Schnittstellensteuerungsabschnitt zugeordnet wird. Im Fall, daß der Schnittstellensteuerungsabschnitt des anderen Teilnehmers belegt bzw. besetzt ist aufgrund einer Kommunikation mit einem anderen Prozessor oder, daß I/O-Anforderungen gleichzeitig von einer Vielzahl von Prozessoren ausgegeben werden, werden I/O-Anforderungen angenommen und I/O-An­ forderungen, die nicht zu denen gehören, für die ein I/O-Betrieb ausgeführt wird, werden in die Warteschlange eingereiht, und wenn der Schnittstellen­ steuerungsabschnitt betriebsbereit geworden ist, werden die zuvor in der Warteschlange eingereihten I/O-Anforderungen ausgeführt.

Jeder der Hostcomputer-Schnittstellensteuerungsabschnitte und der Kommuni­ kationssteuerungsprozessor-Schnittstellensteuerungsabschnitte empfängt eine I/O-Anforderung von seinem zugeordneten Hostcomputer oder Kommunika­ tionssteuerungsprozessor, beurteilt, ob die Startadresse in dem von ihm gehaltenen Geräteadreßbereich enthalten ist, setzt den Startablauf fort, vorausgesetzt, daß die Startadresse in dem Geräteadreßbereich enthalten ist, und empfängt ein Kommando. Jeder der Hostcomputer-Schnittstellen­ steuerungsabschnitte und der Kommunikationssteuerungsprozessor-Schnittstel­ lensteuerungsabschnitte kommuniziert dann mit dem Kommunikationsweg­ steuerungsabschnitt und fordert den Kommunikationswegsteuerungsabschnitt auf, einen Kommunikationsweg zu dem Schnittstellensteuerungsabschnitt des anderen Teilnehmers einzurichten.

Der Kommunikationswegsteuerungsabschnitt empfängt eine Verbindungsanfor­ derung von jedem Schnittstellensteuerungsabschnitt, liest die Betriebsstatus­ information, die so gespeichert ist, daß sie jedem Schnittstellensteuerungsab­ schnitt zugeordnet ist, prüft, ob der Schnittstellensteuerungsabschnitt des anderen Teilnehmers betriebsbereit ist oder nicht, und richtet einen Kom­ munikationsweg zu dem Schnittstellensteuerungsabschnitt des anderen Teil­ nehmers ein, vorausgesetzt, daß der Schnittstellensteuerungsabschnitt des anderen Teilnehmers betriebsbereit ist. Der Kommunikationswegsteuerungs­ abschnitt fordert dann den Prozessor des anderen Teilnehmers auf, Daten über den Schnittstellensteuerungsabschnitt des anderen Teilnehmers zu übertragen. Beim Empfangen eines Quittierungskommandos weist der Kom­ munikationswegsteuerungsabschnitt beide Schnittstellensteuerungsabschnitte an, die Datenübertragung zu starten. Wenn dieser Schnittstellensteuerungsab­ schnitt arbeitet, reiht der Kommunikationswegsteuerungsabschnitt die I/O- Anforderung in die Warteschlange ein und arbeitet, um einen I/O-Betrieb in Übereinstimmung mit der oben beschriebenen Prozedur auszuführen, wenn dieser Schnittstellensteuerungsabschnitt betriebsbereit wird.

Als Ergebnis des Betriebs des Kanaladapters des vorliegenden Kommuni­ kationssteuerungs-System, wie oben beschrieben, ist es nicht notwendig, das Datenleiten bzw. das Vermitteln von Daten durch Eingriff oder Unter­ stützung jedes Programms zum Zwecke einer Kommunikation bzw. Nach­ richtenübertragung zwischen dem Hostcomputer und dem Kommunikations­ steuerungsprozessor durchzuführen, was zu einem verbesserten Durchsatz der Kommunikation zwischen den Prozessoren führt. Weiterhin, da eine Kommuni­ kationsleitung zum ausschließlichen Gebrauch und eine Vielzahl von Kanal­ adaptern nicht notwendig bzw. überflüssig werden, kann eine Hochgeschwin­ digkeitskommunikation zwischen Hosts und eine Kommunikation zwischen Kommunikationssteuerungsprozessoren bei niedrigen Betriebskosten realisiert werden.

Fig. 1 ist ein schematisches Konfigurationsdiagramm des Kommunikations­ steuerungs-Systems gemäß der vorliegenden Erfindung.

Fig. 2 und 3 sind Konfigurationsdiagramme des Systems des Standes der Technik, das eine Kommunikation zwischen Hostcomputern durchführt.

Fig. 4 ist ein Blockdiagramm, das eine Konfiguration einer Ausführungsform eines Kanaladapters zeigt, der in dem Kommunikationssteuerungs- System nach Fig. 1 enthalten ist.

Fig. 5 ist ein Formatdiagramm eines Adreßspeichers, der in einem Schnitt­ stellensteuerungsabschnitt 10-1 in dem Kanaladapter enthalten ist.

Fig. 6 ist ein detailliertes Konfigurationsdiagramm des Schnittstellen­ steuerungsabschnitts.

Fig. 7 ist ein detailliertes Konfigurationsdiagramm eines Kommunikations­ wegschaltabschnittes, der in dem Kanaladapter enthalten ist.

Fig. 8 und 9 sind Diagramme, die jeweils Formate einer Statustabelle und einer Warteschlangetabelle in den Speicher zeigen.

Fig. 10 ist ein Flußdiagramm, das die in einem Mikroprozessor durchgeführte Verarbeitung zeigt.

Fig. 11 ist ein Ablaufdiagramm einer Kommunikation zwischen Hosts des Systems des Standes der Technik unter Verwendung eines LAN.

Fig. 12 ist ein Ablaufdiagramm einer Kommunikation zwischen Hosts eines Systems gemäß der vorliegenden Erfindung.

Eine Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die Zeichnung beschrieben.

Fig. 1 ist ein Konfigurationsdiagramm eines Systems, welches eine Aus­ führungsform der vorliegenden Erfindung ist. Bezugszeichen 1 bezeichnet eine zentrale Verarbeitungseinheit (CPU) oder einen Hostprozessor zum Ausführen von Datenverarbeitung. Bezugszeichen 2 bezeichnet einen Kanal und Bezugs­ zeichen 3 ein Kommunikationssteuerungs-System. Die vorliegende Erfindung betrifft das Kommunikationssteuerungs-System 3. Das Kommunikations­ steuerungs-System umfaßt einen Kanaladapter 4, der jeweils mit einer Viel­ zahl von Hostcomputern über Kanäle 2 verbunden ist, eine Vielzahl von Kommunikationssteuerungsprozessormodulen (im folgenden als Prozessormodule bezeichnet) 5, die jeweils mit einer Vielzahl von Kommunikationsleitungen verbunden sind, und einen Dienstprozessor 6.

Fig. 4 ist ein detailliertes Blockdiagramm eines Teils des Kanaladapters 4, der die vorliegende Erfindung betrifft. In Fig. 4 bezeichnet das Bezugszei­ chen 10 Schnittstellensteuerungsabschnitte 10-1 bis 10-n von Hostcomputer­ größe, und Bezugszeichen 11 stellt Schnittstellensteuerungsabschnitt 11-1 bis 11-n der Prozessormodulseite dar. Die Bezugszeichen 12 bis 14 bezeichnen Abschnitte, die in einem Kommunikationswegsteuerungsabschnitt enthalten sind. Bezugszeichen 12 bezeichnet einen Kommunikationswegschaltabschnitt zum Verbinden eines Kommunikationsweges zwischen einer beliebigen Kombi­ nation von Schnittstellensteuerungsabschnitten. Bezugszeichen 13 bezeichnet einen Mikroprozessor zum Verwalten von Betriebszuständen der Schnitt­ stellensteuerungsabschnitte 10 und 11, zum Ausführen des Einreihens von I/O-Anforderungen in Warteschlangen und zum Wandeln der Adresse eines gestarteten Gerätes in eine Geräteadresse eines Schnittstellensteuerungsab­ schnittes der anderen Teilnehmerseite der Kommunikation.

Bezugszeichen 14 bezeichnet einen Speicher zum Speichern von Programm- und Steuerungsinformationen, die für den Mikroprozessor 13 erforderlich sind, um einen Steuerungsbetrieb durchzuführen.

Indem der Schnittstellensteuerungsabschnitt 10-1 als Beispiel genommen wird, zeigt Fig. 5 den Inhalt eines Adreßspeichers, der in dem Schnitt­ stellensteuerungsabschnitt von dem Dienstprozessor 6 gesetzt ist, um eine Kommunikation zwischen Schnittstellensteuerungsabschnitten durchzuführen. Für jeden Schnittstellensteuerungsabschnitt ist ein Geräteadreßbereich zuvor gesetzt, und zwar als die erlaubten Geräteadressen des anderen Teilnehmers.

Fig. 6 ist ein detailliertes Blockdiagramm des Schnittstellensteuerungsab­ schnittes 10 der Hostcomputerseite. In Fig. 6 ist ein Startsteuerungsab­ schnitt 20 zum Überprüfen, und zwar bezüglich des Startablaufes von der CPU, um zu sehen, ob die Adresse des gestarteten Gerätes (im folgenden als Startadresse bezeichnet) in dem Geräteadreßbereich, der sich selbst zuge­ ordnet ist, enthalten ist, oder nicht, und zwar zum Halten eines Start­ kommandos und zum Berichten der Annahme des Startens an den Mikro­ prozessor 13. Eine Adreßvergleichsschaltung 21 ist vorgesehen zum Ver­ gleichen einer Startadresse, die von der CPU geschickt ist, mit allen Ge­ räteadressen eines Adreßspeichers 22. Der Adreßspeicher 22 ist vorgesehen zum Speichern einer Gruppe von Geräteadressen, und zwar wie in Fig. 5 gezeigt. Ein Kommandoregister 23 dient zum Halten des Startkommandos. Ein Adreßregister 24 dient zum Halten der Startadresse, die von der CPU zuge­ führt ist. Ein Statusübertragungssteuerungsabschnitt 25 ist vorgesehen zum Übermitteln bzw. Übertragen eines Status, der in einem Statusregister 26 gesetzt ist. Ein Datentransfersteuerungsabschnitt 27 ist vorgesehen zum Steuern des Datentransfers zwischen der CPU und dem Kommunikationsweg­ schaltabschnitt 12 auf Anweisung des Mikroprozessors 13.

Fig. 7 ist ein detailliertes Blockdiagramm des Kommunikationswegschaltab­ schnittes 12. In Fig. 7 ist ein Schnittstellenumschaltabschnitt 30 gezeigt zum Ausführen einer Schnittstellensteuerung bezüglich jedes Schnittstellen­ steuerungsabschnittes und zum Umschalten von Datenausgangsleitungen, die von anderen Schnittstellensteuerungsabschnitten kommen, und zwar auf Anweisung des Mikroprozessors 13. Ein Auswähler 31 dient zum Auswählen einer der Datenausgangsleitungen, die sich von anderen Schnittstellenum­ schaltabschnitten erstrecken. Ein Weghauswahlregister 32 dient zum Fest­ legen, welcher Schnittstellenumschaltabschnitt einer Auswahl einer Datenaus­ gangsleitung unterzogen werden sollte, und zwar auf Anweisung des Mikro­ prozessors 13.

Fig. 8 zeigt das Format einer Statustabelle zum Verwalten von Betriebszu­ ständen von jeweiligen Schnittstellensteuerungsabschnitten in dem Speicher 14. Fig. 9 zeigt das Format einer Warteschlangentabelle in dem Speicher 14 zum Einreihen von I/O-Anforderungen in Warteschlangen, wobei die I/O- Anforderungen von anderen Schnittstellensteuerungsabschnitten an jeden Schnittstellensteuerungsabschnitt ausgegeben werden, während der Schnitt­ stellensteuerungsabschnitt arbeitet.

Fig. 10 ist ein Flußdiagramm der Verarbeitung, die von dem Mikroprozessor 13 ausgeführt wird. Fig. 11 ist ein Ablaufdiagramm eines Systems des Standes der Technik, wenn eine Kommunikation von der Host CPU1 zu der CPUn ausgeführt wird. Fig. 12 ist ein Ablaufdiagramm einer Kommunikation gemäß der vorliegenden Erfindung.

Indem ein Fall angenommen wird, bei dem eine Mitteilung z. B. von der CPU1 zu der CPUn übertragen wird, wird der Betrieb des Kanaladapters 4 gemäß der vorliegenden Erfindung nun beschrieben.

Die CPU1 gibt einen I/O-Befehl aus unter Verwendung einer Geräteadresse 17, die dem Schnittstellensteuerungsabschnitt 10-n zugeordnet ist, aus dem Geräteadreßbereich nach Fig. 5, der in dem Adreßspeicher 22 gesetzt ist, der in dem Kontrollabschnitt 10-1 enthalten ist. Dadurch wird eine Startab­ laufsteuerung in dem Startsteuerungsabschnitt 20 durchgeführt, der in dem Schnittstellensteuerungsabschnitt enthalten ist, der in Fig. 6 gezeigt ist.

Das heißt, es wird in der Adreßvergleichsschaltung geprüft, ob die von der CPU1 übermittelte Startadresse in dem Geräteadreßbereich, der in dem Adreßspei­ cher 22 gesetzt ist, enthalten ist oder nicht. Wenn die Startadresse in dem Geräteadreßbereich enthalten ist, wird der Ablauf fortgesetzt, um die Start­ adresse in dem Adressregister 24 zu halten und um das Kommando zu halten, das darauffolgend übertragen wird. Hier berichtet der Startsteuerungsab­ schnitt 20 das Auftreten einer I/O-Anforderung an den Mikroprozessor 13 unter Verwendung einer Interrupt-Leitung eines Mikroprozessorbusses 15.

Auf diese Mitteilung führt der Mikroprozessor 13 eine Verarbeitung in Übereinstimmung mit einem Flußdiagramm aus, das in Fig. 10 gezeigt ist. Zunächst wird der Grund des Interrupts geprüft (Schritt 40). Wenn es eine I/O-Anforderung ist, wird geprüft, welcher Schnittstellensteuerungsabschnitt diese I/O-Anforderung ausgegeben hat (Schritt 41). Darauffolgend werden die Inhalte des Adreßregisters 24 und des Kommandoregisters 23 in diesem Schnittstellensteuerungsabschnitt in den Mikroprozessor über den Mikro­ prozessorbus 15 gelesen (Schritt 42). Der Status bzw. Zustand des Schnitt­ stellensteuerungsabschnitts 10-n des anderen Teilnehmers, der in der Sta­ tustabelle 33 gespeichert ist, die in dem Speicher 14 enthalten ist und in Fig. 8 gezeigt ist, wird geprüft (Schritt 44). Wenn der Schnittstellen­ steuerungsabschnitt 10-n arbeitet, werden die Startadressen und das Komman­ do, die von der Quelle der Anforderung übermittelt wird, in eine Warte­ schlange in Positionen eingereiht, die durch einen Warteschlangezeiger der Warteschlangetabelle 10-n angedeutet sind, wie in Fig. 9 gezeigt (Schritt 47). Sofern der Schnittstellensteuerungsabschnitt 10-n nicht arbeitet, ist ein Status, der eine Datentransferanforderung anzeigt, in dem Statusregister 26 des Statussteuerungsabschnittes 25 des Schnittstellensteuerungsabschnittes 10- n des anderen Teilnehmers, wie in Fig. 6 gezeigt, gesetzt. Die Übermittlung des Status an die CPUn wird somit befohlen (Schritt 45). Beim Empfangen des vorliegenden bzw. aktuellen Status gibt die CPUn einen I/O-Befehl aus, der einen Datenübermittlungsstart anzeigt, und zwar unter Verwendung einer Geräteadresse, die dem Abschnitt 10-1 entspricht, und die im Adreßspeicher des Schnittstellensteuerungsabschnittes 10-n abgespeichert ist. Der Mikro­ prozessor 13 definiert bzw. legt den Schnittstellensteuerungsabschnitt 10-n des anderen Teilnehmers fest, und zwar auf der Basis der Startadresse des Ursprungs der Anforderung, und wandelt die Startadresse in die Geräte­ adresse des Steuerungsabschnitts 10-n um.

Der Schnittstellensteuerungsabschnitt 10-n führt eine Steuerung auf den Start von der CPUn auf die gleiche Weise wie zuvor beschrieben aus und sendet einen Interrupt, der anzeigt, daß eine I/O-Anforderung aufgetreten ist, an den Mikroprozessor 13. Der Mikroprozessor 13 führt eine Verarbeitung der Schritte 40, 41, 42, 44 des in Fig. 10 gezeigten Flußdiagrammes in dieser Reihenfolge aus. Da der Status des anderen Teilnehmers (10-1) auf ein Kommando wartet, führt der Mikroprozessor 13 die folgende Verarbeitung aus, um die Datenübermittlung bzw. den Datentransfer zu starten. Das heißt, der Mikroprozessor 13 setzt ein Auswahlmuster zum Auswählen der (10-n) Datenausgangsleitung in das Wegauswahlregister 32 des Schnittstellenum­ schaltabschnittes 30-(10-1), der in dem Kommunikationsschaltabschnitt 12 enthalten ist, wie in Fig. 7 gezeigt. Der Mikroprozessor 13 setzt dann ein Auswahlmuster zum Auswählen der (10-1) Datenausgangsleitung in dem Wegauswahlregister 32 des Schnittstellenumschaltabschnittes 30-(10-n), und führt ein Umschalten der jeweiligen Kommunikationswege aus (Schritt 46). Der Mikroprozessor 13 startet dann die Datenübermittlung in dem Daten­ transfersteuerungsabschnitt 27 von jedem der Schnittstellensteuerungsab­ schnitt 10-1 und 10-n (Schritt 48).

Wenn ein Interrupt, der das Datentransferende anzeigt, hiernach momentan von dem Datentransfersteuerungsabschnitt 27 geliefert wird, führt der Mikro­ prozessor sukzessive die Verarbeitung von I/O-Anforderungen, die in der Warteschlangentabelle warten, mittels der Verarbeitung der Schritte 40 und 43 aus, wie in Fig. 10 gezeigt.

Wie zuvor beschrieben unterscheidet bzw. erkennt der Kanaladapter 4 des Kommunikationssteuerungs-Systems den anderen Teilnehmer der Kommuni­ kation auf der Basis der Startadresse und führt die Vermittlungssteuerung des Kommunikationsweges und die Ausführungsverwaltung der I/O-Anforderungen durch. Als ein Ergebnis wird ein Programmeingriff des Kommunikations­ prozessors, wie das Verarbeiten von einer Startentgegennahme von der CPU1, wie in Fig. 11 gezeigt, die Datentransfer-Startverarbeitung (50 der Zeitkar­ te), die Datentransferende-Interruptverarbeitung und die Mitteilungssendungs­ verarbeitung gemäß des Kommunikationsprotokolls (51 der Zeitkarte) überflüs­ sig. Auf die gleiche Weise wird auch das Verarbeiten des Empfangens einer Mitteilung von der Leitung des Kommunikationsprozessors des anderen Teilnehmers und das Startverarbeiten von Datentransfer zu der CPUn (52 der Zeitkarte) überflüssig. Wie in Fig. 12 gezeigt, wird daher der Overhead, der den Mitteilungstransfer von der CPU1 zu der CPUn betrifft, in lediglich eine Mikroprogammverarbeitung des CA (54 der Zeitkarte) überführt. Der Durch­ satz kann wesentlich erhöht werden. Zuzüglich werden Leitungen zum ausschließlichen Gebrauch und eine Vielzahl von Kanaladaptern, wie in den Fig. 2 und 3 gezeigt, überflüssig. Daher kann eine Hochgeschwindigkeits­ kommunikation zwischen Hosts bei niedrigen Betriebskosten realisiert werden.

In der oben beschriebenen Ausführungsform ist ein Beispiel der Kommuni­ kation zwischen Hostcomputern beschrieben worden. Da die Kommunikation zwischen Kommunikationssteuerungsprozessoren der gleiche Betrieb wird, werden jedoch ähnliche Effekte für die Kommunikation zwischen Kommuni­ kationssteuerungsprozessoren erreicht, beispielhaft für den Fall, daß eine Schichtenverarbeitungsfunktion nach dem OSI-Protokoll über eine Vielzahl von Kommunikationssteuerungsprozessoren verteilt wird, für den Fall, daß eine Kommunikation zwischen Endgeräten ausgeführt wird, die zwischen verschiedenen Kommunikationssteuerungsprozessoren verbunden sind ohne Verwendung einer Host-CPU, oder für den Fall, daß ein Haupt- bzw. Master­ kommunikationssteuerungsprozessor so mit einer Konsole, einer Platte und einem Drucker ausgestattet ist, daß andere Prozessoren sich die oben be­ schriebenen Betriebsmittel teilen können bzw. diese gemeinsam benutzen können.

Wie zuvor beschrieben, gibt die vorliegende Erfindung einen Kanaladapter eines Kommunikationssteuerungs-Systems an, das eine Vielzahl von Host­ computer-Schnittstellensteuerungsabschnitten, eine Vielzahl von Kommuni­ kationssteuerungsprozessoren-Schnittstellensteuerungsabschnitten und einen Kommunikationswegsteuerungsabschnitt umfaßt, der zwischen einer beliebigen Kommunikation von Schnittstellensteuerungsabschnitten kommunizieren kann, wobei jeder der oben beschriebenen Schnittstellensteuerungsabschnitte eine Vielzahl von Geräteadressen hat, um eine Kommunikation von dem Prozessor zu einem beliebigen Prozessor zu erlauben, eine I/O-Warteschlange, die einen Betriebszustand jedes Schnittstellensteuerungsabschnittes aufweist, und eine Adresse einer Anforderungsquelle und ein Anforderungskommando, die auf einen I/O-Betrieb warten, sind in dem Kommunikationswegsteuerungsabschnitt vorgesehen, und das Einrichten eines Kommunikationsweges bezüglich einem Prozessor des anderen Teilnehmers, der einer Startadresse zugeordnet ist, die von einem Prozessor zugeführt wird, und das Einreihen von I/O-Anforderun­ gen in eine Warteschlange wird von dem Kanaladapter selbst ausgeführt. Daher wird ein Programmeingriff und eine Programmunterstützung des Kommunikationssteuerungsprozessors überflüssig. Und es wird möglich, eine höchstmögliche Hochgeschwindigkeitsleistungsfähigkeit zu erzeugen (wie ein 6 MB/S Transfer). Der Kommunikationsdurchsatz zwischen Hostcomputern und zwischen Kommunikationssteuerungsprozessoren kann verbessert werden. Zusätzlich, da es überflüssig wird, eine ausschließliche Leitung zwischen Kommunikationssteuerungsprozessoren vorzusehen oder soviele Kanaladapter wie Kommunikationshostcomputer vorzusehen, kann eine Kommunikation zwischen Hostcomputern bei niedrigen Betriebskosten durchgeführt werden.

Claims (3)

1. Kanaladapter (4) zum Steuern eines Datentransfers zwischen beliebigen Prozessoren einer Vielzahl von Prozessoren (1, 5) basierend auf einem Datentransferbefehl, der von einem ersten Prozessor zu Beginn gesendet wird, und auf einer Adreßinformation (17), die einem zweiten Prozessor entspricht, wobei der Kanaladapter aufweist:

• - Schnittstellensteuerungsabschnitte (10-1 bis 10-n und 11-1 bis 11- n), wobei jeder Schnittstellensteuerungsabschnitt aufweist:
  • - eine Adreßtabelle (22) zum Halten eines Satzes von Adreßinformationen, die den Prozessoren entspricht, die mit dem ersten Prozessor kommunizieren können;
  • - eine Einrichtung (20) zum Prüfen, ob die Adreßtabelle eine Adreßinformation, die dem zweiten Prozessor entspricht, enthält oder nicht; und in Abhängigkeit vom Prüfergebnis ein Signal generiert wird;
• und
  • - und Kommunikationssteuerungsabschnitt (12 bis 14) zum Steuern der Verbindung zwischen einer beliebigen Kombination der Schnittstellensteuerungsabschnitt, wobei das vom Schnittstellensteuerungsabschnitt generierte Signal dem Kommunikationssteuerabschnitt (12 bis 14) zugeführt wird, woraufhin der Kommunikationswegsteuerungsabschnitt den Schnittstellensteuerungsabschnitt, der eine Kommunikation anfordert, und den anderen Schnittstellensteuerungsabschnitt durch einen Kommunikationsweg verbindet.

2. Kanaladapter nach Anspruch 1, dadurch gekennzeichnet, daß die Schnittstellensteuerungsabschnitte Kommunikationssteuerungsprozessor- (11-1 bis 11-n) und/oder Host-Prozessor- Schnittstellensteuerungsabschnitte (10-1 bis 10-n) sind.

3. Kanaladapter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Kommunikationssteuerungsabschnitt (12 bis 14) eine jedem Schnittstellensteuerungsabschnit (10-1 bis 10-n und 11-1 bis 11-n) zugeordnete I/O-Warteschlange aufweist,
wobei die I/O-Warteschlange einen Betriebszustand jedes Schnittstellensteuerungsabschnitts, eine Adresse einer Anforderungsquelle und einen Anforderungsbefehl, der auf einen I/O-Betrieb wartet, aufweist,
wobei in einer Vielzahl auftretende I/O-Anforderungen, die sich von den unterscheiden, für die gerade ein I/O-Betrieb ausgeführt wird, in der Warteschlage eingereiht werden,
und dann ausgeführt werden, wenn der jeweilige Schnittstellensteuerungsabschnitt betriebsbereit geworden ist.