DE3927307A1 - Short circuit protected transistor circuit - includes MOSFET and parallel resistance between control connection for auxiliary IGBT and one main connection - Google Patents

Short circuit protected transistor circuit - includes MOSFET and parallel resistance between control connection for auxiliary IGBT and one main connection

Info

Publication number
DE3927307A1
DE3927307A1 DE3927307A DE3927307A DE3927307A1 DE 3927307 A1 DE3927307 A1 DE 3927307A1 DE 3927307 A DE3927307 A DE 3927307A DE 3927307 A DE3927307 A DE 3927307A DE 3927307 A1 DE3927307 A1 DE 3927307A1
Authority
DE
Germany
Prior art keywords
main
short
connection
load
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE3927307A
Other languages
German (de)
Inventor
Tatsuhiko Fujihira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE3927307A1 publication Critical patent/DE3927307A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

The circuit with a main IGBT (13) and an auxiliary IGBT (14) forming part of an integrated circuit on a single semiconductor substrate, and parallel to two main connections (11,12), includes a common control connection (19) for controlling the current through the two IGBTs. A circuit which includes a switching transistor (18) is connected between the control connection and one (12) of the two main connections. The current through the two IGBTs is limited when the load across the two main connections is short circuited. The switching transistor is a MOSFET. An enabling resistance (15) in the form of a polycrystalline silicon film is connected between the auxiliary IGBT and the main connection (12). ADVANTAGE - Full protection from short circuit ensured by simple circuit.

Description

Die Erfindung betrifft eine Halbleitervorrichtung, bei der eine Mehrzahl von Leistungshalbleiter-Elementen wie beispielsweise Leistungs-MOSFET-Bipolartransistoren mit isolierter Gateelektrode (IGBT), Leistungstransistoren oder elektrostatische Induktions-Leistungstransistoren auf einem gemeinsamen Halbleitersubstrat ausgebildet sind. Jedes der Halbleiterelemente ist einem anderen parallelgeschaltet und gegen Kurzschluß einer angeschlossenen Last geschützt.The invention relates to a semiconductor device in which a plurality of power semiconductor elements such as for example with power MOSFET bipolar transistors insulated gate electrode (IGBT), power transistors or electrostatic induction power transistors on one common semiconductor substrate are formed. Each of the Semiconductor element is connected in parallel and another protected against short circuit of a connected load.

Fig. 1 zeigt eine Halbleitervorrichtung nach dem Stand der Technik mit Hauptanschlüssen 11 und 12. Eine Last ist an einen der Hauptanschlüsse angeschlossen. Ein Unterelement 14 und ein Hauptelement 13 (in diesem Fall IGBTs) sind parallel an die Hauptanschlüsse 11 und 12 angeschlossen und schützen die parallel mit den Hauptanschlüssen verbundenen Halbleiter-Lei­ stungselemente gegen Kurzschluß der Last. Ein Ermittlungs­ widerstand 15 mit einem kleinen Widerstandswert ist mit dem Unterelement 14 in Reihe geschaltet zwischen das Unterelement 14 und den Hauptanschluß 12. Eine Spannung V 1 an dem Wider­ stand 15 wird einem Operationsverstärker 16 zugeführt. Das Ausgangssignal des Verstärkers 16 wird einer Treiberschaltung 17 für das Hauptelement 13 und das Unterelement 14 zugeführt und liefert eine dem Hauptelement 13 und dem Unterelement 14 gemeinsame Treiberspannung. Fig. 1 shows a semiconductor device according to the prior art with the main terminals 11 and 12. A load is connected to one of the main connections. A sub-element 14 and a main element 13 (in this case IGBTs) are connected in parallel to the main connections 11 and 12 and protect the semiconductor power elements connected in parallel with the main connections against short-circuiting of the load. A detection resistor 15 with a small resistance is connected in series with the sub-element 14 between the sub-element 14 and the main terminal 12 . A voltage V 1 at the opposing stand 15 is supplied to an operational amplifier 16 . The output signal of the amplifier 16 is fed to a driver circuit 17 for the main element 13 and the sub-element 14 and supplies a drive voltage common to the main element 13 and the sub-element 14 .

Diese Vorrichtung nach dem Stand der Technik bietet ein Problem, insofern der Stromfluß zwischen den Hauptanschlüssen begrenzt wird durch einen konstanten elektrischen Strom, der durch das Unterelement 14 fließt, ohne Rücksicht auf die Größe der an das Hauptelement 13 angelegten Spannung.This prior art device presents a problem in that the current flow between the main terminals is limited by a constant electric current flowing through the sub-element 14 regardless of the magnitude of the voltage applied to the main element 13 .

Um dieses Problem zu lösen, wäre es erforderlich, zum Bei­ spiel eine CMOS-Schaltung für den Operationsverstärker 16 zu verwenden. Solche Schaltungen erschweren jedoch den Herstell­ prozeß und machen einen zusätzlichen Halbleitersubstratbe­ reich für die Halbleitervorrichtung erforderlich, wodurch die Kosten der Vorrichtung erheblich erhöht werden. Wenn ein großer Stromfluß in der Vorrichtung benötigt wird während einer bestimmten Zeitdauer, zum Beispiel, wenn eine Motorlast gestartet oder gesperrt wird oder wenn eine Lampenlast einge­ schaltet wird, könnte außerdem, da der elektrische Strom bei der Vorrichtung nach dem Stand der Technik beschränkt ist, selbst dann, wenn die an die Vorrichtung angelegte Spannung niedrig ist, der benötigte Strom nicht geliefert werden.To solve this problem, it would be necessary to use a CMOS circuit for the operational amplifier 16, for example. However, such circuits complicate the manufacturing process and make an additional semiconductor substrate rich for the semiconductor device required, thereby increasing the cost of the device significantly. In addition, if a large current flow in the device is required for a certain period of time, for example when an engine load is started or blocked or when a lamp load is switched on, since the electrical current in the device according to the prior art is limited, even if the voltage applied to the device is low, the required current cannot be supplied.

Die Erfindung überwindet diese Probleme und Nachteile des Standes der Technik durch Schaffen einer Halbleitervorrich­ tung, in welcher der elektrische Strom der Vorrichtung nur beschränkt wird, wenn die Last kurzgeschlossen ist, und welche den zusätzlichen Vorteil aufweist, daß die Vorrichtung wirtschaftlich hergestellt werden kann.The invention overcomes these problems and disadvantages of State of the art by creating a semiconductor device device in which the electrical current of the device only is restricted when the load is short-circuited, and which has the additional advantage that the device can be produced economically.

Gemäß einer Ausführungsform der Erfindung weist eine Halblei­ tervorrichtung zwei Hauptanschlüsse an entgegengesetzten En­ den auf, die an eine Last anschließbar sind. Die Vorrichtung umfaßt eine Mehrzahl von Halbleiterelementen mit einem ge­ meinsamen Steueranschluß zur Steuerung des Stromflusses zwischen den Hauptanschlüssen. Die Halbleiterelemente sind parallel an die Hauptanschlüsse angeschlossen und sind auf einem gemeinsamen Halbleitersubstrat integriert. Ein Ermitt­ lungswiderstand ist an einen unter den Hauptanschlüssen aus­ gewählten Hauptanschluß und ein aus den Halbleiterelementen ausgewähltes Halbleiterelement angeschlossen. Der Ermitt­ lungswiderstand weist einen Widerstandswert auf, der so groß oder größer ist als der Arbeitswiderstand des ausgewählten Halbleiterelementes.According to one embodiment of the invention, a half lead has device has two main connections at opposite ends those that can be connected to a load. The device comprises a plurality of semiconductor elements with a ge common control connection for controlling the current flow between the main connections. The semiconductor elements are connected in parallel to the main connections and are open integrated a common semiconductor substrate. An investigator Resistance is off at one of the main connections selected main connection and one of the semiconductor elements  selected semiconductor element connected. The investigator Resistance has a resistance value that large or greater than the working resistance of the selected one Semiconductor element.

Die Spannung an dem Ermittlungswiderstand wird der Eingangs­ klemme eines zusätzlichen Schaltelementes zugeführt. Wenn die Spannung an dem Ermittlungswiderstand eine Schwellenspannung des zusätzlichen Schaltelementes erreicht, wird dieses einge­ schaltet und schließt den Steueranschluß des Halbleiterele­ mentes und den ausgewählten Hauptanschluß kurz und begrenzt auf diese Weise den Stromfluß zwischen den Hauptanschlüssen.The voltage across the detection resistor becomes the input clamp of an additional switching element supplied. If the Voltage across the detection resistor is a threshold voltage reached the additional switching element, this is turned on switches and closes the control connection of the semiconductor element mentes and the selected main connection short and limited this way the current flow between the main connections.

Anders ausgedrückt kann die Begrenzung des elektrischen Stromes der Vorrichtung durch Einstellen der geeigneten Schwellenspannung des zusätzlichen Schaltelementes bewirkt werden. Die geeignete Schwellenspannung kann so gewählt wer­ den, daß die Begrenzung des elektrischen Stromes nur vorkom­ men würde, wenn die mit den Hauptanschlüssen verbundene Last kurzgeschlossen ist.In other words, the limitation of the electrical Current of the device by setting the appropriate Threshold voltage of the additional switching element causes will. The suitable threshold voltage can be selected in this way the fact that the limitation of the electric current only occurs if the load connected to the main connections is short-circuited.

Wenn der Widerstandswert des Ermittlungswiderstandes niedri­ ger ist als der Arbeitswiderstandswert des ausgewählten Halb­ leiterelementes, liefert der Ermittlungswiderstand an den gemeinsamen Steueranschluß eine Spannung, durch die der Stromfluß zwischen den Hauptanschlüssen selbst dann begrenzt wird, wenn die an den gemeinsamen Steueranschluß angelegte Spannung beträchtlich niedrig ist. Daher wird der Wider­ standswert des Ermittlungswiderstandes so eingestellt, daß er einen größeren Wert oder den gleichen Wert aufweist wie der Arbeitswiderstandswert des ausgewählten Halbleiter-Unterele­ mentes, so daß die Beschränkung des Stromes zwischen den Hauptanschlüssen nur auftritt, wenn die Last kurzgeschlossen ist. If the resistance value of the detection resistance is low is less than the working resistance value of the selected half conductor element, the detection resistance delivers to the common control connection a voltage through which the Current flow between the main connections is limited even then becomes when the applied to the common control connection Voltage is considerably low. Hence the contradiction level of the detection resistance set so that it has a larger value or the same value as the Working resistance value of the selected semiconductor sub-element mentes, so that the restriction of the current between the Main connections only occurs when the load is short-circuited is.  

Im folgenden wird die Erfindung anhand eines in der Zeichnung gezeigten Ausführungsbeispiels näher beschrieben. In der Zeichnung zeigen:In the following the invention based on one in the drawing shown embodiment described in more detail. In the Show drawing:

Fig. 1 ein Schaltbild der Halbleitervorrichtung mit einer herkömmlichen Schutzschaltung, Fig. 1 is a circuit diagram of the semiconductor device with a conventional protection circuit,

Fig. 2 ein Schaltbild einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung, Fig. 2 is a circuit diagram of a semiconductor device according to an embodiment of the invention,

Fig. 3 Arbeitskurven, die die Halbleitervorrichtung in Fig. 2 betreffen, FIG. 3 working curves relating to the semiconductor device in FIG. 2; FIG.

Fig. 4 eine Draufsicht auf die Halbleitervorrichtung in Fig. 2, Fig. 4 is a plan view of the semiconductor device in Fig. 2,

Fig. 5 einen Schnitt der Halbleitervorrichtung bei der Linie A-A in Fig. 4, und Fig. 5 is a sectional view of the semiconductor device on the line AA in Fig. 4, and

Fig. 6 einen Schnitt der Halbleitervorrichtung bei der Linie B-B in Fig. 4. FIG. 6 shows a section of the semiconductor device along line BB in FIG. 4.

Im einzelnen wird auf die gegenwärtig bevorzugte Ausführungs­ form Bezug genommen, für die ein Beispiel in den Figuren dar­ gestellt ist. Soweit möglich, werden für die gleichen oder ähnlichen Teile die gleichen Bezugszeichen verwendet. Zum Beispiel sind die gleichen oder ähnliche Teile in den Fig. 1 und 2 durch die gleichen Bezugszeichen bezeichnet.In particular, reference is made to the currently preferred embodiment, for which an example is shown in the figures. Wherever possible, the same reference numbers will be used for the same or similar parts. For example, the same or similar parts in FIGS. 1 and 2 are designated by the same reference numerals.

Fig. 2 zeigt eine Schaltung einer erfindungsgemäßen Halblei­ tervorrichtung. In Fig. 2 sind ein IGBT-Hauptelement 13 und ein IGBT-Unterelement 14 parallel an die Hauptanschlüsse 11 und 12 angeschlossen. Fig. 2 shows a circuit of a semiconductor device according to the invention. In FIG. 2, an IGBT main element 13 and an IGBT sub-element 14 connected in parallel to the main terminals 11 and 12.

Eine Schutzschaltung für ein Hauptelement 13 und ein Unter­ element 14 ist in der Vorrichtung vorgesehen, welche ein Schaltelement oder MOSFET 18 aufweist, das an den Steueran­ schluß 19 und den Hauptanschluß 12 angeschlossen ist. Eine Spannung V 1 an einem Ermittlungswiderstand 15 wird dem Gate des MOSFET 18 zugeführt. Die Drain- und die Source-Elektrode des MOSFET 18 sind mit dem Steueranschluß 19 bzw dem Hauptan­ schluß 12 verbunden. A protective circuit for a main element 13 and a sub element 14 is provided in the device which has a switching element or MOSFET 18 which is connected to the control connection 19 and the main connection 12 . A voltage V 1 across a detection resistor 15 is supplied to the gate of the MOSFET 18 . The drain and the source electrode of the MOSFET 18 are connected to the control terminal 19 and the main circuit 12 , respectively.

Die Arbeitsweise dieser Schaltung wird nun kurz anhand von Fig. 3 beschrieben. In Fig. 3 gibt die Ordinate den elek­ trischen Strom des Hauptelementes 13 und des Unterelementes 14 wieder, und die Abszisse gibt die an das Hauptelement 13 und das Unterelement 14 angelegte Spannung wieder. Arbeits­ kurven 31 und 32 entsprechen dem Hauptelement 13 bzw. dem Unterelement 14, wenn eine konstante Spannung an das Gate des Hauptelementes 13 und des Unterelementes 14 angelegt wird und die Schutzschaltung für das Hauptelement 13 und das Unterele­ ment 14 nicht arbeitet. Arbeitskurven 33 und 34 entsprechen dem Hauptelement 13 bzw. dem Unterelement 14, wenn die Schutzschaltung für das Hauptelement 13 und das Unterelement 14 arbeitet und als Ergebnis die Gatespannung des Hauptele­ mentes 13 und des Unterelementes 14 abgesenkt wird.The operation of this circuit will now be briefly described with reference to FIG. 3. In Fig. 3, the ordinate represents the electric current of the main element 13 and the sub-element 14 , and the abscissa shows the voltage applied to the main element 13 and the sub-element 14 . Working curves 31 and 32 correspond to the main element 13 and the sub-element 14 , when a constant voltage is applied to the gate of the main element 13 and the sub-element 14 and the protective circuit for the main element 13 and the Unterele element 14 does not work. Working curves 33 and 34 correspond to the main element 13 and the sub-element 14 , respectively, when the protective circuit for the main element 13 and the sub-element 14 operates and as a result the gate voltage of the main element 13 and the sub-element 14 is lowered.

Der Arbeitspunkt des Schaltelementes 18 ist auf einen Punkt b 2 eingestellt. Ein großer elektrischer Stromfluß I 0 in dem Hauptelement 13 verändert sich von einem dem Arbeitspunkt a 0 entsprechenden Wert zu einem Arbeitspunkt a 1 und erreicht einen Sättigungsbereich bei einem Arbeitspunkt a 2 auf der Arbeitskurve 31, bis ein elektrischer Stromfluß I 1 in dem Unterelement 14 von dem punkt a 0 über b 1 in der Arbeitskurve 32 einen Wert erreicht, der einem Arbeitspunkt b 2 entspricht.The operating point of the switching element 18 is set to a point b 2 . A large electrical current flow I 0 in the main element 13 changes from a value corresponding to the working point a 0 to a working point a 1 and reaches a saturation range at a working point a 2 on the working curve 31 until an electrical current flow I 1 in the sub-element 14 from the point a 0 via b 1 in the working curve 32 reaches a value which corresponds to a working point b 2 .

Wenn die Last kurzgeschlossen wird, zum Beispiel durch Zu­ fall, wird die an das Hauptelement 13 und das Unterelement 14 angelegte Spannung erhöht und bewegt sich in den jeweiligen Arbeitskurven 31 und 32 in der positiven Richtung von der Or­ dinate weg. Zu diesem Zeitpunkt erreicht die Spannung V₁ an dem Ermittlungswiderstand 15 eine Schwellenspannung des MOSFET 18, und der MOSFET 18 wird eingeschaltet und schließt den Steueranschluß 19 und den Hauptanschluß 12 kurz. Daher wird die Gatespannung des Hauptelementes 13 und des Unterele­ mentes 14 vermindert.If the load is short-circuited, for example by falling, the voltage applied to the main element 13 and the sub-element 14 is increased and moves in the respective working curves 31 and 32 in the positive direction away from the ordinate. At this time, the voltage V ₁ across the detection resistor 15 reaches a threshold voltage of the MOSFET 18 , and the MOSFET 18 is turned on and shorts the control terminal 19 and the main terminal 12 . Therefore, the gate voltage of the main element 13 and the lower element 14 is reduced.

Dann wird die an das Gate des Unterelementes 14 angelegte Spannung und die Spannung an dem Ermittlungswiderstand 15 verändert von einem dem Punkt b 2 entsprechenden Wert zu einem Arbeitspunkt C, wobei sie sich in der Richtung von der Ordi­ nate weg bewegt. Der in Fig. 3 gezeigte Arbeitspunkt C wird durch eine außen an die Vorrichtung angelegte Spannung bestimmt. Die an das Hauptelement 13 angelegte Spannung wird verändert von einem dem Punkt a 2 entsprechenden Wert zu dem Punkt C, wobei sie sich in der Abwärtsrichtung von der Ordi­ nate weg bewegt.Then, the voltage applied to the gate of the sub-element 14 and the voltage across the detection resistor 15 are changed from a value corresponding to the point b 2 to an operating point C , moving in the direction away from the ordinate. The operating point C shown in FIG. 3 is determined by a voltage applied externally to the device. The voltage applied to the main element 13 is changed from a value corresponding to the point a 2 to the point C , moving away from the ordinate in the downward direction.

Daher wird bei dieser beschriebenen Schaltungskonfiguration der elektrische Strom des Hauptelementes 13 und des Unterele­ mentes 14 nur beschränkt, wenn die Last kurzgeschlossen wird. Wenn der Arbeitspunkt C von der Ordinate weiter weg verscho­ ben wird oder die dem Punkt C entsprechende Spannung zunimmt, wird der Widerstandswert des Ermittlungswiderstandes 15 wei­ ter erhöht, um eine angemessene Relation zwischen dem Wider­ standswert des Ermittlungswiderstandes 15 und des Unter­ elementes 14 aufrechtzuerhalten.Therefore, in this circuit configuration described, the electric current of the main element 13 and the lower element 14 is limited only when the load is short-circuited. If the operating point C is shifted further away from the ordinate or the voltage corresponding to point C increases, the resistance value of the detection resistor 15 is increased further in order to maintain an appropriate relation between the resistance value of the detection resistor 15 and the sub-element 14 .

Fig. 4 ist eine Draufsicht auf ein Siliziumsubstrat der Halbleitervorrichtung in Fig. 2. Fig. 6 ist ein Schnitt des Siliziumsubstrats in Fig. 4 entlang der Linie A-A, und Fig. 6 ist ein Schnitt entlang der Linie B-B. Fig. 4 is a plan view of a silicon substrate of the semiconductor device in Fig. 2. Fig. 6 is a sectional view of the silicon substrate in FIG. 4 along the line AA, and Fig. 6 is a section along the line BB.

In Fig. 4 sind mehrere IGBT-Elemente in mehreren Abschnitten des Siliziumsubstrats ausgebildet. Eines der IGBT-Elemente arbeitet als Unterelement 14 und andere als Hauptelemente 13. Das Unterelement 14 ist mit dem Ermittlungswiderstand 15 verbunden. Der Ermittlungswiderstand 15 besteht aus einem polykristallinen Siliziumfilm, welcher ähnlich gebildet ist wie die Gate-Elektrode jedes IGBT-Elementes auf dem Substrat.In FIG. 4, a plurality of IGBT elements of the silicon substrate are formed in several sections. One of the IGBT elements works as sub-element 14 and others as main elements 13 . The sub-element 14 is connected to the detection resistor 15 . The detection resistor 15 consists of a polycrystalline silicon film, which is formed similarly to the gate electrode of each IGBT element on the substrate.

Der MOSFET 18 ist in einem Abschnitt des Substrats ausgebil­ det, in welchem keine IGBT-Elemente angeordnet sind. Die Drainelektrode des MOSFET 18 kontaktiert den polykristallinen Siliziumfilm, der teilweise als Gateelektrode jedes IGBT-Ele­ mentes ausgebildet ist. Die Sourceelektrode des MOSFET 18 kontaktiert eine der Sourceelektrode jedes IGBT-Elementes und einem Ende des Ermittlungswiderstandes 15 gemeinsame Alumi­ niumverbindungselektrode. Diese Verbindung wird unten im ein­ zelnen beschrieben.The MOSFET 18 is formed in a section of the substrate in which no IGBT elements are arranged. The drain electrode of the MOSFET 18 contacts the polycrystalline silicon film, which is partially formed as a gate electrode of each IGBT element. The source electrode of the MOSFET 18 contacts one of the source electrode of each IGBT element and one end of the detection resistor 15 common aluminum connection electrode. This connection is described below in an individual.

Fig. 5 zeigt den Aufbau der IGBT-Hauptelemente 13. P-Basis- Schichten 4 sind in einer n⁻ Epitaxialschicht 3 ausgebildet. Die n⁻ Epitaxialschicht 3 ist auf einer n⁺ Pufferschicht 2 ausgebildet. Eine n⁺ Pufferschicht 2 ist auf einem p⁺ Sili­ ziumsubstrat 1 ausgebildet. Ein Paar beabstandeter ringförmi­ ger Sourceschichten 5 ist in jeder p-Basis-Schicht 4 ausge­ bildet. Gateelektroden 7, die jeweils aus einem polykristal­ linen Siliziumfilm bestehen, sind in entsprechenden Gateoxyd­ filmen 6 ausgebildet, so daß in jeder p-Basis-Schicht 4 zwi­ schen den jeweiligen Sourceschichten 5 und der n⁻ Schicht 3 ein Kanal gebildet wird. Jede Gateelektrode 7 ist ferner durch einen Isolierfilm 8 bedeckt. Sourceelektroden 9 werden gebildet durch eine Aluminiumverbindung, die jeweilige Basis­ schichten 4 und Sourceschichten 5 in Öffnungen 81 jeweiliger Isolierfilme 8 kontaktiert. Außerdem kontaktiert eine Drain­ elektrode 10 eine Oberfläche des p⁺ Substrats 1 benachbart einer n⁺ Pufferschicht 2. Fig. 5 shows the structure of the IGBT main elements 13. P-base layers 4 are formed in an n⁻ epitaxial layer 3 . The n ⁻ epitaxial layer 3 is formed on an n ⁺ buffer layer 2 . An n ⁺ buffer layer 2 is formed on a p⁺ silicon substrate 1 . A pair of spaced ring-shaped source layers 5 is formed in each p-base layer 4 . Gate electrodes 7 , each consisting of a polycrystalline silicon film, are formed in corresponding gate oxide films 6 , so that in each p-base layer 4 between the respective source layers 5 and the n⁻ layer 3, a channel is formed. Each gate electrode 7 is also covered by an insulating film 8 . Source electrodes 9 are formed by an aluminum connection, the respective base layers 4 and source layers 5 are contacted in openings 81 of respective insulating films 8 . In addition, a drain electrode 10 contacts a surface of the p⁺ substrate 1 adjacent to an n⁺ buffer layer 2 .

Fig. 6 zeigt den Aufbau des MOSFET 18. Der MOSFET 18 wird gebildet durch Anordnen einer Sourceschicht 51 und einer Drainschicht 52 in einer p-Basisschicht 4 sowie einer Gate­ elektrode 71 in einem Gateoxydfilm 6 angrenzend an die Sourceschicht 51 und die Drainschicht 52. Ein dicker Oxydfilm 61 ist auf einer n⁻ Schicht 3 ausgebildet, um so die Bildung eines Kanals zwischen Source- und Drainschichten 51 und 52 und der n⁻ Schicht 3 zu verhindern. Fig. 6 shows the structure of the MOSFET 18. The MOSFET 18 is formed by arranging a source layer 51 and a drain layer 52 in a p-base layer 4 and a gate electrode 71 in a gate oxide film 6 adjacent to the source layer 51 and the drain layer 52 . A thick oxide film 61 is formed on an n⁻ layer 3 so as to prevent the formation of a channel between the source and drain layers 51 and 52 and the n⁻ layer 3 .

Die Sourceschicht 51 und die Basisschicht 4 kontaktieren ein Ende einer Aluminiumverbindung 91 in einer Öffnung 82 eines Isolierfilmes 8, welcher einen polykristallinen Siliziumfilm der Gateelektrode 11 bedeckt. Die Drainschicht 52 kontaktiert ein Ende einer Aluminiumverbindung 92 in einer Öffnung 83 des Isolierfilmes 8. Ein anderes Ende der Aluminiumverbindung 92 ist mit der Gateelektrode 7 verbunden in einer Öffnung 84 des Isolierfilmes 8. Ein anderes Ende der Aluminiumverbindung 91 ist mit der Sourceelektrode 9 des IGBT-Hauptelementes 13 ver­ bunden.The source layer 51 and the base layer 4 contact one end of an aluminum connection 91 in an opening 82 of an insulating film 8 , which covers a polycrystalline silicon film of the gate electrode 11 . The drain layer 52 contacts one end of an aluminum connection 92 in an opening 83 of the insulating film 8 . Another end of the aluminum connection 92 is connected to the gate electrode 7 in an opening 84 of the insulating film 8 . Another end of the aluminum compound 91 is connected to the source electrode 9 of the main IGBT element 13 .

Die p-Basisschicht 4 des MOSFET 18 kann durch einen ähnlichen Prozeß gebildet werden wie die p-Basisschicht 4 des Hauptele­ mentes 13. Die Sourceschicht 61 und die Drainschicht 52 des MOSFET 18 können durch einen ähnlichen Prozeß wie die Source­ schicht 5 des IGBT-Elementes 13 gebildet werden. Das IGBT-Un­ terelement 14 hat den gleichen Aufbau wie das IGBT-Hauptele­ ment 13, und daher ist der Aufbau des IGBT-Unterelementes 14 hier nicht gezeigt.The p base layer 4 of the MOSFET 18 can be formed by a process similar to that of the p base layer 4 of the main element 13 . The source layer 61 and the drain layer 52 of the MOSFET 18 can be formed by a similar process as the source layer 5 of the IGBT element 13 . The IGBT sub-element 14 has the same structure as the IGBT main element 13 , and therefore the structure of the IGBT sub-element 14 is not shown here.

In Fig. 4 zeigt eine ausgezogene Linie 70 den Bereich für die polykristallinen Siliziumfilme, die die Gateelektroden 7, 71 und den Ermittlungswiderstand 15 bilden. Jede Gateelek­ trode 7 ist durchgehend ausgebildet. Gestrichelte Linien 90 zeigen den Bereich für einen Aluminiumfilm entsprechend den Aluminiumverbindungselektroden. Eine strichpunktierte Linie 80 zeigt den Bereich für die Isolierfilme.In FIG. 4, 70 shows a solid line to the area for the polycrystalline silicon films constituting the gate electrodes 7, 71 and the detection resistor 15. Each gate electrode 7 is formed continuously. Dashed lines 90 show the area for an aluminum film corresponding to the aluminum connection electrodes. A dash-dotted line 80 shows the area for the insulating films.

Der Aluminiumfilm kontaktiert die Oberfläche des Siliziumsub­ strats in einer Öffnung 8 des Isolierfilms, um die Source­ elektrode des Hauptelementes 13 zu bilden. ähnlich kontak­ tiert der Aluminiumfilm die Siliziumsubstratoberfläche des lsolierfilms, um die Sourceelektrode des Unterelementes 14 zu bilden. Der Aluminiumfilm kontaktiert die Siliziumsub­ stratoberfläche in der Öffnung 82 des Isolierfilmes, um die Sourceelektrode 91 des Schaltelementes 18 zu bilden. Ferner kontaktiert der Aluminiumfilm die Siliziumsubstratoberfläche in der Öffnung 83 des Isolierfilmes, um die Drainelektrode 92 des Schaltelementes 18 zu bilden.The aluminum film contacts the surface of the silicon substrate in an opening 8 of the insulating film to form the source electrode of the main element 13 . Similarly, the aluminum film contacts the silicon substrate surface of the insulating film to form the source electrode of the sub-element 14 . The aluminum film contacts the silicon substrate surface in the opening 82 of the insulating film to form the source electrode 91 of the switching element 18 . Furthermore, the aluminum film contacts the silicon substrate surface in the opening 83 of the insulating film to form the drain electrode 92 of the switching element 18 .

Ein Ende des polykristallinen Siliziumfilmes, das den Ermitt­ lungswiderstand 15 und das Gate 71 bildet, kontaktiert den Aluminiumfilm, der mit der Sourceelektrode des Hauptelementes 13 und der Sourceelektrode 91 des MOSFET 18 verbunden ist, in einem Öffnungsabschnitt 85 des Isolierfilmes. Das andere Ende des polykristallinen Siliziumfilmes kontaktiert den Alumi­ niumfilm, der mit der Sourceelektrode des Unterelementes 14 verbunden ist, in einem Öffnungsabschnitt 86 des Isolier­ filmes. Eine doppelt strichpunktierte Linie 88 zeigt den Be­ reich für den dicken Oxydfilm.One end of the polycrystalline silicon film, which forms the detection resistor 15 and the gate 71 , contacts the aluminum film, which is connected to the source electrode of the main element 13 and the source electrode 91 of the MOSFET 18 , in an opening portion 85 of the insulating film. The other end of the polycrystalline silicon film contacts the aluminum film, which is connected to the source electrode of the sub-element 14 , in an opening section 86 of the insulating film. A double dash-dotted line 88 shows the area for the thick oxide film.

Zusammenfassend sind gemäß der Ausführungsform der Erfindung mehrere Halbleiterelemente mit einem gemeinsamen Steueran­ schluß auf einem gemeinsamen Halbleitersubstrat ausgebildet und parallel mit zwei Hauptanschlüssen verbunden. Wenigstens eines der Halbleiterelemente bildet ein Unterelement, und die anderen bilden Hauptelemente. Ein Ermittlungswiderstand ist mit dem Unterelement verbunden zwischen dem Unterelement und einem ausgewählten Hauptanschluß. Die Spannung an dem Ermitt­ lungswiderstand wird einem zusätzlichen Schaltelement zuge­ führt. Wenn die an die Hauptanschlüsse angeschlossene Last kurzgeschlossen wird, erhöht sich die Spannung zwischen den Hauptanschlüssen, was seinerseits die Spannung an dem Ermitt­ lungswiderstand auf eine Schwellenspannung des Schaltelemen­ tes erhöht. Dies bewirkt, daß das Schaltelement einschaltet und folglich den gemeinsamen Steueranschluß der Halbleiter­ elemente und den gewählten Hauptanschluß kurzschließt. Dies vermindert die Spannung für die Halbleiterelemente an dem gemeinsamen Steueranschluß und begrenzt dadurch eine Zunahme des elektrischen Stromflusses zwischen den Hauptanschlüssen.In summary, according to the embodiment of the invention several semiconductor elements with a common control conclusion formed on a common semiconductor substrate and connected in parallel to two main connections. At least one of the semiconductor elements forms a sub-element, and the others are main elements. There is a detection resistance connected to the sub-element between the sub-element and a selected main connection. The tension on the investigator Resistance is added to an additional switching element leads. When the load connected to the main connections is short-circuited, the voltage between the Main connections, which in turn causes the voltage on the detector Resistance to a threshold voltage of the switching element tes increased. This causes the switching element to turn on and consequently the common control connection of the semiconductors elements and short-circuits the selected main connection. This reduces the voltage for the semiconductor elements on the common control connection and thereby limits an increase the electrical current flow between the main connections.

Da in der Ausführungsform der Erfindung der Widerstandswert des Ermittlungswiderstandes größer oder ebenso groß ist wie der Arbeitswiderstand des Unterelementes, tritt die Begren­ zung des elektrischen Stromes zwischen den Hauptanschlüssen selbst dann nicht auf, wenn eine niedrige Spannung an dem Steueranschluß besteht, solange die Last nicht kurz­ geschlossen ist. Eine derartige Schutzschaltung kann in ein gemeinsames Halbleitersubstrat mit den Halbleiterelementen wirtschaftlich völlig integriert werden, da die Anzahl der Fertigungsprozesse nicht wesentlich erhöht zu werden braucht.Since in the embodiment of the invention the resistance value of the detection resistance is greater than or as large as the working resistance of the sub-element, the limit occurs electric current between the main connections even if there is a low voltage on the Control connection exists as long as the load is not short closed is. Such a protective circuit can be in one common semiconductor substrate with the semiconductor elements  be economically fully integrated because of the number of Manufacturing processes need not be significantly increased.

Es leuchtet dem Fachmann ein, daß verschiedene Abwandlungen und Veränderungen in der Ausführungsform der Erfindung und in dem Aufbau dieser Ausführungsform vorgenommen werden können, ohne von dem Gedanken oder Rahmen der Erfindung abzuweichen. Zum Beispiel wird in der oben beschriebenen Ausführungsform ein unipolarer MOSFET als Schaltelement verwendet, da die Operation eines parasitären Elementes weiter eingeschränkt werden kann im Vergleich zu dem bipolaren Transistor oder IGBT. Die Erfindung ist aber nicht auf diesen unipolaren MOSFET beschränkt.It is obvious to the person skilled in the art that various modifications and changes in the embodiment of the invention and in the structure of this embodiment can be made without departing from the spirit or scope of the invention. For example, in the embodiment described above a unipolar MOSFET is used as the switching element because the Operation of a parasitic element further restricted can be compared to the bipolar transistor or IGBT. However, the invention is not based on this unipolar MOSFET limited.

Claims (8)

1. Halbleitervorrichtung mit einer Kurzschluß- Schutzschaltung, gekennzeichnet durch
ein paar Hauptanschlüsse (11, 12), von denen einer mit einer Last verbunden ist,
eine Mehrzahl von Halbleiterelementen (13, 14), die parallel an die Hauptanschlüsse (11, 12) angeschlossen sind, um den Stromfluß zwischen den Hauptanschlüssen (11, 12) zu steuern, wobei die Halbleiterelemente (13, 14) einen gemeinsamen Steueranschluß (19) zur Steuerung des Stromflusses in jedem Halbleiterelement (13, 14) aufweisen,
und eine Schalteinrichtung, die mit dem Steueranschluß (19) und einem unter den Hauptanschlüssen ausgewählten Hauptan­ schluß (12) verbunden ist, um den Steueranschluß (19) und den ausgewählten Hauptanschluß (12) kurzzuschließen, wodurch der Stromfluß in den Halbleiterelementen (13, 14) zwischen den Hauptanschlüssen (11, 12) immer dann begrenzt wird, wenn die mit dem Hauptanschluß verbundene Last kurzgeschlossen ist.1. Semiconductor device with a short-circuit protection circuit, characterized by
a few main connections ( 11 , 12 ), one of which is connected to a load,
a plurality of semiconductor elements (13, 14) which are connected in parallel to the main terminals (11, 12) to the flow of current between the main terminals (11, 12) to control the semiconductor elements (13, 14) have a common control terminal (19 ) for controlling the current flow in each semiconductor element ( 13 , 14 ),
and switching means connected to the control terminal ( 19 ) and a main terminal selected from the main terminals ( 12 ) for short-circuiting the control terminal ( 19 ) and the selected main terminal ( 12 ), whereby the current flow in the semiconductor elements ( 13 , 14 ) between the main connections ( 11 , 12 ) is always limited when the load connected to the main connection is short-circuited. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterelemente (13, 14) völlig integriert sind in ein einzelnes Halbleitersubstrat (1).2. Device according to claim 1, characterized in that the semiconductor elements ( 13 , 14 ) are fully integrated in a single semiconductor substrate ( 1 ). 3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schalteinrichtung einen Schalttransistor (18) umfaßt. 3. Apparatus according to claim 1, characterized in that the switching device comprises a switching transistor ( 18 ). 4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Schalttransistor (18) ein MOSFET ist.4. The device according to claim 3, characterized in that the switching transistor ( 18 ) is a MOSFET. 5. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß ein Ermittlungswiderstand (15) mit der Schalteinrichtung (18) verbunden ist, um dieser eine Spannung zu liefern, wodurch die Schalteinrichtung (18) den Steueranschluß (19) und den ausgewählten Hauptanschluß (12) immer dann kurzschließt, wenn die Last kurzgeschlossen wird.5. The device according to claim 3, characterized in that a detection resistor ( 15 ) is connected to the switching device ( 18 ) to supply it with a voltage, whereby the switching device ( 18 ), the control connection ( 19 ) and the selected main connection ( 12 ) short-circuits whenever the load is short-circuited. 6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die gelieferte Spannung größer als eine Schwellenspannung oder gleich einer Schwellenspannung der Schalteinrichtung (18) ist.6. The device according to claim 5, characterized in that the voltage supplied is greater than a threshold voltage or equal to a threshold voltage of the switching device ( 18 ). 7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Ermittlungswiderstand (15) einen polykristallinen Siliziumfilm umfaßt.7. The device according to claim 5, characterized in that the detection resistor ( 15 ) comprises a polycrystalline silicon film. 8. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Ermittlungswiderstand (15) mit einem unter den Halblei­ terelementen ausgewählten Halbleiterelement (14) verbunden ist und der Widerstandswert des Ermittlungswiderstandes (15) größer oder gleich dem Arbeitswiderstand des ausgewählten Halbleiterelementes (14) ist, wodurch der Stromfluß zwischen den Hauptanschlüssen (11, 12) nicht begrenzt wird, wenn die Last nicht kurzgeschlossen ist.8. The device according to claim 5, characterized in that the detection resistor ( 15 ) is connected to a semiconductor element selected from the semiconductor elements ( 14 ) and the resistance value of the detection resistor ( 15 ) is greater than or equal to the load resistance of the selected semiconductor element ( 14 ), whereby the current flow between the main connections ( 11 , 12 ) is not limited when the load is not short-circuited.
DE3927307A 1988-09-01 1989-08-18 Short circuit protected transistor circuit - includes MOSFET and parallel resistance between control connection for auxiliary IGBT and one main connection Ceased DE3927307A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63218766A JPH0266975A (en) 1988-09-01 1988-09-01 Semiconductor device

Publications (1)

Publication Number Publication Date
DE3927307A1 true DE3927307A1 (en) 1990-04-05

Family

ID=16725064

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3927307A Ceased DE3927307A1 (en) 1988-09-01 1989-08-18 Short circuit protected transistor circuit - includes MOSFET and parallel resistance between control connection for auxiliary IGBT and one main connection

Country Status (4)

Country Link
JP (1) JPH0266975A (en)
KR (1) KR920010818B1 (en)
DE (1) DE3927307A1 (en)
FR (1) FR2635929A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4209148A1 (en) * 1991-03-22 1992-10-15 Fuji Electric Co Ltd BARRIER-CONTROLLED SEMICONDUCTOR DEVICE
DE4213412A1 (en) * 1991-04-23 1992-10-29 Toyoda Automatic Loom Works SEMICONDUCTOR COMPONENT
DE4122653A1 (en) * 1991-07-09 1993-01-28 Daimler Benz Ag CONTROLLABLE SEMICONDUCTOR SWITCHING DEVICE WITH INTEGRATED CURRENT LIMITATION AND OVER-TEMPERATURE SHUTDOWN
DE4315738A1 (en) * 1992-05-12 1993-11-18 Fuji Electric Co Ltd Current limiting circuit and constant voltage source for this
CN111370478A (en) * 2018-12-25 2020-07-03 上海新微技术研发中心有限公司 Polycrystalline silicon with overcurrent limiting function and construction method thereof
CN111371080A (en) * 2018-12-25 2020-07-03 上海新微技术研发中心有限公司 Equipment with overcurrent limiting function and construction method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479758A (en) * 1990-07-19 1992-03-13 Fuji Electric Co Ltd Driving circuit of current sensing igbt
JP3084982B2 (en) * 1992-11-25 2000-09-04 富士電機株式会社 Semiconductor device
JP4748149B2 (en) 2007-12-24 2011-08-17 株式会社デンソー Semiconductor device
JP4811827B2 (en) * 2010-02-08 2011-11-09 ルネサスエレクトロニクス株式会社 Semiconductor device
CN102570809B (en) * 2010-12-31 2016-02-24 意法半导体研发(深圳)有限公司 Short-circuit protection circuit and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073854B2 (en) * 1985-12-18 1995-01-18 株式会社日立製作所 Composite semiconductor device
US4667121A (en) * 1986-05-27 1987-05-19 Motorola, Inc. Integrated circuit speed controller
JPH0666472B2 (en) * 1987-06-22 1994-08-24 日産自動車株式会社 MOSFET with overcurrent protection function

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4209148A1 (en) * 1991-03-22 1992-10-15 Fuji Electric Co Ltd BARRIER-CONTROLLED SEMICONDUCTOR DEVICE
DE4209148C2 (en) * 1991-03-22 1999-05-06 Fuji Electric Co Ltd Junction controlled semiconductor device with overload protection (latchup)
DE4213412A1 (en) * 1991-04-23 1992-10-29 Toyoda Automatic Loom Works SEMICONDUCTOR COMPONENT
US5262665A (en) * 1991-04-23 1993-11-16 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Semiconductor device with current sensing function
DE4122653A1 (en) * 1991-07-09 1993-01-28 Daimler Benz Ag CONTROLLABLE SEMICONDUCTOR SWITCHING DEVICE WITH INTEGRATED CURRENT LIMITATION AND OVER-TEMPERATURE SHUTDOWN
US5187632A (en) * 1991-07-09 1993-02-16 Daimler-Benz Ag Controllable semiconductor switching device having integrated current limitation and overheating disconnection
DE4315738A1 (en) * 1992-05-12 1993-11-18 Fuji Electric Co Ltd Current limiting circuit and constant voltage source for this
CN111370478A (en) * 2018-12-25 2020-07-03 上海新微技术研发中心有限公司 Polycrystalline silicon with overcurrent limiting function and construction method thereof
CN111371080A (en) * 2018-12-25 2020-07-03 上海新微技术研发中心有限公司 Equipment with overcurrent limiting function and construction method thereof
CN111371080B (en) * 2018-12-25 2022-08-30 上海睿驱微电子科技有限公司 Equipment with overcurrent limiting function and construction method thereof

Also Published As

Publication number Publication date
FR2635929A1 (en) 1990-03-02
JPH0266975A (en) 1990-03-07
KR900005446A (en) 1990-04-14
KR920010818B1 (en) 1992-12-17

Similar Documents

Publication Publication Date Title
DE19964481B4 (en) Protective MOS semiconductor device using Zener diodes
DE3000890C2 (en)
DE102004057486B4 (en) Power device with bidirectional level shift circuit
DE69834315T2 (en) Integrated circuit with a VDMOS transistor, which is protected against overvoltages between source and gate
DE2257846B2 (en) Integrated semiconductor arrangement for protection against overvoltage
DE2439875A1 (en) SEMICONDUCTOR COMPONENT WITH NEGATIVE RESISTANCE CHARACTERISTICS
DE3942640A1 (en) Matrix-form MOS device structure - has ring channel layers in each cell and fourth zone symmetric to four cells
DE4318205C2 (en) Semiconductor devices
DE4216810C2 (en) Control circuit for a conductivity change MISFET
DE3018468A1 (en) THYRISTOR WITH CONTROLLABLE EMITTER SHORT CIRCUITS AND METHOD FOR ITS OPERATION
WO1983002528A1 (en) Darlington transistor circuit
DE3927307A1 (en) Short circuit protected transistor circuit - includes MOSFET and parallel resistance between control connection for auxiliary IGBT and one main connection
DE60122626T2 (en) Semiconductor overcurrent
DE2610122A1 (en) THREE-POLE SEMI-CONDUCTOR ARRANGEMENT
DE3926944A1 (en) MOSFET WITH CURRENT MIRROR FET INCLUDED IN IT
DE2030423A1 (en) Integrated metal oxide semiconductor circuit with a protective circuit against voltage surges c
DE2531249A1 (en) MULTILAYER THYRISTOR
DE60004008T2 (en) Semiconductor circuit with an insulated gate device and an associated control circuit
DE3018499C2 (en)
DE4429285C1 (en) Driver circuit for field-effect-controlled power semiconductor switch
DE2931392A1 (en) INTEGRATED DRIVER CIRCUIT
WO2000033380A1 (en) Controllable semiconductor element with a gate series resistor
DE4429903B4 (en) Power semiconductor arrangement with overload protection circuit
DE2835089A1 (en) THYRISTOR
DE3810536A1 (en) Semiconductor circuit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/62

8131 Rejection