DE3912604C1

DE3912604C1 -

Info

Publication number: DE3912604C1
Application number: DE3912604A
Authority: DE
Inventors: Michael Dipl.-Ing. Heiss; Wolfgang Wien At Dittrich
Original assignee: Voestalpine Metal Forming GmbH
Current assignee: Voestalpine Metal Forming GmbH
Priority date: 1989-04-17
Filing date: 1989-04-17
Publication date: 1990-11-08
Anticipated expiration: 2009-04-18
Also published as: ES2036411T3; DE59000525D1; EP0394216B1; EP0394216A3; ATE83045T1; EP0394216A2

Abstract

A method for the open-loop and closed-loop control of an internal combustion engine (1) in which a digital binary output signal (b) is calculated in a computing device as a function of operating variable signals, such as for example the engine speed (n), the accelerator position, the engine temperature etc., said calculated binary signal is converted into an actuation signal (s) which consists of pulses of a constant amplitude, the overall duration of the actuation signal within a clock period being proportional to the value of the binary signal and this actuation signal being used to control an electromechanical actuator. In this process, the actuation signal is divided up within each clock period depending on the value of the binary signal (b) into individual pulses whose overall duration is proportional to the value of the binary signal (b) and the individual pulses are distributed essentially evenly within each clock period. In addition, a device for carrying out the method is disclosed. <IMAGE>

Description

Die Erfindung bezieht sich auf ein Verfahren zum Steuern und Regeln einer Brennkraftmaschine nach dem Oberbegriff des An spruches 1 sowie auf eine elektronische Regel- und Steuer einrichtung für Brennkraftmaschinen nach dem Oberbegriff des Anspruches 4.The invention relates to a method for controlling and Regulating an internal combustion engine according to the preamble of the An Proverb 1 and an electronic regulation and tax device for internal combustion engines according to the preamble of Claim 4.

Bei der elektronischen Regelung eines Dieselmotors liefert ein Regler ein digitales Ausgangssignal. In Abhängigkeit von diesem Signal soll ein elektromechanischer Antrieb für das Stellglied z. B. der Einspritzpumpe oder von Pumpedüsen ver stellt werden. Als Digital-Analog-Wandler wird dann mit Vor teil ein Pulsbreitenmodulator mit nachgeschaltetem Tiefpaß filter verwendet. Hierbei ist zu berücksichtigen, daß der An trieb auf Grund seiner elektrischen (Induktivität) und mecha nischen (Masse) Eigenschaften ein mehr oder weniger ausgepräg tes Tiefpaßverhalten zeigt, daß bei der Dimensionierung des Tiefpaßfilters eine Rolle spielt. Bei ungenügender Filterung des Ansteuersignales kann es jedenfalls zu einer mechanischen Unruhe des Stellgliedes kommen, nämlich zu einer oszillieren den Bewegung mit der Taktfrequenz des Ansteuersignals. Der insbesondere bei niedrigeren Taktfrequenzen für das Tiefpaß filter erforderliche Aufwand ist als Nachteil anzusehen.In the electronic control of a diesel engine delivers a controller a digital output signal. In dependence of an electromechanical drive for the Actuator z. B. the injection pump or pump nozzles ver be put. As a digital-to-analog converter then with Vor partly a pulse width modulator with a downstream low-pass filter filter used. It should be noted that the An driven due to its electrical (inductance) and mecha niche (mass) properties a more or less pronounced tes low-pass behavior shows that when dimensioning the Low pass filter plays a role. With insufficient filtering of the control signal can in any case be a mechanical one Unrest of the actuator come, namely to oscillate the movement with the clock frequency of the control signal. The especially at lower clock frequencies for the low pass Filter effort is a disadvantage.

Die Anwendung pulsbreitenmodulierter Signale zur Ansteuerung von Stellgliedern für die Einspritzmenge geht beispielsweise aus der DE 33 11 351 A1 hervor, wobei in diesem Fall das Stellglied direkt von den pulsbreitenmodulierten Signalen angesteuert wird. Aus der DE 37 30 443 A1 der Anmelderin geht gleichfalls die Verwendung eines pulsbreitenmodulierten Si gnales hervor, doch wird dieses Signal hier als Führungsgröße eines Servokreises für das Stellglied herangezogen. Der Begriff "Ansteuersignal zur Steuerung eines elektromechani schen Stellgliedes" ist somit in dem Sinne zu verstehen, daß er eine direkte Ansteuerung ebenso umfaßt, wie eine Ansteuerung eines Servokreises für das Stellglied.The application of pulse width modulated signals for control of actuators for the injection quantity goes for example from DE 33 11 351 A1, in which case the Actuator directly from the pulse width modulated signals is controlled. DE 37 30 443 A1 of the applicant goes likewise the use of a pulse width modulated Si gnales, but this signal is used here as a benchmark of a servo circuit for the actuator. The Term "control signal for controlling an electromechanical 's actuator "is thus to be understood in the sense that it includes direct control as well as control a servo circuit for the actuator.

Ein Pulsbreitenmodulator zur Umwandlung eines dualen Digi talwertes in ein pulsbreitenmoduliertes Signal, der unter Verwendung eines Mikrocomputers realisiert ist, kann z. B. der Firmenschrift "Embedded Controller Handbook", Intel, Or der Number 21 09 18-005, 1987 entnommen werden. Hierbei wird der Digitalwert einem Register zugeführt, an dessen Ausgang der Wert z. B. 8stellig (im Dualsystem) vorliegt. Eine Takt frequenz wird einem Zählereingang zugeführt, dessen hier gleichfalls 8stelliger Ausgang in einem Komparator mit dem zuvor erwähnten Wert verglichen wird. Der Ausgang des Kompa rators, der auf Gleichheit überprüft, wird dem Reset-Eingang eines Flip-Flop zugeführt, dessen Set-Eingang das Overflow- Signal des Zählers erhält. Am Q-Ausgang des Flip-Flop liegt dann ein pulsbreitenmoduliertes Signal vor. Dieses Signal weist innerhalb jedes Taktes einen Impuls auf, dessen Breite bzw. Länge mit zunehmender Größe des genannten Wertes zunimmt. Bei einem Registerwert 0 verschwindet die Breite des Impulses, bei einem Registerwert 255 entspricht die Breite fast der Periodendauer T₀.A pulse width modulator for converting a dual Digi talwert in a pulse width modulated signal, which is implemented using a microcomputer, z. B. the company publication "Embedded Controller Handbook", Intel, Or the number 21 09 18-005, 1987 are removed. Here, the digital value is fed to a register, at whose output the value z. B. 8 digits (in the dual system). A clock frequency is fed to a counter input, whose likewise 8-digit output is compared in a comparator with the previously mentioned value. The output of the comparator, which checks for equality, is fed to the reset input of a flip-flop, the set input of which receives the overflow signal from the counter. A pulse-width-modulated signal is then available at the Q output of the flip-flop. This signal has a pulse within each cycle, the width or length of which increases with increasing size of the value mentioned. With a register value 0 the width of the pulse disappears, with a register value 255 the width almost corresponds to the period T ₀.

Bei dieser bekannten Lösung beträgt die relative Amplitude der Spannungschwankungen unabhängig von der Anzahl der Bits bei einer Filterzeitkonstanten τ = T₀ und bei einem Tastver hältnis für die Impulse innerhalb jedes Taktes von 1 : 1 fast 25%. Mit kleiner oder größer werdendem Tastverhältnis nimmt die relative Amplitude der Spannungsschwankungen ab, sie be trägt aber bei einem Tastverhältnis von 1 : 5 oder 5 : 1 immer noch etwa 10%. Um die relativen Spannungsschwankungen herab zusetzen muß man daher größere Filterzeitkonstanten wählen, wodurch sich eine entsprechende Verschlechterung der Dynamik ergibt, die sich äußerst ungünstig auf das Fahrverhalten des Fahrzeuges auswirkt.In this known solution, the relative amplitude of the voltage fluctuations regardless of the number of bits with a filter time constant τ = T ₀ and with a key ratio for the pulses within each clock of 1: 1 is almost 25%. As the duty cycle becomes smaller or larger, the relative amplitude of the voltage fluctuations decreases, but it is still about 10% at a duty cycle of 1: 5 or 5: 1. In order to reduce the relative voltage fluctuations, larger filter time constants must therefore be selected, which results in a corresponding deterioration in the dynamics, which has an extremely unfavorable effect on the driving behavior of the vehicle.

Es sei hier angemerkt, daß die Begriffe "Dualcode" und "Binärcode" in Einklang mit der deutschsprachigen Literatur (z. B. U. Tietze, Ch. Schenk: "Halbleiterschaltungstechnik", Springer-Verlag, Berlin 1983) verwendet werden.It should be noted here that the terms "dual code" and "Binary code" in line with German-language literature (e.g. U. Tietze, Ch. Schenk: "semiconductor circuit technology", Springer-Verlag, Berlin 1983) can be used.

Die Erfindung hat es sich zum Ziel gesetzt, an Stelle der bisher üblichen Pulsbreitenmodulation eine Umwandlung des Ausgangssignales der Recheneinrichtung in ein Ansteuersignal für ein elektromechanisches Stellglied zu schaffen, die bei gleichem Aufwand, insbesondere auch hinsichtlich der Filterung, wesentlich geringere relative Spannungsschwankungen des Ana logsignales aufweist. Dieses Ziel läßt sich mit einem Ver fahren gemäß dem Kennzeichen des Anspruches 1 bzw. mit einer Vorrichtung gemäß dem Kennzeichen des Anspruches 3 erreichen.The aim of the invention is to replace the Previously customary pulse width modulation a conversion of Output signals of the computing device in a control signal to create for an electromechanical actuator that at same effort, especially with regard to filtering, much lower relative voltage fluctuations of the Ana has log signals. This goal can be achieved with a ver drive according to the characterizing part of claim 1 or with a Reach device according to the characterizing part of claim 3.

Die Erfindung bietet den Vorteil, daß, bei gleichem Schal tungsaufwand wie nach dem Stand der Technik, eine signifi kante Herabsetzung der Welligkeit des Ausgangssignals erhal ten wird. Bei gleichen Ansprüchen an die Restwelligkeit kann der Aufwand für ein nachgeschaltetes Tiefpaßfilter erheblich geringer gehalten werden, als nach dem Stand der Technik. Der Begriff "nachgeschaltetes Tiefpaßfilter" umfaßt hier auch einen Verbraucher mit Tiefpaßcharakter, was weiter oben bereits erläutert wurde.The invention has the advantage that, with the same scarf effort as in the prior art, a signifi edge reduction in the ripple of the output signal will. With the same demands on the ripple can the effort for a downstream low-pass filter considerably be kept lower than according to the prior art. The term "downstream low-pass filter" includes here also a consumer with a low-pass character, what above has already been explained.

Weitere Merkmale der Erfindung sind in den abhängigen Unteransprüchen gekennzeichnet.Further features of the invention are in the dependent Subclaims marked.

Die Erfindung samt anderer Vorteile ist im folgenden an Hand beispielsweiser Ausführungsformen näher erläutert, die in der Zeichnung veranschaulicht sind. In dieser zeigtThe invention together with other advantages is shown below exemplary embodiments explained in more detail in the drawing are illustrated. In this shows

Fig. 1 ein Ausführungsbeispiel einer Vorrichtung nach der Erfindung in einem Blockschaltbild, Fig. 1 shows an embodiment of a device according to the invention in a block diagram,

Fig. 2 ein anderes Ausführungsbei spiel einer Vorrichtung nach der Erfindung und Fig. 2 shows another exemplary embodiment of a device according to the invention and

Fig. 3a und b in Zeitdiagrammen innerhalb eines Taktes die Form des Aus gangssignales in Abhängigkeit des Vorgabesignales bei einer Vorrichtung nach dem Stand der Technik (Fig. 3a) bzw. bei einer Vorrichtung nach der Erfindung (Fig. 3b). FIGS. 3a and b in timing diagrams within a cycle from the shape of the transition signal in response to the default signal at a device according to the prior art (Fig. 3a) and in a device according to the invention (Fig. 3b).

Fig. 1 zeigt schematisch einen Dieselmotor 1 mit einer Ein spritzpumpe 2, deren die zugeführte Kraftstoffmenge bestim mende Regelstange 3 mit Hilfe eines elektromechanischen An triebes 4 verstellbar ist. Eine Recheneinrichtung 5 berech net aus Betriebsgrößensignalen des Motors 1 bzw. auch des Fahrzeuges ein Ausgangssignal b, das die Grundlage für die Verstellung der Regelstange 3 darstellt. Fig. 1 shows schematically a diesel engine 1 with an injection pump 2 , the amount of fuel supplied determin regulating rod 3 with the help of an electromechanical drive 4 is adjustable. A computing device 5 calculates an output signal b from operating variable signals of the engine 1 or the vehicle, which is the basis for the adjustment of the control rod 3 .

Wesentliche Betriebsgrößen als Eingangsgrößen der Rechenein richtung 5 sind die Fahrpedalstellung, die über einen Geber 7 ein entsprechendes Signal f erzeugt und die Drehzahl des Motors 1, wobei ein Drehzahlsignal n von einem Drehzahlgeber 8 an die Recheneinrichtung 5 geliefert wird. In Fig. 1 sind noch weitere Geber 9 schematisch angedeutet, die zusätzliche Betriebsgrößensignale, z. B. hinsichtlich Motortemperatur, Luftdruck, Kraftstofftemperatur etc. liefern können.Essential operating variables as input variables of the computing device 5 are the accelerator pedal position, which generates a corresponding signal f via a sensor 7 and the speed of the engine 1 , a speed signal n being supplied by a speed sensor 8 to the computing device 5 . In Fig. 1, further sensors 9 are indicated schematically, the additional operating quantity signals, for. B. in terms of engine temperature, air pressure, fuel temperature, etc. can deliver.

Das Ausgangssignal b der Recheneinrichtung 5 sowie allfällige weitere Ausgangssignale b′, b″ liegen in digitaler, dual co dierter Form vor und werden einem Register 10 zugeführt, von wo es 8stellig als Wort B zu den Eingängen B₀ bis B₇ eines 8-Bit-Komparators 11 gelangt. Ein solcher Komparator kann beispielsweise mit Logikbausteinen MM54C85, 4-Bit Magnitude Comparator von National Semiconducter realisiert werden. Die Firmenschrift "Logic Databook, Volume 1, National Semiconductor Corporation", 1984 zeigt den logischen Aufbau derartiger Bausteine und beschreibt ihr Zusammenschalten zu Wortlängen, die größer als 4 Bit sind.The output signal b of the computing device 5 as well as any further output signals b ′, b ″ are in digital, dual coded form and are fed to a register 10 , from which there are 8 digits as word B to the inputs B ₀ to B ₇ of an 8-bit -Comparator 11 arrives. Such a comparator can be implemented, for example, with logic modules MM54C85, 4-bit magnitude comparator from National Semiconducter. The company publication "Logic Databook, Volume 1, National Semiconductor Corporation", 1984 shows the logical structure of such modules and describes their interconnection to word lengths that are greater than 4 bits.

Zurückkommend auf Fig. 1 ist zu sagen, daß das Ausgangssignal b bzw. das Wort B stellenwertrichtig dem Komparator 11 zuge führt ist, d. h. der Ausgang mit dem niedrigsten Stellenwert (LSB = least significant bit) des Registers ist mit dem Eingang B₀ des Komparators 11 verbunden.Returning to FIG. 1, it can be said that the output signal b or the word B is supplied to the comparator 11 in the correct position, ie the output with the lowest position value (LSB = least significant bit) of the register is at the input B ₀ of the comparator 11 connected.

Es ist weiterhin ein Dualzähler 12 vorgesehen, dem ein Zähl takt f₁ der Periodendauer T₁ zugeführt wird. Dieser Zähltakt stammt zweckmäßigerweise aus einem von der Recheneinrichtung 5 benötigten, nicht näher gezeigten Taktgeber. Ein 8stelliger Ausgang des Zählers 12 ist mit dem zweiten Ein gang des Komparators 11 verbunden, doch ist hier der Zähler ausgang mit dem Komparatoreingang so zusammengeschaltet, daß der Ausgang MSB (most significant bit) des Zählers 12 dem Eingang A₀ des Komparators 11 mit niedrigstem Stellenwert (LSB) entspricht, d. h. die Reihenfolge der Stellen wird beim Be schalten umgekehrt, oder, mit anderen Worten, das Zählersi gnal a wird dem Komparator 11 in gestülpter Form zugeführt.There is also a dual counter 12 which is supplied with a counting clock f ₁ of the period T ₁. This counting clock expediently comes from a clock generator, which is required by the computing device 5 and is not shown in detail. An 8-digit output of the counter 12 is connected to the second input of the comparator 11 , but here the counter output is connected to the comparator input so that the output MSB (most significant bit) of the counter 12 has the lowest input A ₀ of the comparator 11 Significance (LSB) corresponds, ie the order of the digits is reversed when switching, or, in other words, the Zählersi signal a is fed to the comparator 11 in an inverted form.

Am Ausgang des Komparators 11, der überprüft, ob das Wort A an den Eingängen A₀ bis A₇ kleiner ist, als das Wort B an den Eingängen B₀ bis B₇, tritt ein Ansteuersignal der Periode T₀ auf, das innerhalb jeder Periode aus Einzelimpulsen be steht, deren Gesamtlänge innerhalb jeder Periode T₀ dem Wert des Ausgangssignales b der Recheneinrichtung 5 proportional ist. Für einen 4-Bit-Komparator ist dies in Fig. 3b veran schaulicht, wobei in Fig. 3a die bisher übliche Pulsbreiten modulation gegenübergestellt ist. Der Vorgabewert B ist links mit den Zahlen 0 bis 15 bezeichnet.At the output of the comparator 11 , which checks whether the word A at the inputs A ₀ to A ₇ is smaller than the word B at the inputs B ₀ to B ₇, a drive signal of the period T ₀ occurs, which occurs within each period consists of individual pulses, the total length of which is proportional to the value of the output signal b of the computing device 5 within each period T ₀. For a 4-bit comparator, this is illustrated in FIG. 3b, with the previously customary pulse width modulation being compared in FIG. 3a. The default value B is numbered 0 to 15 on the left.

Periodendauer T₀ mit Zählertakt T₁ stehen über die Wortlänge n des Komparators über T₀ = T₁ · 2 ⁿ miteinander in Beziehung. In Fig. 1 ist die Wortlänge mit 8 Bit dargestellt, in Fig. 3 mit 4 Bit. In der Praxis wird man allerdings Wortlängen von 8 bis 16 Bit oder darüber verwenden.Period durationT₀ with counter clockT₁ stand over the word length n of the comparatorT₀ =T₁ · 2 ⁿ in relationship with each other. InFig. 1 shows the word length with 8 bits, inFig. 3rd with 4 bits. In practice, however, one gets word lengths of Use 8 to 16 bits or above.

Dem Ausgang des Komparators 11 kann ein D-Flip-Flop 13 nach geschaltet sein, das von dem Zählertakt f₁ taktflankenge steuert ist und das Ansteuersignal von Schaltspikes befreit, die in dem Komparator 11 entstehen. Ein Inverter ist hierbei dem Takteingang des Flip-Flops 13 vorgeschaltet. Die Beseitigung von Schaltspikes ist vor allem bei höheren Takt frequenzen geboten, wenn Laufzeiten im Komparator zu Spikes von deutlich merkbarer Länge führen, die eine Verfälschung des Vorgabesignales hervorrufen könnten.The output of the comparator 11 can be connected to a D flip-flop 13 , which is controlled by the counter clock f ₁ clock edge and frees the control signal from switching spikes which arise in the comparator 11 . An inverter is connected upstream of the clock input of the flip-flop 13 . The elimination of switching spikes is particularly necessary at higher clock frequencies, when runtimes in the comparator lead to spikes of a clearly noticeable length, which could distort the default signal.

Das Ansteuersignal s wird über ein einfaches Tiefpaßfilter 14 und eine Endstufe 15 dem elektromechanischen Antrieb 4 zugeführt.The control signal s is fed to the electromechanical drive 4 via a simple low-pass filter 14 and an output stage 15 .

Fig. 2 zeigt ein Realisierungsbeispiel eines 4-Bit-Komparators unter Verwendung üblicher Gatterbausteine und Fig. 3b, wie be reits erwähnt, das zugehörige Ansteuersignal für die sechzehn möglichen Vorgabewerte. Aus Fig. 3b geht für den Fachmann be reits aus dem Augenschein die signifikante Verbesserung der Welligkeit einer nach Filterung erhaltenen Spannung hervor. Selbstverständlich zeigt sich diese Verbesserung auch rechne risch und experimentell und wird nachstehend an Hand eines Vergleiches für den jeweils ungünstigsten Fall des Tastver hältnisses (z. B. Zahl 8 in Fig. 3a) angegeben. Fig. 2 shows an implementation example of a 4-bit comparator using conventional gate modules and Fig. 3b, as already mentioned, the associated control signal for the sixteen possible default values. From Fig. 3b for the person skilled in the art be already apparent from the significant improvement in the ripple of a voltage obtained after filtering. Of course, this improvement is also shown mathematically and experimentally and is given below with the aid of a comparison for the worst case of the tactile ratio (e.g. number 8 in FIG. 3a).

Bei einem Pulsbreitemodulator nach dem Stand der Technik be tragen dann die relativen Spannungsschwankungen bei einer Fil terzeitkonstanten τ = T₀ etwa 25%, und zwar unabhängig von der Anzahl der verwendeten Bits.In a pulse width modulator according to the prior art, the relative voltage fluctuations at a filter time constant τ = T ₀ are about 25%, regardless of the number of bits used.

Bei der Erfindung liegen diese Spannungsschwankungen bei glei cher Filterzeitkonstante fürIn the invention, these voltage fluctuations are the same filter time constant for

4 Bit unter 12%
10 Bit unter 0,2%
16 Bit unter 40 · 10^-6 4 bits below 12%
10 bits under 0.2%
16 bits under 40 · 10 ^-6

Daraus ist ersichtlich, daß sich der Aufwand für die Filte rung bei Anwendung der Erfindung drastisch reduziert. In Hin blick auf die bereits erwähnte, elektromechanischen Stellglie dern inhärente Tiefpaßeigenschaft kann in vielen Fällen ein Tiefpaßfilter gänzlich entfallen.From this it can be seen that the effort for the filters tion drastically reduced when using the invention. In Hin view of the electromechanical actuator already mentioned the inherent low-pass characteristic can in many cases Low pass filters are completely eliminated.

Stellglieder, die ausgehend von dem Ausgangssignal b der Recheneinrichtung 5 angesteuert werden sollen sind insbesondere die Regelstange einer Einspritzpumpe, wie in Fig. 1 gezeigt. Es kann sich aber ebenso um Stellglieder zum Verstellen des Einspritzzeitpunktes, der Luftmenge, eines Abgasrückführventils, einer Drosselklappe und dgl. mehr handeln, was durch Signale b′, b″ in Fig. 1 angedeutet ist.Actuators that are to be controlled based on the output signal b of the computing device 5 are, in particular, the control rod of an injection pump, as shown in FIG. 1. But it can also be actuators for adjusting the injection timing, the amount of air, an exhaust gas recirculation valve, a throttle valve and the like. This is indicated by signals b ', b "in FIG. 1.

Ein mit der Erfindung verbundener besonderer Vorteil ist in der raschen und fehlerfreien Reaktion auf eine Änderung des Vorgabewertes zu sehen, die nicht nur durch die günstigere Filterdimensionierung gegeben ist. Ändert man nämlich inner halb der Periodendauer T₀ den Vorgabewert B auf einen insbe sondere kleineren Wert, so zeigt sich bei erfindungsgemäßem Aufbau in fast allen Fällen noch vor Beendigung derselben Pe riode eine Reaktion in die gewünschte Richtung. Bei Ausführun gen nach dem Stand der Technik treten im ungünstigsten Fall bei Änderungen des Vorgabewertes während des Ablaufes der Pe riode entweder sogenannte Ausreißer (einmalige Ausgabe von 100%) auf, oder es tritt erst beim Durchlaufen der nächsten Periode T₀ die gewünschte Änderung ein. Ein solches Fehlver halten kann für den Fahrbetrieb des Kraftfahrzeuges fatale Folgen haben.A particular advantage associated with the invention can be seen in the rapid and error-free response to a change in the default value, which is not only given by the more favorable filter dimensioning. If you change within the period T ₀ the default value B to a particular smaller value in particular, then a reaction in the desired direction is shown in almost all cases with the structure according to the invention even before the same period has ended. In the case of executions according to the state of the art, in the worst case, when the default value changes during the period, either so-called outliers (one-time output of 100%) occur, or the desired change does not occur until the next period T ₀. Such a mistake can have fatal consequences for the driving of the motor vehicle.

Wenn in der vorliegenden Anmeldung davon die Rede ist, daß die Gesamtdauer des Ansteuersignales s dem Wert des dualen bzw. binären Ausgangssignals b im wesentlichen proportional ist, so soll dies nicht bedeuten, daß ein Gleichanteil (offset) ausge schlossen ist.If it is mentioned in the present application that the total duration of the control signal s is essentially proportional to the value of the dual or binary output signal b , this should not mean that a direct component (offset) is excluded.

Claims

1. A method for controlling and regulating an internal combustion engine, in which, depending on operating variable signals, such as. B. the speed, the accelerator pedal position, the engine temperature, etc. in a computing device calculates a digital, binary output signal and this calculated binary signal is converted into a control signal consisting of pulses of constant height, the total duration of the control signal within a clock period Value of the binary signal is proportional and this control signal is used to control an electromechanical actuator, characterized in that the control signal is divided into individual pulses within each clock period depending on the value of the binary signal ( b ), the sum of the individual pulse durations within the clock period is proportional to the value of the binary signal ( b ) and the individual pulses are distributed substantially uniformly within each clock period.

2. The method according to claim 1, characterized in that the calculated binary signal (b) is displayed signal as n -ary preceding binary, the clock pulses are counted dual to produce the individual pulse durations and is present as n -ary binary counter signal (a) provided with the Default dual signal is compared with a comparator, for comparison the counter dual signal ( a ) its binary digits is accordingly applied to the comparator in the reverse order and a comparison is made as to whether the numerical value is corresponding to the reverse order of the binary digits of the counter dual signal than Numerical value of the standard dual signal.

3. Electronic regulating and control device for internal combustion engines for carrying out the method according to one of claims 1 to 2, with a computing circuit ( 5 ), the speed signal ( s ) of a speed sensor ( 8 ) and further, with the help of transducers operating variable signals, are supplied, wherein the arithmetic circuit ( 5 ) is designed to deliver an n -digit Vorga bedualsignal ( b ) calculated from the operating variables, with an n -digit dual counter, to which a n -digit counter digital signal ( a ) is formed a clock signal ( f ₁) is supplied and equipped with an n- bit comparator ( 11 ) which is used to compare the counter dual signal ( a ) with the n -digit default signal ( b ) and whose output signal ( s ) is used to control an electromechanical actuator ( 4 ) is used, characterized in that the counter dual signal ( a ) and the default dual signal ( b ) are fed to the comparator ( 11 ) in this way d that the counter dual signal ( a ) is used with respect to the comparator input ( b ) according to its binary digits in reverse order.

4. Device according to claim 3, characterized in that the comparator ( 11 ) is set up to emit an output signal, if the respective value of the default dual signal ( b ) is greater than the corresponding value of the counter dual signal ( a ), which accordingly its binary digits is used in reverse order.

5. Device according to claim 3 or 4, characterized in that the comparator ( 11 ) is followed by a clock-edge controlled D flip-flop ( 13 ).