DE3835569C2 - - Google Patents

Info

Publication number
DE3835569C2
DE3835569C2 DE19883835569 DE3835569A DE3835569C2 DE 3835569 C2 DE3835569 C2 DE 3835569C2 DE 19883835569 DE19883835569 DE 19883835569 DE 3835569 A DE3835569 A DE 3835569A DE 3835569 C2 DE3835569 C2 DE 3835569C2
Authority
DE
Germany
Prior art keywords
layer
protection arrangement
arrangement according
layers
layer element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19883835569
Other languages
English (en)
Other versions
DE3835569A1 (de
Inventor
Manfred 7100 Heilbronn De Klaussner
Helmut-Josef Dipl.-Ing. 6970 Lauda-Koenigshofen De Ringel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19883835569 priority Critical patent/DE3835569A1/de
Publication of DE3835569A1 publication Critical patent/DE3835569A1/de
Application granted granted Critical
Publication of DE3835569C2 publication Critical patent/DE3835569C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Schutzanordnung nach dem Oberbegriff des Anspruchs 1. Eine derartige Schutzanordnung ist beispielsweise aus der DE-OS 29 51 421 bekannt.
In derartigen Schutzanordnungen für integrierte Schaltungen werden Diffusionszonen zu Isolationszwecken eingesetzt. Zwischen einzelnen dieser Diffusionszonen können leitende Kanäle entstehen; diese führen zu einem hauptsächlich vertikalen Ladungsabfluß, wobei durch den daraus resultierenden unerwünschten Stromfluß die Effizienz der Schutzanordnung stark beeinträchtigt wird.
Aus der DE-OS 36 35 729 ist eine 6-Schicht-Schutzstruktur bekannt, bei der durch großflächige hochdotierte Zonen - sogenannte vergrabene Schichten - in Sperrichtung gepolte PN-Dioden zwischen einzelnen Bereichen der Schutzstruktur gebildet werden; diese Dioden sollen die unerwünschten Leckströme unterbinden. Diese bekannte Schutzstruktur hat jedoch den Vorteil, daß wegen der hohen Ladungsträgerkonzentration der Schichten auch die Sperrschichtkapazität der Diode relativ groß wird und Randkapazitäten entstehen; das Frequenzverhalten der integrierten Schaltung wird - vor allem bei HF-Schaltkreisen - dadurch negativ beeinflußt. Zudem werden bei diese bekannten Schutzstruktur parasitäre laterale Transistoren gebildet, die das Schutzverhalten beeinträchtigen können.
Dem Anmeldungsgegenstand liegt die Aufgabe zugrunde, eine Schutzanordnung für integrierte Schaltungen anzugeben, die bei einfachen Herstellungsschritten - insbesondere im Bereich hochfrequenter Störungen - eine integrierte Schaltung sicher schützen kann.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltung der Schutzanordnung ergeben sich aus den Unteransprüchen.
Bei der erfindungsgemäßen Schutzanordnung kann die Gesamtkapazität durch die Reihenschaltung dreier Sperrschichtkapazitäten - selbst bei hoher Ladungsträgerkonzentration einzelner Halbleiterschichten der Schutzanordnung - sehr klein gemacht werden.
Da der sog. zweite oder aktive Teil der Schutzanordnung vom Anschlußteil anstelle einer diffundierten Isolationszone durch eine Oxid-Isolationszone getrennt ist - Oxidschichten für Isolationszwecke sind zur Verwendung bei Thyristor- Speicherzellen z. B. aus der Literaturstelle "Neues aus der Technik", Nr. 1, 20. Februar 1987, S. 4, bekannt -, werden parasitäre Oberflächeneffekte, Stromkanäle und Transistorwirkungen vermieden.
Der Aufbau der Schutzanordnung, ihre Herstellung und Funktionsweise, sowie bevorzugte Ausgestaltungs- und Anwendungsmöglichkeiten sollen nun nachstehend anhand der Fig. 1 bis 3 beschrieben werden. Es zeigt
Fig. 1 im Schnitt eine schematische Darstellung einer ersten Form der Schutzanordnung,
Fig. 2 im Schnitt eine andere Ausführungsform der Schutzanordnung,
Fig. 3 in Draufsicht die Integration der Schutzanordnung in einer integrierten Schaltung.
In Fig. 1 wird eine schematische Darstellung einer Schutzanordnung 1, 2 gezeigt, die gleichzeitig und mit den gleichen Prozeßschritten wie die integrierte Schaltung hergestellt wird. Die Schutzanordnung wird aus einem Vierschichtelement als ersten Teil 1 und einer Anschlußzone als zweiten Teil 2 gebildet.
Zur Herstellung der Schutzanordnung 1, 2 wird auf einen Grundkörper 6 (Substrat) des P-Leitungstyps, eine epitaktische Schicht 8a des N-Leitungstyps aufgebracht. Zwischen dem Substrat 6 und der epitaktischen Schicht 8a befindet sich als zweite äußere Schicht eine vergrabene Schicht 7 vom gleichen Leitungstyp wie dem des Substrats 6, jedoch mit einer höheren Dotierungskonzentration; in der integrierten Schaltung hat die vergrabene Schicht 7 die Funktion eines Channelstoppers. In der epitaktischen Schicht 8a wird eine Anschluß- bzw. Diffusionszone 10a des P-Leitungstyps gebildet, welche eine höhere Dotierungskonzentration als das Substrat 6 aufweist und mit der vergrabenen Schicht 7 in Kontakt steht; in der integrierten Schaltung dient die Diffusionszone 10a zur Kontaktierung des Substrats 6. In der epitaktischen Schicht wird eine weitere innere Schicht als Diffusionszone 9 vom P-Leitungstyp derart gebildet, daß ein Teil 8 der ursprünglichen epitaktischen Schicht 8a erhalten bleibt, der als innere Schicht einen Kontakt zwischen der Diffusionszone 9 und der vergrabenen zweiten äußeren Schicht 7 verhindert; in der integrierten Schaltung dient die Diffusionszone 9 als intrinsische Basis eines NPN-Transistors. In die Diffusionszone 9 wird eine weitere Schicht als Diffusionszone 12a - die den gleichen Leitungstyp wie die epitaktische Schicht 8, jedoch eine höhere Dotierungskonzentration aufweist - derart eingebracht, daß unter dieser Diffusionszone 12a ein Teil der Diffusionszone 9 erhalten bleibt und ein Kontakt zwischen der Diffusionszone 12a und der epitaktischen Schicht 8 verhindert wird; in der integrierten Schaltung entspricht die Diffusionszone 12a dem Emitter eines NPN-Transistors.
Die Diffusionszonen 12a und 9, die epitaktische Schicht 8 und die vergrabene Schicht 7 bilden somit ein Vierschichtelement 1, bei dem der Leitfähigkeitstyp aufeinanderfolgender Schichten alterniert. Die Diffusionszone 10a und ein Teil der vergrabenen Schicht 7 bilden als zweiter Teil bzw. Anschlußteil 2 den zweiten niederohmigen Anschluß dieses Vierschichtelements 1. Die Schutzanordnung 1, 2 ist mittels einer Oxid-Isolationszone 5a von den angrenzenden diffundierten Zonen bzw. epitaktischen Schichten der integrierten Schaltung isoliert. Die Oxid-Isolationszone 5b separiert das Vierschichtelement 1 der Schutzanordnung - das aus den diffundierten Zonen 12a und 9, der epitaktischen Schicht 8 und einem Teil der vergrabenen Schicht 7 besteht - vom Anschlußteil 2 der Schutzanordnung, der aus der Diffusionszone 10a und einem weiteren Teil der vergrabenen Schicht 7 besteht; die Oxid-Isolationszone 5b trennt also den aktiven Teil 12a, 9, 8, 7 des Vierschichtelements 1 von der Anschlußzone 10a. Die Oxid-Isolationszonen 5a, 5b werden beispielsweise durch Aufbringen einer Oxidschicht auf einen Graben in der epitaktischen Schicht 8a - durch einen sogenannten LOCOS-Prozeß - hergestellt. Die Oberfläche der Schutzanordnung ist mit einer Isolierschicht 11 bedeckt, die zwei Öffnungen enthält - die Kontaktfenster 13 und 14. Durch das Kontaktfenster 13 wird die Diffusionszone 12a mit der Anschlußelektrode 3 verbunden, durch das Kontaktfenster 14 die Diffusionszone 10a mit der Elektrode 4. Falls eine der beiden inneren Schichten 8, 9 des Vierschichtelements mit einer externen Steuerelektrode verbunden wird, kann der oben beschriebene Thyristor mit Hilfe eines Steuerstroms geschaltet werden.
Diese Schutzanordnung kann zum Schutz der Eingangsleitung oder Ausgangsleitung einer integrierten Schaltung gegen Überspannungen einer bestimmten Polarität verwendet werden. Mit der in der Fig. 1 dargestellten Leitfähigkeitsabfolge der Schichten 12a, 9, 8, 7 des Vierschichtelements eignet sich die Schutzanordnung zum Schutz gegen negative Überspannungen. Die Elektrode 3 wird dazu mit der zu schützenden Leitung verbunden, die Elektrode 4 wird an Masse gelegt. Wenn nun an der zu schützenden Leitung eine gegenüber der Masse negative Spannung auftritt, welche größer als die Kippspannung des von den Diffusionszonen 12a, 9, der epitaktischen Schicht 8 und der vergrabenen Schicht 7 gebildeten Thyristors ist, oder wenn die Steilheit der Spannung ausreicht, einen Verschiebungsstrom zu erzeugen, der größer als der Zündstrom des Thyristors ist, schaltet der oben definierte Thyristor vom nichtleitenden in den leitenden Zustand. Die Potentialdifferenz zwischen den Elektroden 3 und 4 in Form einer Spannungsspitze wird dann durch einen Strom durch den Thyristor und die Diffusionszone 10a ausgeglichen und die integrierte Schaltung vor der Überspannung geschützt. Im durchgeschalteten Zustand entspricht die Strom-Spannungs-Kennlinie des Thyristors weitgehend der Durchlaßkennlinie einer PIN-Diode; die im Thyristor umgesetzte Leistung ist folglich wesentlich geringer im Vergleich zu einer in Sperrichtung betriebenen Diode. Beim Auftreten einer gegenüber der Masse positiven Spannung an der zu schützenden Leitung verhält sich die Schutzanordnung hinsichtlich ihrer Strom-Spannungs- Kennlinie wie eine in Sperrichtung betriebene Diode, deren Sperrspannung der Sperrspannung des oben definierten Thyristors vergleichbar ist. Die Kippspannung des Thyristors kann je nach Anforderung an die Schutzanordnung durch die Dicke der inneren epitaktischen Schicht 8 unterschiedlich vorgegeben werden; die Dicke der epitaktischen Schicht 8 wird dabei im wesentlichen von der Ladungsträgerkonzentration der vergrabenen zweiten äußeren Schicht 7 eingestellt. Wird für den Thyristor gerade die zu Fig. 1 inverse Leitfähigkeitsabfolge der Schichten 12a, 9, 8, 7, beispielsweise P⁺, N⁻, P⁻, N⁺ gewählt, so werden auch die Eigenschaften der Schutzanordnung invertiert; d. h. eine derartige Schutzstruktur eignet sich dann zum Schutz gegen positive Überspannungen an der Signalleitung einer integrierten Schaltung.
Anhand der Fig. 2 wird eine gegenüber der Fig. 1 modifizierte Version der Schutzanordnung und das zugehörige Herstellungsverfahren erläutert. Diese Schutzanordnung wird dann eingesetzt, wenn bei der gleichzeitig mit der Schutzanordnung hergestellten integrierten Schaltung die extrinsische Basis und der Emitter von NPN-Transistoren durch Ausdiffusion aus vordotiertem Polysilizium in die epitaktische Schicht hergestellt werden.
Die Diffusionszone 10b der Schutzanordnung wird dann analog zur extrinsischen Basis des Transistors in der integrierten Schaltung, die Diffusionszone 12b der Schutzanordnung analog zum Emitter des Transistors in der integrierten Schaltung durch Ausdiffusion der vordotierten Polysiliziumschichten 15 bzw. 16 in die epitaktische Schicht 8 hergestellt. Zwischen der epitaktischen Schicht 8 und dem Substrat 6 befindet sich zusätzlich zur vergrabenen Schicht 7 eine weitere vergrabene Schicht 17, welche den gleichen Leitungstyp wie die vergrabene Schicht 7, jedoch eine höhere Dotierungskonzentration als diese aufweist. Die vergrabene Schicht 17 steht derart in Kontakt mit der vergrabenen Schicht 7, daß die Überlappungszone beider Schichten unter der Oxid-Isolationszone 5b liegt; außerdem steht die vergrabene Schicht 17 in Kontakt mit der Diffusionszone 10b. Durch die höhere Dotierungskonzentration der vergrabenen Schicht 17 gegenüber der vergrabenen Schicht 7 besitzt die Schutzanordnung gemäß Fig. 2 einen niedrigeren Bahnwiderstand als die Schutzanordnung gemäß Fig. 1.
Die Fig. 3 zeigt schließlich in Draufsicht eine mögliche Integration der in der Fig. 1 dargestellten Schutzanordnung in einer integrierten Schaltung.
Das Vierschichtelement 1 der Schutzanordnung ist sowohl mittels der Elektrode 3 mit der Signalleitung (der Eingangsleitung oder Ausgangsleitung) als auch mit einem Eingangspfad oder Ausgangspfad 18 verbunden; die Anschlußzone 2 der Schutzanordnung 1, 2 ist mit der Masseelektrode 4 verbunden, die zu einem Masseanschlußpfad 19 führt.
Die Ränder der Diffusionszonen und Oxid-Isolationszonen sind zur Vermeidung von Kanten abgerundet, da Kanten Feldstärkeerhöhungen und erhöhte Ladungsträgerkonzentrationen verursachen; dadurch könnten lokal Stromdichteerhöhungen und Stromkanäle entstehen, die eine thermische Überlastung der Schutzstruktur durch Einschnürung zur Folge haben können.
Die beschriebene Schutzanordnung kann beispielsweise zum Schutz gegen Überspannungen, zum Polschutz gegen das Anlegen von Spannungen mit falscher Polarität oder zum Schutz gegen elektrostatische Entladungen verwendet werden.
Wenn das Vierschichtelement der Schutzanordnung steuerbar ausgebildet ist, läßt sich auch das Verhalten der Schutzanordnung auf definierte Weise extern steuern.

Claims (11)

1. Schutzanordnung (1, 2), die gleichzeitig und integrierbar mit einer zu schützenden integrierten Schaltung hergestellt wird und derart ausgebildet ist, daß sie bei solchen Spannungsverhältnissen bestimmter Polarität durchgeschaltet wird, bei denen die integrierte Schaltung noch nicht geschädigt wird, wobei die Schutzanordnung als ersten Teil (1) ein Vierschichtelement (1) mit vier Schichten (12a, 9, 8, 7 bzw. 12b, 9, 8, 7) alternierender Leitfähigkeit aufweist, und eine erste äußere Schicht (12a bzw. 12b) des Vierschichtelements (1) mit der zu schützenden Anschlußelektrode (3) der integrierten Schaltung verbunden ist, dadurch gekennzeichnet, daß die Schutzanordnung lateral als zweiten Teil (2) zur Ableitung von Spannungsspitzen eine Anschlußzone (10a, bzw. 10b) vom gleichen Leitungstyp wie die zweite äußere Schicht (7) des Vierschichtelements (1) mit zugehöriger Elektrode (4) aufweist, und daß die Anschlußzone (10a bzw. 10b) und der aktive Teil (12a, 9, 8 bzw. 12b, 9, 8) des Vierschichtelements (1) durch eine Oxid-Isolationszone (5b) voneinander getrennt sind.
2. Schutzanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite äußere Schicht (7) des Vierschichtelements (1) als erste vergrabene Schicht im Grundkörper (6) der Schutzanordnung (1, 2) ausgebildet ist.
3. Schutzanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Anschlußzone (10a) die zweite äußere Schicht (7) des Vierschichtelements (1) niederohmig mit der Oberfläche des zweiten Teils (2) der Schutzanordnung (1, 2) verbindet.
4. Schutzanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die zweite äußere Schicht (7) des Vierschichtelements (1) über eine weitere vergrabene Schicht (17) und die Anschlußzone (10b) niederohmig mit der Oberfläche des zweiten Teils (2) der Schutzanordnung (1, 2) verbunden ist.
5. Schutzanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die beiden inneren Schichten (8, 9) des Vierschichtelements (1) eine niedrige Dotierungskonzentration und die beiden äußeren Schichten (12a, 7 bzw. 12b, 7) des Vierschichtelements (1) eine hohe Dotierungskonzentration aufweisen.
6. Schutzanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Anschlußzone (10a bzw. 10b) und die beiden vergrabenen Schichten (7, 17) eine hohe Dotierungskonzentration aufweisen.
7. Schutzanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Halbleiterschichten (7, 8, 9, 10a, 12a bzw. 7, 8, 9, 10b, 12b, 17) der Schutzanordnung (1, 2) durch Oxid-Isolationszonen (5a) von den Halbleiterschichten der angrenzenden integrierten Schaltung getrennt sind.
8. Schutzanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Rand der Diffusionszonen (9, 10a, 10b, 12a, 12b), der Rand der Oxid- Isolationszonen (5a, 5b) und der Rand der Elektroden (3, 4) zur Vermeidung von Kanten abgerundet ist.
9. Schutzanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine zusätzliche externe Elektrode mit einer der beiden inneren Schichten (8, 9) des Vierschichtelements (1) verbunden ist, und daß das Vierschichtelement (1) als steuerbarer Thyristor ausgebildet ist.
10. Verfahren zur Herstellung einer Schutzanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Schichten (9, 10a, 12a) durch direkte Implantation oder direkte Diffusion in die epitaktische Schicht (8) eingebracht werden.
11. Verfahren zur Herstellung einer Schutzanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Schichten (10b, 12b) durch Ausdiffusion aus vordotiertem Polysilizium (15, 16) hergestellt werden.
DE19883835569 1988-10-19 1988-10-19 Schutzanordnung Granted DE3835569A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19883835569 DE3835569A1 (de) 1988-10-19 1988-10-19 Schutzanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19883835569 DE3835569A1 (de) 1988-10-19 1988-10-19 Schutzanordnung

Publications (2)

Publication Number Publication Date
DE3835569A1 DE3835569A1 (de) 1990-05-03
DE3835569C2 true DE3835569C2 (de) 1992-10-08

Family

ID=6365442

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883835569 Granted DE3835569A1 (de) 1988-10-19 1988-10-19 Schutzanordnung

Country Status (1)

Country Link
DE (1) DE3835569A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005006121A1 (de) 2005-02-10 2007-01-04 Texas Instruments Deutschland Gmbh Vertikalthyristor zum ESD-Schutz und Verfahren zur Herstellung eines Vertikalthyristor zum ESD-Schutz

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE414357B (sv) * 1978-08-17 1980-07-21 Asea Ab Overspenningsskydd for skydd av halvledarkomponenter av lageffekttyp
JPS5534619U (de) * 1978-08-25 1980-03-06
JPS55113358A (en) * 1979-02-23 1980-09-01 Hitachi Ltd Semiconductor device
US4595941A (en) * 1980-12-03 1986-06-17 Rca Corporation Protection circuit for integrated circuit devices
GB2092377B (en) * 1981-01-30 1985-07-31 Rca Corp Protection circuit for integrated circuit devices
IT1212799B (it) * 1983-12-15 1989-11-30 Ates Componenti Elettron Dispositivo elettronico ad interruttore comandato per la soppressione di transitori.
FR2579024B1 (fr) * 1985-03-12 1987-05-15 Silicium Semiconducteurs Ssc Thyristor de protection sans gachette
IT1186337B (it) * 1985-10-29 1987-11-26 Sgs Microelettronica Spa Dispositivo elettronico per la protezione di circuiti integrati da cariche elettrostatiche,e procedimento per la sua fabbricazione
IT1188398B (it) * 1986-02-18 1988-01-07 Sgs Microelettronica Spa Struttura integrata di protezione da scariche elettrostatische e dispositivo a semiconduttore incorporante la stessa

Also Published As

Publication number Publication date
DE3835569A1 (de) 1990-05-03

Similar Documents

Publication Publication Date Title
DE19964481B4 (de) MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden
EP1175700B1 (de) Halbleiter-bauelement
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE19523172A1 (de) Bidirektionaler Thyristor
DE2439875A1 (de) Halbleiterbauelement mit negativer widerstandscharakteristik
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE19654163A1 (de) Schutzvorrichtung für eine Halbleiterschaltung
EP0520355B1 (de) Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
DE2904424C2 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE3224642A1 (de) Igfet mit injektorzone
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
EP0430133B1 (de) Leistungs-Halbleiterbauelement mit Emitterkurzschlüssen
DE2030423A1 (de) Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc
DE2531249A1 (de) Vielschicht-thyristor
DE2753320C2 (de) Thyristor
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
EP0249122A1 (de) Abschaltbares Leistungshalbleiterbauelement
EP0487869A1 (de) Abschaltbares Leistungshalbleiter-Bauelement
DE3835569C2 (de)
DE4142807C2 (de) MOS-gesteuerter Thyristor
DE19718432A1 (de) Thyristor mit isoliertem Gate
DE2051623A1 (de) Steuerbare raumladungsbegrenzte Impedanzeinnchtung fur integrierte Schaltungen
DE3104743C2 (de) Halbleiter-Schaltanordnung
DE2718185A1 (de) Halbleiter-verbundanordnung fuer hohe spannungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/60

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB

8327 Change in the person/name/address of the patent owner

Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8320 Willingness to grant licenses declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE