DE3832456A1 - Semiconductor device with a memory circuit and an analog circuit - Google Patents

Semiconductor device with a memory circuit and an analog circuit

Info

Publication number
DE3832456A1
DE3832456A1 DE3832456A DE3832456A DE3832456A1 DE 3832456 A1 DE3832456 A1 DE 3832456A1 DE 3832456 A DE3832456 A DE 3832456A DE 3832456 A DE3832456 A DE 3832456A DE 3832456 A1 DE3832456 A1 DE 3832456A1
Authority
DE
Germany
Prior art keywords
circuit
memory
semiconductor component
analog
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE3832456A
Other languages
German (de)
Inventor
Ryoichi Hori
Kiyoo Itoh
Takashi Tabei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP62238724A priority Critical patent/JP2656504B2/en
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3832456A1 publication Critical patent/DE3832456A1/en
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Abstract

The present invention relates to a one-chip semiconductor device for processing image signals. Since a conventional semiconductor circuit, which comprises an ECL memory, requires a large number of chips, such a system configuration suffers from a variety of disadvantages. The present invention provides a one-chip semiconductor device for processing image signals, a high-volume MOS memory, in particular a dynamic memory with direct access, an analog/digital converter circuit or a digital/analog converter circuit, and a control circuit for controlling the digital circuit being arranged on a single chip. The present invention discloses the healing of a fault, an energy supply method and also a novel mode of operation. <IMAGE>

Description

Die vorliegende Erfindung betrifft ein Halbleiterelement mit einer Speicherschaltung und einer Analogschaltung, welche beide auf demselben Chip angeordnet sind.The present invention relates to a semiconductor element with a memory circuit and an analog circuit, which both are arranged on the same chip.

Ein Halbleiterbauelement mit einer Speicherschaltung und einer Analogschaltung, welche beide auf demselben Chyp angeordnet sind, ist bereits in "1987 Symposium on VLSI Circuits Digest of Technical Papers," Seiten 107-108 beschrieben. Diese Schrift offenbart ein Halbleiterelement, welches mit zwei statischen ECL-(Emitter gekoppeltes Logik) Speichern mit direktem Zugriff (im folgenden als "SRAMs" bezeichnet) mit einer Speicherkapazität von 16 Wörtern bei 8 Bit (= 128 Bit) sowie mit einem Digital/Analogwandler (im folgenden als "DAT" bezeichnet) ausgestattet ist, welcher eine 8-Bigenauigkeit besitzt und welchem die Funktion zukommt, ein digitales Signal im SRAM in ein analoges Signal von 256 Stufen (2⁸) zu wandeln und dieses analoge Signal nach außen abzugeben. Dieses Bauelement ist entwickelt worden, um ein farbiges Anzeigesignal einer Farbbitanzeige (color bit maß display) z. B. einer Graphikanzeige eines Computers zu erzeugen, wobei durch die Verwendung dieser Bauelemente als Folge der drei Grundfarben, d. h. Rot, Grün und Blau ein Farbbild angezeigt werden kann. Der ECL SRAM wird als Farbverweistabelle (color look-up table) (nachfolgend als "CLT" bezeichnet), wie in "Nikkei Electronics," 20. Mai 1985, Seiten 257-281 beschrieben, verwendet und kann ein Farbbild anzeigen, welches aus einer Kombination von beliebigen 2¹² (2⁴/Chip × 3 Chips) unter allen 2²⁴ (2⁸/Chip × 3 Chips) besteht. Die zu kombinierenden Farben werden durch die Speicherdaten des SRAM in jedem Chip bestimmt. Neben der Tatsache, daß der oben beschriebene ECL SRAM ein Hochgeschwindigkeitsspeicher mit einem bipolarem Transistor (nachfolgend als "Bip Tr" bezeichnet) ist, kann auch eine Doppelgeschwindigkeits-Betriebsweise erzielt werden, wenn zwei SRAMs wie beim Betrieb einer Pipeline (pipeline operation) abwechselnd betrieben werden. Die Auslegung für eine hohe Geschwindigkeit und ein niedriges Rauschen wird für den DAC durch die Verwendung eines für eine Hochgeschwindigkeits-Betriebsweise geeigneten Bip Trs realisiert. Dementsprechend können Farbanzeigesignale mit hoher Geschwindigkeit und niedrigem Rauschen, was für eine Farbbitanzeige erforderlich ist, erzeugt werden.A semiconductor device with a memory circuit and an analog circuit, both arranged on the same chyp is already in "1987 Symposium on VLSI Circuits Digest of Technical Papers, "pp. 107-108. This document discloses a semiconductor element which with two static ECL (emitter coupled logic) memories with direct access (hereinafter referred to as "SRAMs") with a memory capacity of 16 words at 8 bits (= 128 Bit) and with a digital / analog converter (hereinafter referred to as "DAT"), which has an 8-bit accuracy owns and which has the function, a digital one Signal in the SRAM into an analog signal of 256 levels (2⁸) to convert and emit this analog signal to the outside. This component has been developed to be a colored Display signal of a color bit measurement display e.g. B. to generate a graphic display of a computer, by using these components as a result of three basic colors, d. H. Red, green and blue displayed a color image can be. The ECL SRAM is used as a color reference table (color look-up table) (hereinafter referred to as "CLT"), as in "Nikkei Electronics," May 20, 1985, pages 257-281 described, used and can display a color image, which from a combination of any 2¹² (2⁴ / chip × 3 Chips) among all 2²⁴ (2⁸ / chip × 3 chips). The too combining colors are determined by the storage data of the SRAM determined in each chip. In addition to the fact that the  ECL SRAM described above is a high speed memory with a bipolar transistor (hereinafter referred to as "Bip Tr") can also be a double-speed mode of operation can be achieved when two SRAMs as in operation a pipeline operation operated alternately will. The design for high speed and one low noise is used for the DAC one suitable for high speed operation Bip Trs realized. Accordingly, color display signals at high speed and low noise what is required for a color bit display.

Die oben beschriebene, bekannte Technik hat jedoch in nicht ausreichender Weise die Reduzierung der Belegungsfläche sowie des Energieverbrauchs berücksichtigt und ist noch nicht frei vom Problem der Erzielung einer höheren Integrationsdichte. In dem Bitanzeigesystem (bit map display system) muß für jeden Bildpunkt oder sogenannten "Rahmenspeicher" (frame memory) zur Speicherung der Bilddaten für eine Farbanzeige ein Bildspeicher mit großer Kapazität hergestellt werden. Um mit den oben beschriebenen 2¹² Farben 500 × 500 Bildpunkte anzuzeigen, müssen beispielsweise 12 × 500 × 500 = 3 × 10⁶ Bitrahmenspeicher erzeugt werden. Der Rahmenspeicher und oben beschriebene DAC sind vorzugsweise auf demselben Chip integriert. Jedoch ist, da der aus dem oben beschriebenen und in der bekannten Technik verwendeten Bip Tr bestehende ECL SRAM eine große Belegungsfläche und hohen Energieverbrauch aufweist, es nicht möglich, eine solche große Kapazität zu erlangen, wobei CLTs von höchstens einigen 100 Bit auf demselben Chip integriert werden können. Infolgedessen muß der Bildspeicher als ein separater Chip angeordnet werden, wodurch das Volumen der Anzeigevorrichtung insgesamt beziehungsweise die Anzahl der Verdrahtungen zwischen den Halbleiterbauelementen ansteigt und damit die Betriebssicherheit herabgesetzt wird. Da die Anzahl der Eingangs- und Ausgangskontaktstifte und damit das Rauschen ansteigt, wird ein Betrieb mit einer höheren Geschwindigkeit schwierig. Mit anderen Worten, es ist schwierig ein Signal bei hoher Geschwindigkeit zu übertragen, da die Verdrahtungen zwischen den Halbleiterbauelementen eine hohe parasitäre Kapazität besitzen. Aus diesem Grund ist ein Verfahren angewandt worden, welches eine große Anzahl von Signalen bei niedriger Geschwindigkeit und parallel zueinander überträgt, diese mittels einer Parallel-Serie-Umsetzungstechnik innerhalb einer integrierten Schaltung multipliziert werden, wodurch ein einziges Hochgeschwindigkeitssignal erhalten wird. Jedoch ist auch dieses Verfahren nicht frei von Problemen dahingehend, daß die Anzahl der Eingang- und Ausgangskontaktstifte zur Übertragung der Signale mit niedriger Geschwindigkeit ansteigt und ein hohes Rauschen entsteht, wenn das Potential oder der Strom einer großen Anzahl von Signalen niedriger Geschwindigkeit sich gleichzeitig ändert.However, the known technique described above has not been found in sufficiently reducing the occupancy area as well of energy consumption is considered and is not yet free from the problem of achieving a higher integration density. In the bit map display system for each pixel or so-called "frame memory" (frame memory) for storing the image data for a color display a large capacity image memory can be manufactured. Around with the 2¹² colors described above 500 × 500 pixels display, for example, 12 × 500 × 500 = 3 × 10⁶ Bit frame memories are generated. The frame memory and DAC described above are preferably on the same chip integrated. However, that's because of the one described above and existing Bip Tr used in the known art ECL SRAM a large occupancy area and high energy consumption has, it is not possible to have such a large capacity to obtain, with CLTs of at most a few 100 bits can be integrated on the same chip. Consequently the image memory must be arranged as a separate chip, whereby the volume of the display device as a whole or the number of wirings between the Semiconductor components increase and thus operational reliability is reduced. Since the number of input and Output contact pins and thus the noise increases  difficult to operate at a higher speed. With in other words, it is difficult to get a signal at high speed to transfer because the wiring between the semiconductor components have a high parasitic capacitance have. For this reason, a procedure has been used which has a large number of signals at low Transmits speed and parallel to each other, this using a parallel series implementation technique within an integrated circuit can be multiplied, whereby a single high speed signal is obtained. However this method is also not without problems in that the number of input and output pins for the transmission of signals at low speed increases and there is a high level of noise when that Potential or the current of a large number of signals low speed changes at the same time.

Gemäß der vorliegenden Erfindung wird ein Speicher mit MOS- Feldeffekttransistoren, insbesondere mit für eine höhere Integration geeigneten Transistoren (nachfolgend als "MOST" bezeichnet), als Speicher verwendet, wobei dieser Speicher als Analogschaltung auf demselben Chip aufgebracht ist.According to the present invention, a memory with MOS Field effect transistors, especially for a higher one Integration of suitable transistors (hereinafter referred to as "MOST" referred to) used as memory, this memory is applied as an analog circuit on the same chip.

Der MOST umfassende Speicher besitzt eine kleine Belegungsfläche und einen niedrigen Energieverbrauch. Infolgedessen können ein Speicher mit hoher Kapazität und eine Analogschaltung auf demselben Chip angeordnet werden. Dies ermöglicht es, die dem Stand der Technik anhaftenden, oben beschriebenen Probleme zu lösen und ein Halbleiterbauelement zu schaffen, in dem ein Speicher mit hoher Kapazität eine Hochgeschwindigkeitsbetriebsweise bei niedrigem Rauschpegel besitzt und eine Analogschaltung als zusätzliche Schaltung vorliegt.The MOST comprehensive storage has a small occupancy area and low energy consumption. Consequently can have a high capacity memory and an analog circuit be placed on the same chip. this makes possible it, the prior art inherent described above Solve problems and a semiconductor device to create in which a high-capacity memory High speed operation with low noise level has and an analog circuit as an additional circuit is present.

Die vorliegende Erfindung steht in einem Halbleiterbauelement für integrierte Schaltungen, welches eine Digitalschaltung und eine Analogschaltung beinhaltet, einen Schaltstromkreis vor, welcher es möglich macht, von außen direkt auf die Speicherschaltung und die Analogschaltung in Übereinstimmung mit einem Testsignal im Halbleiterbauelement zuzugreifen. Die vorliegende Erfindung erzeugt Bilddaten für eine hohe Tönung (Kontrast) durch zeitliche Verarbeitung der Bilddaten, die in zeitlicher Reihenfolge vom Speicher oder eines räumlichen Abschnitts der Speicherschaltung ausgegeben werden, unter Verwendung der Speicherschaltung zur Speicherung der digitalen Bilddaten und einer D/A-Wandlerschaltung zur Abgabe eines analogen Videosignals nach Erhalt der Bilddaten, welche in dem Halbleiterbauelement eingegeben sind und ermöglicht wahlweise eine Hochkontrastanzeige durch Verwendung dieser Bilddaten.The present invention is in a semiconductor device for integrated circuits, which is a digital circuit  and includes an analog circuit, a switching circuit in front, which makes it possible from the outside directly on the memory circuit and the analog circuit in accordance with a test signal in the semiconductor component to access. The present invention generates image data for a high tint (contrast) through temporal processing of the Image data from the memory or in chronological order of a spatial section of the memory circuit using the storage circuit for storage the digital image data and a D / A converter circuit to deliver an analog video signal after receiving the image data, which are entered in the semiconductor component and optionally enables a high contrast display Use of this image data.

Gemäß der oben beschriebenen Schalteranordnung kann der direkte Zugriff zur Digital- und Analogschaltung unter der Steuerung eines Umschalters erfolgen, so daß die Testzeit (test time) verkürzt und die Betriebssicherheit verbessert werden kann. Da durch die zeitliche bzw. räumliche Bearbeitung (time or spatial processing) die Anzahl der Datenbits vom Bildspeicher als Digitalschaltung vergrößern kann, wird eine selektive Hochkontrastanzeige möglich.According to the switch arrangement described above, the direct access to digital and analog circuitry under the Control of a switch take place so that the test time (test time) shortened and operational safety improved can be. Because of the temporal or spatial processing (time or spatial processing) the number of data bits can enlarge from the image memory as a digital circuit selective high-contrast display possible.

Eine erste Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement zu schaffen, welches die eingangs beschriebenen Probleme des Standes der Technik löst und welches zur Unterbringung eines Speichers mit hoher Kapazität und einer Analogschaltung auf demselben Chip geeignet ist.A first object of the present invention is to provide a To create semiconductor device, which described the above Solves problems of the prior art and which to accommodate a high capacity storage and an analog circuit on the same chip is.

Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement für eine integrierte Schaltung zu schaffen, welches einen großen Speicher und eine auf demselben Chip angeordnete Analogschaltung aufweist und welches einen Test ausführt. Another object of the present invention is to provide a Semiconductor component for an integrated circuit create which has a large memory and one on the same Chip arranged analog circuit and which runs a test.  

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterbauelement für eine integrierte Schaltung zu schaffen, welches durch Verwendung eines Bildspeichers und einer D/A-Wandlerschaltung, welche beide auf demselben Chip ausgebildet sind, eine neuartige Betriebsweise einer Anzeige gewährleistet.Another object of the present invention is a semiconductor device for an integrated circuit to create which by using an image memory and a D / A converter circuit, both on the same Are designed a new mode of operation of a chip Display guaranteed.

Diese und andere Aufgaben sowie viele der dazukommenden Vorteile dieser Erfindung werden leicht verständlich werden, wenn die Erfindung selbst durch Bezugnahme auf die nachfolgende, detaillierte Beschichtung sowie bei Berücksichtigung der begleitenden Zeichnungen besser verständlich wird.These and other tasks as well as many of the added benefits this invention will be readily understood if the invention itself by referring to the following, detailed coating as well as taking into account of the accompanying drawings is easier to understand.

Fig. 1 bis 3 zeigen grundsätzliche Ausgestaltungen der vorliegenden Erfindung; Figs. 1 to 3 show basic embodiments of the present invention;

Fig. 4 bis 9 zeigen für eine Graphikanzeige passende Ausgestaltungen der vorliegenden Erfindung; FIGS. 4 to 9 show a graphical display suitable embodiments of the present invention;

Fig. 10 bis 13 zeigen bestimmte Ausgestaltungen des Speichers und dergleichen mehr der vorliegenden Erfindung; Figs. 10 to 13 show specific embodiments of the memory, and the like of the present invention;

Fig. 14 bis 17 zeigen Ausgestaltungen der vorliegenden Erfindung, die ein Verfahren zur Stromzuführung bei geringem Rauschen betrifft; Figs. 14 to 17 show embodiments of the present invention, which relates to a method for supplying power with low noise;

Fig. 18, 19(A) sowie 19(B) zeigen Ausgestaltungen der vorliegenden Erfindung, die ein Prüfen erleichtern; sowie Fig. 18, 19 (A) and 19 (B) show embodiments of the present invention that facilitate testing; such as

Fig. 20(A) bis 23 zeigen Ausgestaltungen der vorliegenden Erfindung, die sich auf eine neuartige Betriebsweise durch Nutzung der vorliegenden Erfindung bezieht. Fig. 20 (A) to 23 show embodiments of the present invention which relates to a novel operation by use of the present invention.

Nachfolgend werden bevorzugte Ausgestaltungen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Obwohl in der folgenden Beschreibung der kennzeichnende Teil jeder Ausgestaltung stark betont beschrieben werden wird, ist die vorliegende Erfindung nicht im einzelnen hierauf beschränkt, sondern umfaßt natürlich auch die wechselseitige Kombination der Ausgestaltungen. Beispielsweise kann das in Fig. 2 gezeigte Schmelzelement bei allen Ausgestaltungen der Erfindung Anwendung finden. Ebenso fällt die Kombination der in Fig. 13 bis 23 dargestellten Ausgestaltungen mit anderen Ausgestaltungen unter den Gegenstand der vorliegenden Erfindung.Preferred embodiments of the present invention are described below with reference to the drawings. Although the characterizing part of each embodiment will be described in the following description in a strongly emphasized manner, the present invention is not limited to this in detail, but naturally also includes the mutual combination of the embodiments. For example, the melting element shown in FIG. 2 can be used in all configurations of the invention. The combination of the configurations shown in FIGS. 13 to 23 with other configurations also falls under the subject matter of the present invention.

Fig. 1 zeigt eine das grundsätzliche Prinzip der vorliegenden Erfindung repräsentierende Ausgestaltung. In der Zeichnung stellen die Bezugszeichen 100 einen Trägerkörper, insbesondere einen Halbleiterchip, Bezugszeichen 10 eine Datenspeichereinrichtung, insbesondere einen Speicher, welcher aus Feldeffekttransistoren, insbesondere MOST, besteht und Bezugszeichen 20 eine Datenwandlereinheit, insbesondere eine Analogschaltung, die aus einem DAC, oder einem Analog/Digitalwandler (nachfolgend als "ADC"), einem Operationsverstärker und dgl. besteht. Der Speicher kann hier ein sogenannter Speicher im direktem Zugriff (random acess memory), welcher in der Lage ist, von einer beliebigen Adresse völlig willkürlich zu lesen oder auf diese zu Schreiben der Daten wie etwa ein Schieberegister oder einen Dualkanal-Speicher mit den beiden Funktionen wie sie in IEEE Journal of Solid-State Circuits, Band SC-19, Nr. 6, Dez. 1984, Seiten 999-1007 beschrieben sind, abhängig von der beabsichtigten Anwendung enthalten. Fig. 1 a shows the basic principle of the present invention representing embodiment. In the drawing, reference numeral 100 represents a carrier body, in particular a semiconductor chip, reference numeral 10 a data storage device, in particular a memory, which consists of field effect transistors, in particular MOST, and reference numeral 20 a data converter unit, in particular an analog circuit composed of a DAC or an analog / Digital converter (hereinafter referred to as "ADC"), an operational amplifier and the like. The memory can be a so-called random access memory, which is able to read from any address completely arbitrarily or to write data to it, such as a shift register or a dual-channel memory with the two functions as described in IEEE Journal of Solid-State Circuits, Volume SC-19, No. 6, Dec. 1984, pages 999-1007, depending on the intended application.

Gemäß der vorliegenden Ausgestaltung besteht der Speicher aus Speicherzellen von MOST mit einer kleinen Belegungsfläche, niedrigem Energieverbrauch und der Eignung zu einer hohen Integration. Demzufolge kann ein Speicher mit großer Kapazität und eine Analogschaltung in einfacher Weise auf demselben Chip angebracht werden. Bei dieser Ausgestaltung sind der Speicher und die Analogschaltung mittels eines Leiters, insbesondere Verdrahtungen, auf demselben Chip elektrisch miteinander gekoppelt. Aus diesem Grunde kann die Verdrahtungslänge reduziert werden, wodurch die parasitäre Kapazität der Verdrahtungen extrem klein wird, so daß die Signale bei hoher Geschwindigkeit übertragen werden können. Da die Geschwindigkeit hoch ist, kann die Anzahl der Verdrahtungen sowie das Rauschen, welches entsteht, wenn die Potentiale bzw. Ströme sich simultan ändern, reduziert werden. Bei einem Verfahren, welches eine große Anzahl von zueinander parallelen Signalen überträgt und diese Signale einer Parallel-Serie-Umwandlung unterwirft, um die Geschwindigkeit in der gleichen Weise wie in der aus dem Stand der Technik bekannten Technik weiter zu erhöhen, wird weiterhin das Rauschen zum Zeitpunkt des Wechsels des Signalpotentials bzw. -Stroms vernachlässigbar (da die Verdrahtungslänge extrem kurz ist) und so ein Halbleiterbauelement geschaffen werden kann, in dem ein mit hoher Geschwindigkeit arbeitender, nur gering rauschender Speicher mit großer Kapazität neben einer Analogschaltung vorliegt.According to the present embodiment, the memory exists from memory cells from MOST with a small space, low energy consumption and suitability for one high integration. As a result, a memory with large Capacity and an analog circuit in a simple manner be attached to the same chip. With this configuration  are the memory and the analog circuit using a Conductor, especially wiring, on the same chip electrically coupled together. For this reason, the Wiring length can be reduced, reducing the parasitic Capacity of the wiring becomes extremely small, so that the Signals can be transmitted at high speed. Since the speed is high, the number of wirings can be as well as the noise that arises when the Potentials or currents change simultaneously, are reduced. In a process that uses a large number of parallel signals and transmits these signals undergoes a parallel-series conversion to speed in the same way as in the prior art Technology to further increase known technology continues the noise at the time the signal potential changes negligible (since the wiring length is extreme is short) and created a semiconductor device can be in the one at high speed working, low noise memory with large Capacity next to an analog circuit.

Fig. 2 zeigte eine andere Ausgestaltung der Erfindung, die weiterhin von den Vorteilen, die sich durch die Konfiguration, in der der MOS-Speicher und die Analogschaltung auf demselben angebracht sind, ergeben, optimal Gebrauch macht. Diese Ausgestaltung ist darin gekennzeichnet, daß der Speicher eine Heil- bzw. Schutzreinrichtung (remedying means) und die Analogschaltung eine Einrichtung zur Steuerung der Kennlinien der Analogschaltung hat, wobei insbesondere eine Redunanzsicherung oder Schmelzelement 10f des Speichers und ein Schmelzelement 20f zum Trimmen der verschiedenen analogen Kennlinien der Analogschaltung dieselbe Bauart haben. Um den Ausstoß bei der Herstellung eines Speichers mit großer Kapazität zu verbessern, werden überschüssige Speicherzellen im voraus hergestellt und als Ersatz für Speicherzellen verwendet, wenn letztere nach einem Test als fehlerhaft befunden worden sind. Dies ist die sogenannte "Redunanztechnik". Das Redunanzschmelzelement hat die Rolle eines Schalters inne, wenn die fehlerhafte Speicherzelle durch eine redundante d. h. überschüssige Speicherzelle ersetzt wird. In der Analogschaltung ist es manchmal notwendig, die Verstärkung des Operationsverstärkers, die Bezugsspannung und den Wert der im ADC und DAC benutzten Stromstärke, etc. in Übereinstimmung mit einem Testresultat zu trimmen bzw. abzugleichen, um eine höhere Genauigkeit zu erhalten. Als Schalter für diese Trimmung wird ein Schmelzelement verwendet. Das Schmelzelement besteht weitgehend aus einem Al-Draht oder aus einem Polysiliziumdraht (polysilicon) und wird geschmolzen, wenn ein Laserstrahl darauf gerichtet wird oder ein hoher Strom hindurchläuft. Wenn die Bauart dieses Schmelzelements, wie etwa das Material, das Herstellungsverfahren, das Trennverfahren und dgl. für den Speicher und die Analogschaltung vereinheitlicht wird, kann das Herstellungsverfahren, das Testverfahren, das Trennverfahren und die verschiedenen für diese Schritte verwendeten Vorrichtungen und Apparate vereinheitlicht und jedes Verfahren höchst effizient gemacht werden. FIG. 2 shows another embodiment of the invention, which furthermore makes optimal use of the advantages which result from the configuration in which the MOS memory and the analog circuit are mounted thereon. This embodiment is characterized in that the memory has a remedying means and the analog circuit has a device for controlling the characteristics of the analog circuit, in particular a redundancy fuse or fuse element 10f of the memory and a fuse element 20f for trimming the various analog The characteristics of the analog circuit have the same design. In order to improve the output when manufacturing a large capacity memory, excess memory cells are manufactured in advance and used as a replacement for memory cells if the latter are found to be defective after a test. This is the so-called "redundancy technique". The redundancy melting element has the role of a switch if the faulty memory cell is replaced by a redundant, ie excess, memory cell. In the analog circuit, it is sometimes necessary to trim the gain of the operational amplifier, the reference voltage and the value of the current strength used in the ADC and DAC, etc. in accordance with a test result in order to obtain higher accuracy. A melting element is used as a switch for this trimming. The melting element consists largely of an Al wire or a polysilicon wire (polysilicon) and is melted when a laser beam is directed onto it or a high current passes through it. If the design of this fusing element such as the material, the manufacturing method, the separation method and the like for the memory and the analog circuit is standardized, the manufacturing method, the testing method, the separation method and the various devices and apparatus used for these steps can be standardized and each Procedures are made extremely efficient.

Nebenbei bemerkt, ist es, wenn das Trimmen des Analogschaltungsteils dieser Ausgestaltung betrifft, möglich, das Schmelzelement als Widerstand in der Schaltung selbst zu verwenden und den Widerstandswert durch Abtrennen eines Teils der Schmelzelementanordnung zu verändern oder den Widerstandswert durch Erhitzen eines Polysiliziumschmelzelements mittels eines Laserstrahls, wodurch das Verunreinigungsprofil der Verunreinigungskonzentration verändert wird, anzugleichen.Incidentally, it is when trimming the analog circuit part concerns this configuration, possible that Melting element as a resistor in the circuit itself too use and the resistance value by separating a To change part of the melting element arrangement or the Resistance value by heating a polysilicon melting element by means of a laser beam, creating the contamination profile the impurity concentration changes will adjust.

Fig. 3 zeigt eine Detailausgestaltung der vorliegenden Erfindung, die durch Hinzufügen einer Steuereinheit, insbesondere einer Logikschaltung 30 zur in Fig. 1 gezeigten Ausgestaltung gebildet ist. Entsprechend dieser Ausgestaltung können verschiedenartige logische Berechnungen durch die Logikschaltung 30 durchgeführt werden, so daß auch eine Steuerung von 10 und 20 durchgeführt werden kann. Demgemäß kann ein Halbleiterbauelement mit zusätzlichen Mehrfachfunktionen geschaffen werden. Um die Betriebskapazität noch weiter zu erhöhen, ist es an dieser Stelle möglich, nicht nur eine bloße Logikschaltung sondern einen Mikrocomputer oder dgl. als Teil 30 anzubringen. FIG. 3 shows a detailed configuration of the present invention, which is formed by adding a control unit, in particular a logic circuit 30 to the configuration shown in FIG. 1. According to this configuration, various types of logical calculations can be carried out by the logic circuit 30 , so that a control of 10 and 20 can also be carried out. Accordingly, a semiconductor device with additional multiple functions can be created. At this point, in order to further increase the operating capacity, it is possible to mount not only a mere logic circuit but a microcomputer or the like as part 30 .

Fig. 4 zeigt eine Detailausgestaltung der vorliegenden Erfindung, welche für eine Farbgraphikanzeige verwendet wird. Bezugszeichen 11 betrifft einen Bildspeicher zur Speicherung der Bilddaten, die jedem Bildpunkt (Pixel) der Anzeige entsprechen. Der Bildspeicher besteht aus einem MOS-Speicher. Die Bilddaten, die für jeden Bildpunkt in den Anschluß 101 eingespeist werden, werden dem Speicher 11 zugeführt. Um die Eingabe und Ausgabe simultan parallel zueinander durchzuführen, ist der Bildspeicher vorzugsweise ein Dualpfortenspeicher (dual port memory), welcher während der Ausgabe der Anzeigedaten ein Wiedereinschreiben der Speicherdaten ermöglicht. Bezugszeichen 21 stellt einen DAC dar, welcher die Ausgabe von 11 in ein analoges Signal wandelt und dieses analoge Signal als Farbanzeigesignal eines jeden Bildpunkts über den Anschluß 102 ausgibt. Bezugszeichen 31 betrifft eine Steuerlogikschaltung zur Steuerung des Betriebs von 11 und 21, wobei ein Steuersignal über den Anschluß 103 eingegeben wird. Fig. 4 shows a detailed embodiment of the present invention which is used for a color graphic display. Reference numeral 11 relates to an image memory for storing the image data corresponding to each picture element (pixel) of the display. The image memory consists of a MOS memory. The image data which is fed into the terminal 101 for each pixel is supplied to the memory 11 . In order to carry out the input and output simultaneously in parallel with one another, the image memory is preferably a dual port memory, which enables the memory data to be rewritten during the output of the display data. Reference numeral 21 represents a DAC which converts the output of 11 into an analog signal and outputs this analog signal as a color display signal of each pixel via the terminal 102 . Numeral 31 denotes a control logic circuit for controlling the operation of FIGS. 11 and 21 , and a control signal is input through the terminal 103 .

Gemäß dieser Ausgestaltung der vorliegenden Erfindung kann ein mit einem DAC ausgestatteter Bildspeicher geschaffen werden, in dem ein mit hoher Geschwindigkeit arbeitender jedoch rauscharmer Bildspeicher für eine Farbgraphikanzeige und ein DAC auf einem einzigen Chip angeordnet sind.According to this embodiment of the present invention an image memory equipped with a DAC was created in which a working at high speed however, low noise image memory for a color graphic display and a DAC are arranged on a single chip.

Fig. 5 zeigt eine weitere Detailausgestaltung der vorliegenden Erfindung, die durch ein Hinzufügen einer Datenumwandlungseinrichtung, insbesondere einer Eingangslogikschaltung 32 zur in Fig. 4 gezeigten Ausgestaltung gebildet ist, so daß die Eingangsdaten einer Bearbeitung in Form einer logischen Berechnung unterzogen werden können. Gemäß dieser Ausgestaltung können aufgrund der Verwendung der Eingangslogikschaltung verschiedenartige Berechnungsbehandlungen wie z. B. ein Kreis oder ein Quadrat durchgeführt werden. Bearbeitungen höheren Grads können auch dadurch erzielt werden, daß jede Logikschaltung 31, 32 mit einem Mikrocomputer äquivalenter Funktion ausgestattet wird, wodurch eine höhere Leistung erzielt werden kann. FIG. 5 shows a further detailed configuration of the present invention, which is formed by adding a data conversion device, in particular an input logic circuit 32 to the configuration shown in FIG. 4, so that the input data can be subjected to processing in the form of a logical calculation. According to this embodiment, due to the use of the input logic circuit, various types of calculation treatments such as e.g. B. a circle or a square. Higher level machining can also be achieved by equipping each logic circuit 31, 32 with a microcomputer equivalent function, whereby higher performance can be achieved.

Fig. 6 zeigt eine Detailausgestaltung der vorliegenden Erfindung, bei der die bereits beschriebene Farbverweistafel CLT 41 hinzugefügt ist. Gemäß dieser Ausgestaltung kann der Inhalt von 11 entsprechend dem Inhalt des CLT in einer beliebigen Farbe gefärbt werden und der Farbbereich, welcher angezeigt werden kann, kann wie bereits beschrieben erweitert werden. FIG. 6 shows a detailed configuration of the present invention, in which the color reference board CLT 41 already described is added. According to this configuration, the content of FIG. 11 can be colored in any color according to the content of the CLT, and the color range that can be displayed can be expanded as already described.

Fig. 7 zeigt eine Detailausgestaltung der vorliegenden Erfindung, in der Parallel-Serie-Wandlerschaltungen 51 und 52 jeweils zwischen dem Speicher 11 und dem CLT 41 sowie zwischen dem CLT 41 und dem DAC 21 eingesetzt sind, um eine höhere Ausgangsgeschwindigkeit zu erreichen. Gemäß dieser Ausgestaltung kann die Geschwindigkeit des Ausgangssignals in Form einer Bündelung paralleler Signale unter Zuhilfenahme der Parallel-Serie-Wandlerschaltungen erhöht werden. Diese Ausgestaltung wird in geeigneter Weise dann verwendet, wenn die Anzahl der darzustellenden Bildpunkte sich erhöht oder wenn die Zahl der Anzeigezeiten (die Zahl der Abtastzeiten) sich pro Zeiteinheit erhöht, so daß eine Fluktuation der Bildoberfläche erzeugt werden würde. Nebenbei bemerkt, ist es, was die in Fig. 6 und 7 oben beschriebene Speicherstrukturen angeht, möglich, eine Speicherstruktur mit hoher Integration durch Verwendung eines einzigen Transistorspeichers als Speicher 11, wie in Fig. 11 dargestellt, zu erzielen, sowie eine Speicherstruktur mit hoher Geschwindigkeit durch Verwendung eines in Fig. 10 gezeigten SRAM oder eines den eingangs erwähnten Bip Tr benutzten ECL SRAM als CLT 41 zu erzeugen. FIG. 7 shows a detailed embodiment of the present invention, in which parallel-series converter circuits 51 and 52 are respectively inserted between the memory 11 and the CLT 41 and between the CLT 41 and the DAC 21 in order to achieve a higher output speed. According to this embodiment, the speed of the output signal can be increased in the form of a bundling of parallel signals with the aid of the parallel-series converter circuits. This configuration is used in a suitable manner when the number of pixels to be displayed increases or when the number of display times (the number of sampling times) per unit time increases, so that a fluctuation in the image surface would be generated. Incidentally, as for the memory structures described in Figs. 6 and 7 above, it is possible to achieve a memory structure with high integration by using a single transistor memory as the memory 11 as shown in Fig. 11 and a memory structure with high To generate speed by using an SRAM shown in FIG. 10 or an ECL SRAM used in the aforementioned Bip Tr as CLT 41 .

Fig. 8 zeigt eine Detailausgestaltung der vorliegenden Erfindung, bei der eine Analog/Digitalwandlerschaltung ADC 22 dem Eingangsabschnitt der in Fig. 5 dargestellte Ausgestaltung hinzugefügt ist. Das über den Eingangsanschluß 104 eingespeiste analoge Signal wird durch den ADC 22 in ein digitales Signal gewandelt und der Eingangslogikschaltung 32 zugeführt. FIG. 8 shows a detailed embodiment of the present invention, in which an analog / digital converter circuit ADC 22 is added to the input section of the embodiment shown in FIG. 5. The analog signal fed via the input connection 104 is converted into a digital signal by the ADC 22 and fed to the input logic circuit 32 .

Gemäß dieser Ausgestaltung ist es möglich, analoge Signale, wie etwa ein Fernseh-Videosignal, welche von 104 in den Speicher 11 eingespeist werden, zusätzlich zu den digitalen Anzeigesignalen, welche über 101 eingespeist werden, gleichzeitig zu speichern und das Ausgangssignal des Computers oder dgl. und das Fernseh-Videosignal gleichzeitig auf derselben Anzeigefläche darzustellen. Die Berechnung der Signale zwischen 101 und 104 kann durch die Eingangslogikschaltung 32 erfolgen, wobei die Signale in gegenseitiger Überlagerung dargestellt werden können. Weiterhin wird gemäß dieser Ausgestaltung der vorliegenden Erfindung das Fernsehsignal oder dgl. von 104 in ein digitales Signal gewandelt und im Speicher 11 gespeichert. Dieses Signal kann bei einer zur Eingangsfrequenz unterschiedlichen Ablenkfrequenz ausgegeben werden, was einen sogenannten "Bildrasterwandler" (scan converter) darstellt. Damit ist es möglich, diese Ausgestaltung als einen Spezifikationswandler zwischen Videogeräten, welche gegenseitig verschiedene Spezifikationen besitzen, einzusetzen.According to this configuration, it is possible to simultaneously store analog signals, such as a television video signal, which are input from 104 into the memory 11 , in addition to the digital display signals which are input via 101 , and to output the output signal of the computer or the like. and simultaneously display the television video signal on the same display surface. The signals between 101 and 104 can be calculated by the input logic circuit 32 , the signals being able to be represented in a mutual superimposition. Furthermore, according to this embodiment of the present invention, the television signal or the like is converted from 104 into a digital signal and stored in the memory 11 . This signal can be output at a deflection frequency which is different from the input frequency, which represents a so-called "image raster converter" (scan converter). This makes it possible to use this configuration as a specification converter between video devices which have mutually different specifications.

Bei dieser Ausgestaltung wird das Ausgangssignal einer Bezugsspannung/- Stromstärkeerzeugerschaltung 23 gemeinsam als Bezugsspannung oder Bezugsstromstärke als Basis für den Betrieb des ADC 22 und DAC 21 verwendet. Als Folge davon können die Chipeingangs/-Ausgangskennlinien der analogen Signale exakt angeglichen werden, wie etwa in Form eines Abgleichs auf einen 0-Wert einer Skaleneinteilung, einen Höchstwert einer Skaleneinteilung oder des Abgleichs des Gleichstrompegels von 22 und 21 auf einen gleichen Wert. Die Spannung kann als Basis für den Betrieb gemeinsam mit der durch die oben beschriebene Schaltung 22 erzeugten Spannung verwendet oder auf der Grundlage dieser Spannung erzeugt werden, wenn ein sogenanntes "on-chip Spannungsbegrenzungssystem" eingesetzt wird, welches, wie in dem US-Patent Nr. 4 4 82 985 offenbart ist, einen Wandler zur Reduzierung der Spannung einer Stromquelle innerhalb des Chip aufweist und einen Teil der bzw. die ganze Schaltung mit dieser reduzierten Spannung betreibt, um den Energieverbrauch zu erniedrigen bzw. diejenigen Teile zu schützen, welche miniaturisiert sind und ein erniedrigtes Durchschlagungsspannungssystem besitzen. Demgemäß kann als Folge der Betriebsspannung des Chip der Signalpegel der Eingangs/Ausgangssignale, wenn das analoge Eingangssignal durch DAC in ein digitales Signal gewandelt wird, dann erneut in ein analoges Signal gewandelt und anschließend ausgegeben wird, stets bei einem konstanten Pegel gehalten werden, wodurch ein Betrieb mit hoher Angleichung erzielt werden kann.In this embodiment, the output signal of a reference voltage / current generator circuit 23 is used together as a reference voltage or reference current as the basis for the operation of the ADC 22 and DAC 21 . As a result, the chip input / output characteristics of the analog signals can be exactly matched, such as in the form of an adjustment to a 0 value of a scale division, a maximum value of a scale division or the adjustment of the DC level of 22 and 21 to an equal value. The voltage may be used as a basis for operation in conjunction with the voltage generated by the circuit 22 described above, or may be generated based on this voltage if a so-called "on-chip voltage limiting system" is used, which, as described in US Patent No. 4 4 82 985, has a converter for reducing the voltage of a current source within the chip and operates part or all of the circuit with this reduced voltage in order to reduce energy consumption or to protect those parts which are miniaturized and have a low breakdown voltage system. Accordingly, as a result of the operating voltage of the chip, when the analog input signal is converted into a digital signal by DAC, then again converted into an analog signal and then output, the signal level of the input / output signals can always be kept at a constant level, thereby a Operation with high alignment can be achieved.

Bei dieser Ausgestaltung kann das über 104 eingespeiste Signal aus Signalen, die im voraus für eine Farbanzeige in die drei Grundfarben getrennt worden sind, oder aus ungetrennten Signalen bestehen. Falls das Signal noch nicht getrennt ist, kann eine Schaltung zur Trennung des Signals in Übereinstimmung mit dem Format der Speicherdaten des Speichers 11 innerhalb des Chip angeordnet werden. Obwohl diese Ausgestaltung den Fall beschreibt, bei dem der in Fig. 5 dargestellten Ausgestaltung ein ADC hinzugefügt ist, ist es auch möglich, ein ADC ebenso anderen Ausgestaltungen der Erfindung zuzufügen.In this embodiment, the signal fed in via 104 can consist of signals which have been separated into the three primary colors in advance for a color display, or of undivided signals. If the signal is not yet separated, a circuit for separating the signal in accordance with the format of the memory data of the memory 11 can be arranged within the chip. Although this embodiment describes the case where an ADC is added to the embodiment shown in FIG. 5, it is also possible to add an ADC to other embodiments of the invention as well.

Fig. 9 zeigt eine Schaltung, die den DAC 21 der in Fig. 5 dargestellten Ausgestaltung konkretisiert. Wie in Fig. 9 dargestellt, sind drei DACs für die drei Grundfarben Rot, Grün und Blau, d. h. die DACs R, G und B für eine Farbanzeige als DAC 21 abgeordnet und geben Modulationssignale 102 R, 102 G und 102 B der drei Grundfarben zur Außenseite hin ab. Diese Ausgangssignale werden auf dem Bildschirm synthetisiert und verschiedene Farben werden auf der Grundlage des Prinzips der sogenannten "additiven Mischfarbreize" (additive mixture color stimuli) dargestellt. Obwohl die drei Grundfarben für die Farbanzeige in der oben dargelegten Beschreibung Rot, Grün und Blau sind, ändern sich diese mit der Farberzeugungsmethode der Anzeigevorrichtung und sind deshalb insbesondere nicht begrenzt. Beispielsweise wird eine auf dem Prinzip der sogenannten "subtraktiven Mischfarbreize" basierende Farberzeugungsmethode, welche die Farben Gelb, Zyan (cyan) und Magenta (magenta) als die drei Grundfarben verwendet, bisweilen in einem Farbdrucker angewandt. Falls diese Ausgestaltung der vorliegenden Erfindung auf einen solchen Drucker angewandt wird, können die DACs derart ausgelegt werden, daß sie diesen drei Grundfarben entsprechen. FIG. 9 shows a circuit which concretizes the DAC 21 of the embodiment shown in FIG. 5. As shown in FIG. 9, three DACs for the three primary colors red, green and blue, that is to say the DACs R, G and B for a color display, are assigned as DAC 21 and provide modulation signals 102 R, 102 G and 102 B of the three primary colors Down on the outside. These output signals are synthesized on the screen and different colors are displayed on the basis of the principle of the so-called "additive mixture color stimuli". Although the three primary colors for the color display in the description set forth above are red, green and blue, they change with the color generation method of the display device and therefore are not particularly limited. For example, a color generation method based on the principle of so-called "subtractive mixed color stimuli", which uses the colors yellow, cyan (cyan) and magenta (magenta) as the three primary colors, is sometimes used in a color printer. If this embodiment of the present invention is applied to such a printer, the DACs can be designed to correspond to these three primary colors.

Wie oben bereits beschrieben ist es gemäß der vorliegenden Erfindung möglich, ein Halbleiterbauelement zu schaffen, welches mit einem Speicher großer Kapazität und einem DAC ausgestattet ist, wobei jedoch ein Speicher mit einer noch größeren Speicherkapazität für verschiedene Anwendungen nötig sein könnte. In einem solchen Falle können verschiedenartige Modifikationen der Erfindung hergestellt werden. In Fig. 9 kann beispielsweise der DAC lediglich für eine einzige Farbe präpariert sein, wobei alle Speicherplätze zur Speicherung der Daten dieser einzigen Farbe benutzt werden, so daß zur Erzeugung der drei Grundfarben dann drei dieser Chips parallel zueinander verwendet werden. Gemäß dieser Anordnung kann die Speicherkapazität pro Farbe um das Dreifache erhöht werden. Weiterhin ist es möglich, ein Schaltelement innerhalb des Chip anzuordnen, wobei der Chip in der gleichen Weise wie in Fig. 9 DACs für die drei Farben aufweist und diese als solche benutzt, wenn die Speicherkapazität klein sein kann, und das Schaltelement den Betrieb der DACs für zwei Farben jedoch dann beendet und den DAC für nur eine einzige Farbe weiterbetreibt, wodurch durch Verwendung des Speichers 11 als Speicher für nur eine einzige Farbe und bei der wie oben beschriebenen Verwendung des Schaltelements für die drei Chip eine größere Speicherkapazität erzielt werden kann. Gemäß dieser Methode ist es möglich, einer Situation, bei der die notwendige Speicherkapazität einmal klein und einmal groß sein muß, gewachsen zu sein. In Fig. 9 ist es weiterhin möglich, im voraus einen Anschluß zur Ausdehnung der Speicherkapazität des Speichers 11 anzubringen und von der Außenseite einen Erweiterungsspeicher an diesen Anschluß anzuschließen. Die verschiedenartigen, oben beschriebenen Methoden können auch auf einen Fall angewandt werden, bei dem der DAC wie in Fig. 8 gezeigt ausgebildet ist.As described above, according to the present invention, it is possible to provide a semiconductor device which is equipped with a large capacity memory and a DAC, but a memory with an even larger memory capacity may be necessary for various applications. In such a case, various modifications of the invention can be made. In FIG. 9, for example, the DAC can only be prepared for a single color, all memory locations being used for storing the data of this single color, so that three of these chips are then used in parallel with one another to generate the three primary colors. According to this arrangement, the storage capacity per color can be increased three times. Furthermore, it is possible to arrange a switching element within the chip, the chip having DACs for the three colors in the same way as in FIG. 9 and using them as such when the storage capacity can be small, and the switching element operating the DACs for two colors, however, then ended and the DAC continues to operate for only a single color, as a result of which a greater storage capacity can be achieved by using the memory 11 as a memory for only a single color and when using the switching element for the three chips as described above. According to this method, it is possible to cope with a situation in which the necessary storage capacity has to be small and large. In FIG. 9, it is also possible to attach a connection in advance for expanding the storage capacity of the memory 11 and to connect an expansion memory to this connection from the outside. The various methods described above can also be applied to a case where the DAC is configured as shown in FIG. 8.

Wie bereits oben beschrieben, kann ein Halbleiterbauelement mit einer großen Speicherkapazität und einer auf demselben Chip befestigten Analogschaltung durch die Verwendung eines MOS-Speichers geschaffen werden. Verschiedenartige Typen von Speicherzellen, wie etwa die in den Fig. 10 bis 12 gezeigten, können als Speicherzellen zur Errichtung dieses MOS- Speichers verwendet werden. Fig. 10 zeigt eine statische Speicherzelle des Flip/Floptyps mit vier MOS-Transistoren und zwei Widerständen, wobei die Fig. 11 und 12 je eine dynamische Speicherzelle zeigen. Fig. 11 zeigt eine 1- Transistorspeicherzelle mit einem MOS-Transistor und mit einem kapazitiven Widerstand (Kondensator), und Fig. 12 zeigt eine 3-Transistorspeicherzelle mit drei MOS-Transistoren. Die in Fig. 10 dargestellte Zelle kann mit geringem Rauschen betrieben werden und ist insbesondere dann geeignet, wenn niedriges Rauschen erforderlich ist. Da die Widerstände als Lastwiderstände der Flip/Flopschaltung verwendet werden und da diese aus auf die MOS-Transistoren auflaminierten, mehrfachen Poly-Si-Schichten oder dgl. gebildet werden können, zeichnet sich diese Speicherzelle darin aus, daß ihre Belegungsfläche kleiner ist als diejenige solcher Speicherzellen, die p-Kanal-MOS-Transistoren anstelle der Widerstände verwenden. Da die Anzahl der Bauteile klein ist, besitzt die in Fig. 11 dargestellte Zelle eine hohe Integrationsdichte sowie einen niedrigen Energieverbrauch. Infolgedessen ist diese Zelle besonders geeignet, wenn ein Speicher mit hoher Kapazität erforderlich ist. In der in Fig. 12 dargestellten Zelle wird die Stromstärke von Q A durch die im kapazitiven Widerstand des Gate von Q A gespeicherte Informationsladung gesteuert und ein Großsignal wird zur Datenausleseleitung D R ausgegeben. Infolgedessen ist diese Zelle für einen Betrieb mit einem hohen S/N-Verhältnis, insbesondere, wenn ein Betrieb mit einem höheren S/N- Verhältnis erforderlich ist, geeignet.As already described above, a semiconductor device with a large storage capacity and an analog circuit mounted on the same chip can be created by using a MOS memory. Various types of memory cells, such as those shown in Figs. 10 to 12, can be used as memory cells for building this MOS memory. FIG. 10 shows a static memory cell of the flip / flop type with four MOS transistors and two resistors, with FIGS . 11 and 12 each showing a dynamic memory cell. FIG. 11 shows a 1-transistor memory cell with a MOS transistor and with a capacitive resistor (capacitor), and FIG. 12 shows a 3-transistor memory cell with three MOS transistors. The cell shown in FIG. 10 can be operated with low noise and is particularly suitable when low noise is required. Since the resistors are used as load resistors of the flip / flop circuit and since these can be formed from multiple poly-Si layers or the like laminated onto the MOS transistors, this memory cell is distinguished in that its occupancy area is smaller than that Memory cells that use p-channel MOS transistors instead of the resistors. Since the number of components is small, the cell shown in Fig. 11 has a high integration density and a low energy consumption. As a result, this cell is particularly suitable when high-capacity memory is required. In the cell shown in Fig. 12, the current of Q A is controlled by the information charge stored in the capacitive resistance of the gate of Q A , and a large signal is output to the data read line D R. As a result, this cell is suitable for operation with a high S / N ratio, particularly when operation with a higher S / N ratio is required.

Fig. 13 zeigt eine Schaltung, welche die Schaltungsanordnung der in Fig. 3 gezeigten Ausgestaltung konkretisiert. Die Speicherzellenanordnung 12 des Speichers 10 besteht aus einzelnen Transistorspeicherzellen MCI, die zur Erzielung einer hohen Integrationsschaltung geeignet sind. Um eine Betriebsweise bei einem hohen S/N-Verhältnis mit niedrigem Rauschen zu erzielen, sind die Datenleitungspaare D, parallel zueinander und die Speicherzellen an jedem Schnittpunkt mit den Wortleitungen W angeordnet. Mit anderen Worten, diese Schaltung verwendet eine sogenannte "gefaltete Bitleitungs"-Struktur (folded bit line structure). Eine Peripherieschaltung 13 mit einem Leseverstärker SA zur Verstärkung eines kleinen, von der Speicherzelle stammenden Signals umfaßt eine BiCMOS Schaltung, welche wiederum eine Kombination aus Bip Tr und CMOS (Komplementär-MOS) beinhaltet. Die CMOS-Schaltung, welche einen geringen Energieverbrauch und eine kleine Schaltungsfläche aufweist, wird dann benutzt, wenn eine hohe Integrationsdichte und ein niedriger Energieverbrauch notwendig sind, wie etwa im Falle des SA oder wenn eine kleine Lastkapazität gefahren wird. Die Bip Tr-Schaltung oder die Bip Tr-Schaltung kombiniert mit CMOS wird verwendet, wenn eine hohe Lastkapazität gefahren wird oder wenn es notwendig ist, ein schwaches Kleinsignal bei hoher Geschwindigkeit und bei hohem Empfindlichkeitspegel zu verstärken. Neben der oben beschriebenen Schaltung kann die in den japanischen Offenlegungsschriften Nr. 142594/1986 und 170992/1986 veröffentlichte Technik als solche angewandt werden. FIG. 13 shows a circuit which concretizes the circuit arrangement of the embodiment shown in FIG. 3. The memory cell arrangement 12 of the memory 10 consists of individual transistor memory cells MCI which are suitable for achieving a high integration circuit. In order to achieve an operation with a high S / N ratio with low noise, the data line pairs D, are arranged parallel to one another and the memory cells are arranged at each intersection with the word lines W. In other words, this circuit uses a so-called "folded bit line structure". A peripheral circuit 13 with a sense amplifier SA for amplifying a small signal originating from the memory cell comprises a BiCMOS circuit, which in turn contains a combination of Bip Tr and CMOS (complementary MOS). The CMOS circuit, which has a low power consumption and a small circuit area, is used when a high integration density and a low power consumption are necessary, such as in the case of the SA or when a small load capacity is being driven. The Bip Tr circuit or the Bip Tr circuit combined with CMOS is used when driving a high load capacity or when it is necessary to amplify a weak small signal at high speed and at high sensitivity level. In addition to the circuit described above, the technique published in Japanese Patent Laid-Open Nos. 142594/1986 and 170992/1986 can be applied as such.

Die Schaltungen 20 und 30 sind in der gleichen Weise mit BiCMOS aufgebaut. Beispielsweise sind in der Schaltung 20 der ADC und DAC, welche ein Hochgeschwindigkeitskleinsignal verarbeiten müssen, durch die Bip Tr-Schaltung gebildet, während der analoge Schalterstromkreis oder dgl. durch die CMOS-Schaltung mit geringerer Versetzung (with less off-set) gebildet wird. Auf diese Weise besitzen ADC und DAC eine Hochgeschwindigkeitsbetriebsweise, wobei eine hohe Genauigkeit erzielt werden kann. Falls der bekannte Bip Tr-Bandlückengenerator für die Bezugsspannungs/-Stromstärkenerzeugerschaltung, welche in Fig. 8 dargestellt ist, verwendet wird, kann eine hochstabile Bezugsspannung/-Stromstärke erzielt werden. Falls CLT 41 sowie Parallel-Seriewandlerschaltungen 51, 52, wie in Fig. 7 gezeigt, durch Verwendung von Bip Trs errichtet werden, können diese zudem bei einer hohen Geschwindigkeit arbeiten. Auch in der Logikschaltung 30 kann eine hohe Verbraucher- und hohe Integrationsdichte durch die wahlweise Verwendung der CMOS- und Bip Tr-Schaltungen oder ihrer Kombination in der gleichen Weise wie oben beschrieben erzielt werden. The circuits 20 and 30 are constructed in the same way with BiCMOS. For example, in the circuit 20 of the ADC and DAC, which have to process a high-speed small signal, are formed by the Bip Tr circuit, while the analog switch circuit or the like is formed by the CMOS circuit with less offset (with less off-set). In this way, the ADC and DAC have a high-speed operation, and high accuracy can be achieved. If the known Bip Tr bandgap generator is used for the reference voltage / current generating circuit shown in Fig. 8, a highly stable reference voltage / current can be obtained. In addition, if CLT 41 and parallel-series converter circuits 51, 52 , as shown in FIG. 7, are built using Bip Trs, they can operate at high speed. In the logic circuit 30 , too, a high consumer and high integration density can be achieved through the optional use of the CMOS and Bip Tr circuits or their combination in the same manner as described above.

Wie oben beschrieben, ist es möglich, ein Halbleiterbauelement zu schaffen, welches in einem Stück einen hochkapazitiven Speicher mit einer hohen Betriebsgeschwindigkeit und geringem Energieverbrauch sowie eine Analogschaltung mit einer hohen Betriebsgeschwindigkeit und hoher Genauigkeit umfaßt. Obwohl in der oben angegebenen Beschreibung die BiCMOS-Schaltung anders als die Speicherzellen benutzt wird, ist es möglich, lediglich die CMOS-Schaltung zu verwenden, insbesondere dann, wenn ein geringer Energieverbrauch oder geringe Herstellungskosten erforderlich sind. Entsprechend der oben beschriebenen, vorliegenden Erfindung kann ein hochkapazitiver Speicher und eine Analogschaltung auf demselben mit Chip angebracht werden, so daß die Anzahl der Verdrahtungen zwischen den beiden und die Verdrahtungslänge erniedrigt werden kann. Als Folge davon kann das in den Verdrahtungen auftetende Rauschen minimiert werden. Falls Speicherzellen des Einzeltransistortpys verwendet werden, kann jedoch der Fall eintreten, daß ein Einschwingstrom (transient current) durch die Energieversorgungsschaltung zum Zeitpunkt des Lade-/Entladebetriebs der Datenleitungen fließt und dieser Strom sich auf die Analogschaltungsposition als Rauchen auswirkt. Im folgenden werden einige Beispiele für eine Erniedrigung des durch die Energieversorgungsleitung erfolgenden Rauschens beschrieben.As described above, it is possible to use a semiconductor device to create which in one piece a highly capacitive Storage with a high operating speed and low energy consumption and an analog circuit with a high operating speed and high accuracy includes. Although in the description given above BiCMOS circuit is used differently than the memory cells it is possible to use only the CMOS circuit, especially when low energy consumption or low manufacturing costs are required. Corresponding of the present invention described above can be one high-capacity memory and an analog circuit on the same be attached with chip so that the number of Wiring between the two and the wiring length can be lowered. As a result, this can occur in the Wiring noise can be minimized. If Memory cells of the single transistor type are used, However, the case may occur that a transient current (transient current) through the power supply circuit to Time of loading / unloading of the data lines flows and this current turns to the analog circuit position as smoking. The following are some Examples of a decrease in energy supply management described noise.

Fig. 14 zeigt eine dieser Beispiele. In der Zeichnung repräsentiert das Bezugszeichen 300 eine Umhüllung sowie 311 und 312 Stifte an der Umhüllung, welche als die später noch erscheinenden Kontaktstifte zur Energieversorgung verwendet werden. Bezugszeichen 301 stellt einen Hohlraum für den Halbleiterchip dar; 321 und 322 sind Bauteilleitungen, 331 bis 333 sind Verbindungsdrähte zur Verbindung der Bondinseln 111 und 112 auf dem Halbleiterchip und der Bauteilleitungen, welche im wesentlichen aus Al oder dgl. hergestellt sind; 111 und 112 sind Bondinseln für die Energieversorgung einschließlich der Erdung des Speichers 11 und der Analogschaltung 123; 121 und 123 sind Energieversorgungsleitungen auf dem Chip. Fig. 14 shows one of these examples. In the drawing, reference numeral 300 represents a sheath and 311 and 312 pins on the sheath, which are used for the power supply as the contact pins that will appear later. Reference numeral 301 represents a cavity for the semiconductor chip; 321 and 322 are component lines, 331 to 333 are connecting wires for connecting the bond pads 111 and 112 on the semiconductor chip and the component lines, which are essentially made of Al or the like; 111 and 112 are bond pads for the power supply including the grounding of the memory 11 and the analog circuit 123; 121 and 123 are power supply lines on the chip.

Entsprechend dieser Ausgestaltung wird dem Speicher und der Analogschaltung über separate Stifte, Verbindungsdrähte, separate Bondinseln sowie Energieversorgungsleitungen Energie zugeführt. Infolgedessen tritt keine Rauschüberlagerung zwischen den Schaltungen auf. Bisweilen ist es jedoch möglich, die Verbindungsleitungen von den Bauteilkontaktstiften zu den Bondinseln, wie durch die gestrichelte Linie 33 in der Zeichnung dargestellt, gemeinsam zu verwenden und diese vom Verbindungsdraht zu trennen. Da der Bauteilkontaktstift und die Verbindungsleitung eine relativ niedrige Induktanz und Widerstand besitzen, kann mittels dieser Methode ebenfalls das Rauschen erniedrigt werden.In accordance with this configuration, energy is supplied to the memory and the analog circuit via separate pins, connecting wires, separate bond pads and energy supply lines. As a result, there is no noise superposition between the circuits. Sometimes, however, it is possible to use the connecting lines from the component contact pins to the bonding pads, as shown by the dashed line 33 in the drawing, together and to separate them from the connecting wire. Since the component contact pin and the connecting line have a relatively low inductance and resistance, the noise can also be reduced using this method.

Fig. 15 zeigt eine andere Ausgestaltung einer rauscharmen Energieversorgungsmethode. In dieser Ausgestaltung wird die Energieversorgung beider Schaltungen mittels Energieversorgungsverdrahtungen auf dem Halbleiterchip nicht (?) getrennt. Ein geringes Rauschen kann bei dieser Schaltung erwartet werden, jedoch beinhaltet dieser Ausgestaltung weiterhin eine Entkopplungsschaltung mit einem Widerstand R w und einem kapazitiven Widerstand C w , um das vom Speicher herrührende Rauschen der Energieversorgung in den Energieversorgungsverdrahtungen der Analogschaltung zu entfernen. Fig. 15 shows another embodiment of a low-noise power supply method. In this embodiment, the power supply of both circuits is not (?) Separated by means of power supply wiring on the semiconductor chip. Low noise can be expected with this circuit, but this embodiment further includes a decoupling circuit with a resistor R w and a capacitive resistor C w to remove the memory noise of the power supply in the power supply wiring of the analog circuit.

Aufgrund dieser Ausgestaltung wird das Rauschen, welches aufgrund des Betriebs des Speichers in der Energieversorgung entsteht, mittels der Entkopplungsschaltung entfernt. Infolgedessen wirkt sich das Rauschen nicht auf die Analogschaltung aus. Das Prinzip der hier verwendeten Entkopplungsschaltung kann ebenso auf die in Fig. 14 dargestellte Ausgestaltung angewandt werden. Der Widerstand der Al-Verdrahtung kann als Widerstand der Entkopplungsschaltung genutzt werden, wobei manchmal eine effektivere Entkopplungsschaltung durch Verwendung deren Selbstinduktivität erzielt werden kann. Die Kapazität der Verdrahtung kann als kapazitiver Widerstand verwendet werden, es sollte jedoch zur Verbesserung des Effekts ein kapazitiver Widerstand in Form einer Inversionsschicht eines MOS-Transistors, welcher einen hohen Kapazitätswert bei einer kleinen Fläche gewährleistet, hinzugefügt werden. Weiterhin ist es möglich, den kapazitiven Widerstand auf der Rückseite des Chip auszubilden und ihn als C w zu verwenden, da die Schaltung lediglich auf einem Teil der Hauptoberfläche des Halbleiterchips angeordnet ist.Because of this configuration, the noise which arises due to the operation of the memory in the power supply is removed by means of the decoupling circuit. As a result, the noise does not affect the analog circuit. The principle of the decoupling circuit used here can also be applied to the embodiment shown in FIG. 14. The resistance of the Al wiring can be used as the resistance of the decoupling circuit, and sometimes a more effective decoupling circuit can be obtained by using its self-inductance. The capacitance of the wiring can be used as a capacitive resistor, however, to improve the effect, a capacitive resistor in the form of an inversion layer of a MOS transistor, which ensures a high capacitance value in a small area, should be added. Furthermore, it is possible to form the capacitive resistor on the back of the chip and to use it as C w , since the circuit is only arranged on part of the main surface of the semiconductor chip.

Die oben beschriebene Ausgestaltung befaßt sich mit der Energieversorgungsmethode des Speichers und der Analogschaltung. Falls eine hohe Anzahl von Schaltungen wie in den Fig. 7 und 8 vorliegt, kann die oben beschriebene rauscharme Energieversorgungsmethode abhängig vom Verwendungsziel eingesetzt werden. Beispielsweise können verschiedene rauscharme Energieversorgungsmethoden unabhängig voneinander für eine Bezugsspannung/-Stromerzeugerschaltung, für die ein geringes Rauschen besonders notwendig ist, angewandt werden.The configuration described above deals with the energy supply method of the memory and the analog circuit. If there is a large number of circuits as shown in Figs. 7 and 8, the low-noise power supply method described above can be used depending on the purpose. For example, different low noise power supply methods can be used independently of one another for a reference voltage / power generator circuit for which low noise is particularly necessary.

Obige Ausführungen erklären das Verfahren zur Erniedrigung des Rauschens durch die Energiezuführungsmethode. Es ist jedoch auch möglich das Rauschen unter Berücksichtigung der Betriebszeitsteuerung (operation timing) des Speichers und der Analogschaltung durch Ausnutzung des Vorteils, daß beide miteinander integriert sind, zu erniedrigen. Beispielsweise ist, wie in Fig. 16 dargestellt, in Serie mit R w ein Schalter angeordnet, welcher ausgeschaltet werden kann, wodurch die Energieversorgungsleitungen bei einer Zeit und Dauer, bei der Rauschen aufgrund des Betriebs des Speichers auftritt, unterbrochen werden. Entsprechend dieser Methode wird die Energiezufuhr vollständig abgeschnitten, wenn ein Rauschen auftritt, so daß die Einflüsse des Rauschens völlig entfernt werden können. Nebenbei bemerkt, können der Schalter und der Widerstand mittels eines MOS-Transistors geschaffen werden, wenn der EIN-Widerstand des MOS-Transistors Q R als Widerstand R, wie in Fig. 17 dargestellt, verwendet wird. Mit anderen Worten, wird Q normalerweise durch einen Impulse ø R, welcher die Ein/Ausgestaltung von Q R in Übereinstimmung mit dem Betrieb des Speichers DAC oder ADC durchführt, in der EIN-Stellung gehalten, so daß sein EIN-Widerstand als R w arbeitet und der Transistor Q R ausgeschaltet wird, wenn ein Rauschen auftritt. Weiterhin kann das Rauschen in äquivalenter Weise durch Synchronisation der Zeitfolge des Auftretens des Rauschens in 10 mit der Zeitfolge, bei der keine Probleme erscheinen, reduziert werden, sogar auch dann, wenn etwas Rauschen über die Energieversorgung oder dgl. eindringt. Beispielsweise kann das Rauschen durch Synchronisation der Zeitdauer des Lade/Entladebetriebs der Datenleitungen, bei denen das größte Rauschen in 10 bei einer Anwendung der Vorrichtung in einer Farbgraphikanzeige auftritt, mit der Zeitdauer des horizontal oder vertikal abtastenden Austastbetriebs kombiniert, bei dem keine kritischen Probleme auch dann nicht auftreten, wenn ein Rauschen in dem DAC von 20 auftritt. Die Ausgestaltungen der Fig. 14, 15, 16 und 17 können mit den Ausgestaltungen der Fig. 2 bis 9 und der Fig. 13, 18, 19, 21, 22 und 23 entsprechend kombiniert werden.The above explanations explain the method for reducing the noise by the energy supply method. However, it is also possible to lower the noise taking into account the operation timing of the memory and the analog circuit by taking advantage of the fact that both are integrated with each other. For example, as shown in Fig. 16, a switch is arranged in series with R w , which can be turned off, thereby interrupting the power supply lines at a time and period at which noise occurs due to the operation of the memory. According to this method, the power supply is cut off completely when noise occurs, so that the influences of the noise can be completely removed. Incidentally, the switch and the resistor can be provided by means of a MOS transistor when the ON resistance of the MOS transistor Q R is used as the resistor R as shown in FIG. 17. In other words, Q is normally held in the ON position by a pulse ø R, which performs the configuration / configuration of Q R in accordance with the operation of the memory DAC or ADC, so that its ON resistance functions as R w and transistor Q R is turned off when noise occurs. Furthermore, the noise can be reduced in an equivalent manner by synchronizing the timing of the occurrence of the noise in FIG. 10 with the timing in which no problems appear, even if some noise enters through the power supply or the like. For example, the noise can be combined with the time period of the blanking operation horizontally or vertically by synchronizing the time period of loading / unloading operation of the data lines, in which the greatest noise in FIG. 10 occurs with the device in a color graphic display, with no critical problems do not occur when there is noise in the DAC of 20 . The configurations of FIGS. 14, 15, 16 and 17 can be combined accordingly with the configurations of FIGS. 2 to 9 and FIGS. 13, 18, 19, 21, 22 and 23.

Verschiedenartige Ausgestaltungen der vorliegenden Erfindung sind somit beschrieben worden. Da bei diesen Ausführungsbeispielen die Speicherschaltung, die Digitalschaltung, die Analogschaltung und dgl. in Form einer Mischung auf demselben Halbleiterchip angeordnet sind, werden verschiedenartige Prüfungen während der Herstellung der Halbleiterchips, die Beurteilung der genehmigten sowie defekten Produkte nach deren Fertigstellung sowie die Garantie der Qualität extrem kompliziert werden, so daß bisweilen solche Tests in ausreichender Weise nicht durchgeführt werden können. Various configurations of the present invention have thus been described. Because in these embodiments the memory circuit, the digital circuit, the Analog circuit and the like. In the form of a mixture on the same Semiconductor chips are arranged, are different types Tests during the manufacture of semiconductor chips, the assessment of the approved and defective products after its completion and the guarantee of Quality become extremely complicated, so that sometimes Adequate tests are not performed can.  

Fig. 18 zeigt eine Ausgestaltung, welche zur Lösung dieser Probleme geeignet ist. Diese Ausgestaltung basiert auf der in Fig. 4 beispielhaft dargestellten Ausgestaltung. Die Symbole SW₀₁-SW₁₂ repräsentieren analoge Schalter zum Schalten sowohl der digitalen als auch der analogen Eingangs-/ Ausgangssignale, wobei das Bezugszeichen 225 ein Steuersignal darstellt. Obwohl eine Mehrzahl von Steuersignalen entsprechend der Steuerung eines jeden Schalters erzeugt wird, ist in der Zeichnung der Einfachheit halber lediglich ein einziges Signal dargestellt. Fig. 18 shows an embodiment which is suitable for solving these problems. This configuration is based on the configuration shown by way of example in FIG. 4. The symbols SW ₀₁- SW ₁₂ represent analog switches for switching both the digital and the analog input / output signals, reference numeral 225 representing a control signal. Although a plurality of control signals are generated according to the control of each switch, only a single signal is shown in the drawing for the sake of simplicity.

Wenn die Schalter SW₀₁ und SW₁₁ eingeschaltet werden, während die Schalter SW₀₂ und SW₁₂ in dieser Ausgestaltung ausgeschaltet sind, kann ein Signal direkt von der Außenseite über den Eingangsanschluß 101, den Schalter SW₀₁ und die Verdrahtung 221 in den Speicher eingespeist werden, wobei der Betriebszustand des Speichers 11 über die Verdrahtung 23, den Schalter SW₁₁ sowie den Ausgang 102 erfaßt werden kann, so daß der Speicher geprüft werden kann. Andererseits kann, falls die Schalter SW₀₁ und SW₁₁ ausgeschaltet sind, während die Schalter SW₀₂ und SW₁₂ eingeschaltet sind, der Betrieb von 21 über die Eingangs/Ausgangsanschlüsse 101, 102 direkt von der Außenseite geprüft werden. Auf diese Weise kann jeder Schaltungsabschnitt einfach geprüft werden. Nebenbei bemerkt können die Schaltungen im Normalfall in genau der gleichen Weise wie bei der in Fig. 4 dargestellten Ausgestaltung durch ein Einschalten der Schalter SW₀₁, SW₁₁ und ein Ausschalten der Schalter SW₀₂, SW₁₂ betrieben werden. Bei der Durchführung der Prüfung kann entweder ein digitales Signal oder ein analoges Signal an jedem Schalter entsprechend dem Ziel der Prüfung angelegt werden.If the switches SW ₀₁ and SW ₁₁ are turned on while the switches SW ₀₂ and SW ₁₂ are off in this embodiment, a signal can be fed directly from the outside via the input terminal 101 , the switch SW ₀₁ and the wiring 221 into the memory , wherein the operating state of the memory 11 can be detected via the wiring 23 , the switch SW ₁₁ and the output 102 , so that the memory can be checked. On the other hand, if the switches SW ₀₁ and SW ₁₁ are off while the switches SW ₀₂ and SW ₁₂ are on, the operation of 21 can be checked directly from the outside through the input / output terminals 101, 102 . In this way, each circuit section can be easily checked. Incidentally, the circuits can normally be operated in exactly the same way as in the embodiment shown in Fig. 4 by turning on the switches SW ₀₁, SW ₁₁ and turning off the switches SW ₀₂, SW ₁₂. When performing the test, either a digital signal or an analog signal can be applied to each switch according to the goal of the test.

Obwohl bei dieser Ausgestaltung das Signal 201 zur Verbindung von 11 und 21 dasselbe wie das in der Fig. 4 dargestellten Ausgestaltung ist, ist es natürlich möglich, eine Schaltungsstruktur einzusetzen, bei der dieses Signal mittels einer Anordnung einer Gruppe von Schaltern direkt über einen externen Kontaktstift eingespeist oder zu einem externen Kontaktstift abgegeben wird. Obwohl die obige Beschreibung ein Beispiel behandelt, bei dem die Schalter lediglich zu Testzwecken bzw. während der Testzeit verwendet werden, ist es natürlich auch während eines aktuellen Betriebszustands möglich, die digitalen und analogen Signale mittels des Schalters und mittels Verwendung einer gleichen Signalleitung in Abhängigkeit von der beabsichtigten Anwendung zu schalten. Obwohl diese Ausgestaltung die in Fig. 4 aufgezeigte Ausgestaltung als Beispiel nimmt, kann der technische Inhalt dieser Ausgestaltung natürlich auch als solcher auf andere Strukturen angewandt werden.In this embodiment, although the signal 201 for connecting FIGS. 11 and 21 is the same as the embodiment shown in FIG. 4, it is of course possible to use a circuit structure in which this signal by means of an arrangement of a group of switches directly via an external contact pin fed in or delivered to an external contact pin. Although the above description deals with an example in which the switches are only used for test purposes or during the test time, it is of course also possible during a current operating state to use the switch and by using the same signal line as a function of the digital and analog signals of the intended application. Although this configuration takes the configuration shown in FIG. 4 as an example, the technical content of this configuration can of course also be applied as such to other structures.

Die Fig. 19(A) und 19(B) zeigen ein bestimmtes Beispiel eines oben beschriebenen Analogschalters. Fig. 19 (A) zeigt dessen Schaltung und (B) und dessen Ersatzschaltbild. In den Zeichnungen repräsentieren in entsprechender Weise die Symbole Q N , Q P sowie INV einen N-Kanal-MOST, einen P-Kanal-MOS sowie einen Wechselrichter (inverter). Da das Signal ø ein hohes Potential besitzt, so daß am Gate von Q N ein hohes Potential und am Gate von Q P ein niedriges Potential anliegt, sind sowohl Q N als auch Q P eingeschaltet. Das digitale bzw. analoge Signal kann somit bei einer hohen Geschwindigkeit von A nach B oder umgekehrt ohne Spannungsverlust übertragen werden. Besitzt das Signal ø ein niedriges Potential, so sind sowohl Q N und Q P und somit auch der Schalter ausgeschaltet. Obwohl die obigen Ausführungen ein Schaltungsbeispiel darstellen, welches P- und N-Kanal MOSTs verwendet, ist es möglich, die Schaltung durch Benutzung von P- oder N-Kanal- MOSTS allein zu erstellen. Die Ausgestaltungen der Figuren 18 und 19 können mit den Ausgestaltungen der Fig. 1, 2, 3, 5, 6, 7, 8, 9, 13, 14, 15, 16, 17, 21, 22 und 23 entsprechend kombiniert werden. The Fig. 19 (A) and 19 (B) show a specific example of an analog switch as described above. Fig. 19 (A) shows its circuit and (B) and its equivalent circuit. In the drawings, the symbols Q N , Q P and INV accordingly represent an N-channel MOST, a P-channel MOS and an inverter. Since the signal ø has a high potential, so that there is a high potential at the gate of Q N and a low potential at the gate of Q P , both Q N and Q P are switched on. The digital or analog signal can thus be transmitted at high speed from A to B or vice versa without loss of voltage. If the signal ø has a low potential, both Q N and Q P and thus the switch are switched off. Although the above is a circuit example using P- and N-channel MOSTs, it is possible to create the circuit by using P- or N-channel MOSTS alone. The configurations of FIGS. 18 and 19 can be combined accordingly with the configurations of FIGS. 1, 2, 3, 5, 6, 7, 8, 9, 13, 14, 15, 16, 17, 21, 22 and 23.

Obwohl verschiedenartige Ausgestaltungen der vorliegenden Erfindung beschrieben worden sind, kann die Halbleiterschaltung mit dem Speicher großer Kapazität, der Digitalschaltung und der Analogschaltung, welche alle auf demselben Chip angeordnet sind, neue Funktionen erzielen, die durch die Bauteile des Standes der Technik nicht erzielt werden können.Although different configurations of the present Invention have been described, the semiconductor circuit with the large capacity memory, the digital circuit and the analog circuit, all arranged on the same chip are, achieve new functions through the components of the prior art can not be achieved.

Die Fig. 20(A) bis (D) zeigen eine Ausgestaltung der vorliegenden Erfindung für eine derartige Anwendung. Wird die vorliegende Erfindung auf eine Graphikanzeige, wie z. B. einen Computerterminal oder dgl. angewandt, ermöglicht es die Ausgestaltung der Erfindung, die Anzahl der Bits als Anzeigedaten sowohl für die Anzahl der darzustellenden Bildpunkte als auch den Kontrast zu ändern und damit eine Anzeige mit hoher Bildpunktzahl (A), eine Anzeige mit hohem Kontrast (bzw. Farbtönung) (B) bzw. eine Kombination von (C), (D) zu erzielen. In der Zeichnung stellt das Bezugszeichen 500 einen Bildschirm dar, welcher einen CRT, einen Flüssigkeitskristall oder Plasma verwendet. Der schwarze Kreis L repräsentiert einen Anzeigebildpunkt mit relativ geringer Tönung (bzw. relativ geringer Farbtönung). Beispielsweise wird eine Anzeige von 4 Bit pro Bildpunkt, d. h. 2⁴ Tönungsgrade/Bildpunkt gemacht. Der weiße Kreis H repräsentiert einen Anzeigebildpunkt mit einer relativ hohen Tönung (Kontrast), wobei dies beispielsweise mit einer Anzeige von 8 Bit pro Bildpunkt, d. h. 2⁸ Tönungsgrade/Bildpunkt erzeugt wird.The Fig. 20 (A) to (D) show an embodiment of the present invention for such an application. If the present invention is applied to a graphic display, such as. B. applied a computer terminal or the like., The embodiment of the invention makes it possible to change the number of bits as display data for both the number of pixels to be displayed and the contrast and thus a display with a high number of pixels (A), a display with high To achieve contrast (or color tint) (B) or a combination of (C), (D). In the drawing, reference numeral 500 represents a screen using a CRT, a liquid crystal or plasma. The black circle L represents a display pixel with a relatively low tint (or relatively low tint). For example, a display of 4 bits per pixel, ie 2⁴ tint / pixel is made. The white circle H represents a display pixel with a relatively high tint (contrast), this being generated, for example, with a display of 8 bits per pixel, ie 2⁸ tint / pixel.

Fig. 20 (A) zeigt ein Beispiel einer Anzeige mit einer hohen Anzahl von Bildpunkten, bei der über die gesamte Bildfläche schwarze Kreise L mit relativ geringer Tönung angezeigt sind, dafür aber die Anzahl der Bildpunkte auf dem Bildschirm erhöht sind. Fig. 20 (B) zeigt ein Beispiel einer Anzeige mit hohem Kontrast, bei der die Anzahl der Bildpunkte der Hälfte der in Fig. 20 (A) entspricht, jeder Bildpunkt aber durch die weißen Kreise H mit relativ hoher Tönung, d. h. durch 8 Bit anstelle von 2 Bildpunkten in Fig. 20 (A) dargestellt wird. Fig. 20 (C) zeigt ein Beispiel einer Kombination von Fig. 20 (A) und Fig. 20 (B), bei der die Anzahl der Bildpunkte in der Fläche 501 halb so groß ist wie die Anzahl der Bildpunkte in der anderen Fläche, jedoch eine Keildarstellung (wedge display) mit hohem Kontrast erzielt wird. Fig. 20 (D) zeigt ein Beispiel, bei dem eine Darstellung mit hohem Kontrast in der Fläche 502 in der gleichen Weise wie in Fig. 20 (C) erzielt wird, wobei jedoch die Anzahl der Bildpunkte in dieser Fläche der Anzahl (bzw. Dichte) der Bildpunkte in der anderen Fläche entspricht. Fig. 20 (A) shows an example of display with a high number of pixels are displayed in black over the entire image area with a relatively small circles L tint, but but the number of pixels is increased on the screen. Fig. 20 (B) shows an example of a high contrast display in which the number of pixels corresponds to half that in Fig. 20 (A), but each pixel by the white circles H with a relatively high tint, ie by 8 bits instead of 2 pixels is shown in Fig. 20 (A). Fig. 20 (C) shows an example of a combination of Fig. 20 (A) and FIG. 20 (B), in which the number of pixels in the area 501 is half as large as the number of pixels in the other face, however, a wedge display with high contrast is achieved. FIG. 20 (D) shows an example in which a high contrast display is achieved in area 502 in the same way as in FIG. 20 (C), but with the number of pixels in this area being the number (or Density) of the pixels in the other area.

Entsprechend jeder der oben beschriebenen Ausgestaltungen ist es möglich, verschiedenartigste Darstellungen in Abhängigkeit der beabsichtigten Anwendung zu erzielen. Beispielsweise ist es möglich, eine Darstellung mit hohem Kontrast von Bilddaten eines Fernsehers oder VTR und eine Darstellung mit einer hohen Bildpunktzahl eines Computerausgangs auf demselben Bildschirm bei für jede der beiden Darstellungen besten Darstellungsbedingungen durchzuführen. Obwohl L und H als 4 Bit/Bildpunkt und entsprechend 8 Bit/ Bildpunkt in obiger Beschreibung beschrieben worden sind, kann eine hochqualitative Farbanzeige natürlich auch erzielt werden, wenn man beispielsweise für L 12 Bit/Bildpunkt und für H 24 Bit/Bildpunkt annimmt.According to each of the configurations described above, it is possible to achieve a wide variety of representations depending on the intended application. For example, it is possible to carry out a display with a high contrast of image data from a television or VTR and a display with a high number of pixels from a computer output on the same screen under the best display conditions for each of the two representations. Although L and H have been described as 4 bits / pixel and correspondingly 8 bits / pixel in the description above, a high-quality color display can of course also be achieved if one assumes, for example, 12 bits / pixel for L and 24 bits / pixel for H.

Fig. 21 zeigt eine bestimmte Ausgestaltung der vorliegenden Erfindung zur Durchführung der Anzeige der Fig. 20 (A) bis (C). Die Ausgestaltung basiert auf der in Fig. 4 dargestellten Ausgestaltung. Die vorliegende Ausgestaltung unterscheidet sich jedoch von der in Fig. 4 dargestellten Ausgestaltung darin, daß eine logische UND-Schaltung und eine Verzögerungsschaltung 600 zugefügt sind, wobei als 21 ein DAC mit einer für eine Hochkontrast-Anzeige erforderlichen Bitzahl verwendet wird. Die Anzeigendaten werden im Falle einer Darstellung mit hoher Bildpunktanzahl nur über 231 und im Falle einer Anzeige mit hohem Kontrast sowohl über 231 als auch 232 ausgegeben. Fig. 21 shows a specific embodiment of the present invention for performing the display of Figs. 20 (A) to (C). The configuration is based on the configuration shown in FIG. 4. However, the present embodiment differs from the embodiment shown in FIG. 4 in that a logic AND circuit and a delay circuit 600 are added, a DAC with a number of bits required for high-contrast display being used as 21 . In the case of a display with a high number of pixels, the display data are only output over 231 and in the case of a display with high contrast both over 231 and 232 .

Fig. 21 (B) stellt ein Diagramm dar, welches die Erklärung der Betriebsweise dieser Ausgestaltung erleichtert. Auch bei dieser Ausgestaltung weist der Anzeigepunkt L 4 Bit/Bildpunkt und der Anzeigepunkt H 8 Bit/Bildpunkt in der gleichen Weise wie in der oben beschriebenen Ausgestaltung auf. Zu Darstellungszwecken, werden die Signale von 231 und 232 durch die Binärzahl "0" und "1" sowie die Signale von 233 bis 235 in Impulsform dargestellt. Fig. 21 (B) is a diagram which helps explain the operation of this embodiment. In this embodiment too, the display point L has 4 bits / pixel and the display point H 8 bits / pixel in the same way as in the embodiment described above. For purposes of illustration, the signals from 231 and 232 are represented by the binary numbers "0" and "1" and the signals from 233 to 235 in pulse form.

Die 4-Bitdaten für die Anzeige werden vom Speicher 11 in der Zeitfolge t₀-t₇ über die Leitung 201 abgegeben. Die Zeit t₀- t₇ entspricht jedem Bildpunkt in Querrichtung der Anzeige mit hoher Bildpunktzahl in Fig. 20 auf einer 1 : 1-Grundlage, wobei jedoch die hierzu gegebene Beschreibung den Fall betrifft, bei dem eine Anzeige mit hoher Bildpunktzahl und eine Anzeige mit hohem Kontrast entsprechend der zweiten Linie von oben in Fig. 20 (C) nebeneinader vorliegt.The 4-bit data for the display are output by the memory 11 in the time sequence t ₀- t ₇ via the line 201 . The time t ₀- t ₇ corresponds to each pixel in the transverse direction of the display with a high number of pixels in FIG. 20 on a 1: 1 basis, but the description given here relates to the case in which a display with a high number of pixels and a display with high contrast corresponding to the second line from the top in Fig. 20 (C).

Infolgedessen repräsentieren t₀, t₁, t₆ und t₇ eine Anzeige mit hoher Bildpunktzahl und t₃ und t₅ eine Anzeige mit hohem Kontrast (Tönung). Das Signal von 201 wird während jeder Zeit L durch die Verzögerungsschaltung 600, welche durch das Signal 235 gesteuert wird, verzögert und zur (nicht in Fig. 21 (B) dargestellten) Leitung 230 abgegeben. Mit anderen Worten wird das Signal von 201 zur Zeit t₀ zur Leitung 230 bei der Zeit t₁ abgegeben. Die Signale von 231 und 230 werden mit den Signalen von 233 und 234 einer logischen UND- Verknüpfung unterzogen und über 231 und 232 dem DAC 21 eingespeist. Infolgedessen liegt das Signal von 201 als solches bei 231 an, wenn ein Impuls bei 233 vorliegt, was für die Zeiten t₀, t₁, t₃, t₅, t₆ und t₇ zutrifft. Die Signale von 201 bei den Zeiten t₂ und t₄ liegen bei 232 an, wenn ein Impuls in der Leitung 234 vorliegt, was der Fall ist bei den Zeiten t₃ und t₅. Als Folge davon wird bei den Zeiten t₀, t₁, t₆, t₇ nur die 4-Bitsignalkomponente von 231, was die Datenanzeige von L darstellt, dem DAC 21 eingespeist. Andererseits werden die Daten bei t₃ und t₅ und die Daten von 201 bei t₂, t₃ sowie t₄, t₅ entsprechend zusammengefaßt und als Hochkontrast-Anzeigedaten H dem DAC eingespeist. Zur Zeit t₂ und t₄ werden keine Anzeigedaten ausgegeben und die Anzahl (bzw. Dichte) der Anzeigebildpunkte beträgt gemäß mit der Fläche 501 in Fig. 20 (C) die Hälfte der Bildpunkte in anderen Flächen.As a result, t ₀, t ₁, t ₆ and t ₇ represent a display with a high number of pixels and t ₃ and t ₅ represent a display with high contrast (tinting). The signal from 201 is delayed during each time L by the delay circuit 600 , which is controlled by the signal 235 , and output to the line 230 (not shown in Fig. 21 (B)). In other words, the signal from 201 at time t ₀ is delivered to line 230 at time t ₁. The signals from 231 and 230 are subjected to a logical AND operation with the signals from 233 and 234 and are fed to the DAC 21 via 231 and 232 . As a result, the signal from 201 is at 231 as such when there is a pulse at 233 , which applies to the times t ₀, t ₁, t ₃, t ₅, t ₆ and t ₇. The signals from 201 at times t ₂ and t ₄ are at 232 when there is a pulse on line 234 , which is the case at times t ₃ and t ₅. As a result, only the 4-bit signal component of 231 , which represents the data display of L , is fed to the DAC 21 at times t darstellt, t ₁, t ₆, t ₇. On the other hand, the data at t ₃ and t ₅ and the data from 201 at t ₂, t ₃ and t ₄, t ₅ are combined accordingly and fed to the DAC as high-contrast display data H. At time t ₂ and t ₄, no display data is output and the number (or density) of the display pixels is, according to the area 501 in FIG. 20 (C), half of the pixels in other areas.

Wie oben beschrieben, kann eine Anzeige mit einer hohen Bildpunktanzahl und eine Anzeige mit hohem Kontrast in einfacher Weise durch die Signale in 233 und 234 gesteuert werden. Auf diese Weise ist es entsprechend der vorliegenden Erfindung möglich, die verschiedenartigen, in Fig. 20 dargestellten Anzeigen von (A) bis (C) durch Hinzufügung von Schaltungen zu realisieren.As described above, a high pixel display and a high contrast display can be easily controlled by the signals in 233 and 234 . In this way, according to the present invention, it is possible to realize the various displays from (A) to (C) shown in Fig. 20 by adding circuits.

Fig. 22 zeigt eine bestimmte Ausgestaltung der vorliegenden Erfindung, welche es ermöglicht, eine Hochkontrast-Anzeige ohne Erniedrigung der Anzahl der Bildpunkte entsprechend Fig. 20 (D) erzielen. Bei dieser Ausgestaltung ist ein Speicher 11 H zur Speicherung der Daten für eine Hochkontrast- Anzeige separat zum Speicher 11 angeordnet, wobei der Ausgang dieses Speichers 11 H über ein UND-Glied zusätzlich zum Ausgang des Speichers 11 bei einem Zeitpunkt einer Anzeige mit hohem Kontrast dem DAC 21 eingespeist wird. Gemäß dieser Ausgestaltung kann eine Anzeige mit hohem Kontrast ohne Erniedrigung der Anzahl der Bildpunkte durchgeführt werden. Die Speicherkapazität des Speichers 11 H kann in geeigneter Weise in Übereinstimmung mit der Bitanzahl der Anzeige für einen "hohen" Kontrast und in Übereinstimmung mit der Größe der Fläche, für die eine Anzeige mit hohem Kontrast durchgeführt werden soll, ausgewählt werden. FIG. 22 shows a specific embodiment of the present invention, which makes it possible to achieve a high-contrast display without reducing the number of pixels according to FIG. 20 (D). In this embodiment, a memory 11 H for storing the data for a high-contrast display is arranged separately from the memory 11 , the output of this memory 11 H via an AND gate in addition to the output of the memory 11 at a point in time of a display with high contrast DAC 21 is fed. According to this configuration, a display with high contrast can be carried out without reducing the number of pixels. The storage capacity of the memory 11 H can be suitably used in accordance with the bit number of the display for a "high" contrast, and in accordance with the size of the area should be performed for a high contrast display can be selected.

Fig. 23 zeigt eine weitere Ausgestaltung der vorliegenden Erfindung, welche die Kombinationsmöglichkeiten der anzeigbaren Farben durch Verwendung einer Farbverweistafel CLT 41 einer Art, wie sie in Fig. 6 gezeigt ist, vergrößern kann, wenn die Anzeige nicht als Hochkontrast-Anzeige durchgefügt wird. Hier wird die Kombination derjenigen Farben, welche durch Verwendung der CLT ausgewählt werden können, dem Kontrast (bzw. Farbtönung) beim Zeitpunkt der Hochkontrast- Anzeige gleichgesetzt. Auf diese Weise kann der DAC 21, welcher ursprünglich zur Verwendung einer CLT ausgelegt worden ist, als solcher auch für eine Hochkontrast-Anzeige ohne irgendwelche besonderen Veränderungen verwendet werden. Mit anderen Worten besitzt der DAC 21, wenn eine CLT verwendet wird, nach wie vor die Kapazität für eine Hochkontrast- Anzeige. FIG. 23 shows a further embodiment of the present invention, which can increase the possible combinations of the displayable colors by using a color reference panel CLT 41 of the type shown in FIG. 6 if the display is not implemented as a high-contrast display. Here, the combination of those colors that can be selected using the CLT is equated to the contrast (or color tint) at the time of the high-contrast display. In this way, the DAC 21 , which was originally designed to use a CLT, can also be used as such for a high-contrast display without any special changes. In other words, when a CLT is used, the DAC 21 still has the capacity for a high contrast display.

Bei dieser Ausgestaltung der vorliegenden Erfindung werden die Ausgänge von 11 und 11 H als solche dem DAC 21 über eine Logikschaltung zum Zeitpunkt der Hochkontrast-Anzeige bei 231 und entsprechend 232 eingespeist. Andererseits wird bei zum obigen Zeitpunkt verschiedenen Zeiten über den Ausgang des Speichers 11 auf die CLT 41 Bezug genommen, wobei die Ausgänge 240, 241 der CLT 41 über eine Logikschaltung dem DAC bei 231 und 232 zugeführt werden. Infolgedessen kann die Kombinationsmöglichkeit der anzeigbaren Farben mittels CLT bei anderen Zeiten als den Zeiten der Hochkontrast-Anzeige ausgedehnt werden. Die Methode der Verwendung dieser CLT kann als solche auch auf die in Fig. 21 dargestellte Ausgestaltung angewandt werden.In this embodiment of the present invention, the outputs of 11 and 11 H as such are fed to the DAC 21 via a logic circuit at the time of the high-contrast display at 231 and correspondingly 232 . On the other hand, at different times at the above time, the CLT 41 is referred to via the output of the memory 11 , the outputs 240, 241 of the CLT 41 being supplied to the DAC at 231 and 232 via a logic circuit. As a result, the possibility of combining the displayable colors by means of CLT can be expanded at times other than the times of high-contrast display. As such, the method of using this CLT can also be applied to the configuration shown in FIG .

Obwohl die Ausgestaltungen der verschiedenartigen Anzeigefunktionen in den Fig. 20 bis 23 aufgezeigt sind, können diese Ausgestaltungen natürlich auch auf die anderen, bereits beschriebenen Ausgestaltungen der vorliegenden Erfindung angewandt werden. Although the configurations of the various display functions are shown in FIGS. 20 to 23, these configurations can of course also be applied to the other configurations of the present invention which have already been described.

Obwohl die vorliegende Erfindung unter Bezugnahme auf einige bevorzugte Ausgestaltungen beschrieben worden ist, ist sie insbesondere nicht darauf beschränkt. Beispielsweise ist die vorliegende Erfindung, obwohl der bisher beschriebene Anwendungsbereich der vorliegenden Erfindung hauptsächlich eine Farbgraphikanzeige eines Computerterminals oder dgl. betrifft, insbesondere nicht hierauf beschränkt, sondern kann auf sämtliche Fälle angewandt werden, bei denen ein Speicher mit großer Kapazität und eine Analogschaltung für eine digitale Datenmenge und deren Speicherung in einem Speicher oder in einem mit DAC ausgerüsteten Bildspeicher wie z. B. in einem Farbdrucker, einem Laserstrahldrucker, einem hochpräzisen digitalen TV, VTR usw., oder einem Meßinstrument, einer Steuervorrichtung oder dgl. unerläßlich ist.Although the present invention is by reference to some preferred embodiments has been described, it is especially not limited to this. For example, the present invention, although the scope described so far of the present invention mainly one Color graphic display of a computer terminal or the like. in particular not limited to this, but can be applied to all cases where a memory with large capacity and an analog circuit for a digital Amount of data and their storage in a memory or in an image memory equipped with DAC, e.g. B. in one Color printer, a laser beam printer, a high-precision digital TV, VTR etc., or a measuring instrument, one Control device or the like. Is essential.

Gemäß der vorliegenden Erfindung ist es möglich, einen Speicher mit großer Kapazität und eine Analogschaltung auf demselben Chip anzuordnen, wodurch ein Halbleiterbauelement, welches einen rauscharmen Speicher mit hoher Kapazität sowie hoher Geschwindigkeit und eine zusätzlich vorliegende Analogschaltung umfaßt, sowie ein neues funktionelles Bauelement erzeugt werden kann, welches ein derartiges Halbleiterbauelement verwendet.According to the present invention, it is possible to have a memory with large capacity and an analog circuit on the same Arrange chip, whereby a semiconductor device, which has a low-noise memory with high capacity as well high speed and an additional analog circuit includes, as well as a new functional component can be generated, which is such a semiconductor device used.

Es ist für den Fachmann selbstverständlich, daß die vorstehende Beschreibung lediglich eine bevorzugte Ausgestaltung der vorliegenden Erfindung darstellt und verschiedenartige Veränderungen und Modifikationen durchgeführt werden können ohne das Prizip und den Schutzbereich der Erfindung zu verlassen.It is understood by those skilled in the art that the foregoing Description is only a preferred embodiment of the present invention and various Changes and modifications can be made without the principle and scope of the invention leave.

Claims (45)

1. Halbleiterbauelement, gekennzeichnet durch
  • - einen Halbleiterchip;
  • - eine Speicherschaltung zur Speicherung von Daten, die auf dem Halbleiterchip vorgesehen ist;
  • - eine Analogschaltung zur Verarbeitung der Daten der Speicherschaltung, welche ebenfalls auf dem Halbleiterchip vorgesehen ist; und
  • - auf dem Halbleiterchip vorgesehene Leiter zur elektrischen Verbindung von Speicherschaltung und Analogschaltung;
  • - wobei die Speicherschaltung eine Vielzahl von Speicherzellen beinhaltet, und jede dieser Speicherzellen mindestens einen Feldeffekttransistor umfaßt.
1. Semiconductor component, characterized by
  • - a semiconductor chip;
  • a memory circuit for storing data, which is provided on the semiconductor chip;
  • - An analog circuit for processing the data of the memory circuit, which is also provided on the semiconductor chip; and
  • - Provided on the semiconductor chip conductor for the electrical connection of the memory circuit and analog circuit;
  • - The memory circuit includes a plurality of memory cells, and each of these memory cells comprises at least one field effect transistor.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Analogschaltung eine Digital/Analogwandlerschaltung aufweist. 2. The semiconductor component according to claim 1, characterized in that the analog circuit is a digital / analog converter circuit having.   3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Speicherschaltung eine erste Einrichtung für ein Ersetzen einer mangelhaften Speicherzelle mit einer redundanten Speicherzelle umfaßt.3. Semiconductor component according to claim 2, characterized in that the memory circuit a first device for a Replace a defective memory cell with one includes redundant memory cell. 4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die Analogschaltung eine weitere Einrichtung zur Änderung der Charakteristik der Analogschaltung umfaßt.4. Semiconductor component according to claim 3, characterized in that the analog circuit another device for change the characteristics of the analog circuit. 5. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß diese erste und zweite Einrichtung aus einem Schmelzelement bestehen.5. The semiconductor device according to claim 4, characterized in that these first and second devices from a fusible element consist. 6. Halbleiterbauelement nach Anspruch 2, weiterhin gekennzeichnet durch eine Schalteranordnung zur Ermöglichung eines in Übereinstimmung mit einem Testsignal von außen erfolgenden Zugriffs auf die Speicherschaltung und die Analogschaltung.6. The semiconductor device according to claim 2, still characterized by a switch arrangement to enable a in accordance with an external test signal Access to the memory circuit and the analog circuit. 7. Halbleiterbauelement nach Anspruch 2, weiterhin gekennzeichnet durch eine Einrichtung zur Erzeugung von Bilddaten für einen hohen Kontrast durch zeitliche Verarbeitung der von der Speicherschaltung oder einem räumlichen Teil dieser Speicherschaltung abgegebenen Bilddaten.7. The semiconductor component according to claim 2, still characterized by a device for generating image data for a high contrast due to the temporal processing of the  Memory circuit or a spatial part of this Storage circuit output image data. 8. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Anlogschaltung eine Analog/Digitalwandlerschaltung und eine Digital/Analogwandlerschaltung umfaßt.8. The semiconductor device according to claim 1, characterized in that the analog circuit is an analog / digital converter circuit and comprises a digital / analog converter circuit. 9. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Speicherschaltung eine erste Einrichtung zur Heilung (remedying) der Speicherschaltung, und die Analogschaltung eine weitere Einrichtung zur Steuerung der Charakteristik der Analogschaltung beinhaltet, wobei erste und zweite Einrichtung in der gleichen Weise aufgebaut sind.9. The semiconductor device according to claim 2, characterized in that the memory circuit is a first facility for healing (remedying) the memory circuit, and the analog circuit another device for controlling the characteristic of the analog circuit, the first and second device are constructed in the same way. 10. Halbleiterbauelement nach Anspruch 2, gekennzeichnet durch eine auf dem Halbleiterchip vorgesehene Logikschaltung zur Steuerung der Speicher- und Analogschaltung.10. The semiconductor component according to claim 2, marked by a logic circuit provided on the semiconductor chip to control the memory and analog circuit. 11. Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, daß die Logikschaltung einen Mikrocomputer aufweist. 11. The semiconductor component according to claim 10, characterized in that the logic circuit has a microcomputer.   12. Halbleiterelement nach Anspruch 2, weiterhin gekennzeichnet durch eine auf dem Halbleiterchip angeordnete Eingangslogikschaltung zur Steuerung der der Speicherschaltung eingespeisten Eingangsdaten.12. The semiconductor element according to claim 2, still characterized by an input logic circuit arranged on the semiconductor chip to control the fed into the memory circuit Input data. 13. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Speicherschaltung eines CMOS-Schaltung und eine bipolare Schaltung umfaßt.13. The semiconductor component according to claim 2, characterized in that the memory circuit of a CMOS circuit and a includes bipolar circuit. 14. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Analogschaltung eine CMOS-Schaltung und eine bipolare Schaltung umfaßt.14. The semiconductor component according to claim 2, characterized in that the analog circuit is a CMOS circuit and a includes bipolar circuit. 15. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Logikschaltung eine CMOS-Schaltung und eine bipolare Schaltung umfaßt.15. The semiconductor component according to claim 2, characterized in that the logic circuit is a CMOS circuit and a bipolar Circuit includes. 16. Halbleiterbauelement nach Anspruch 2, weiterhin gekennzeichnet durch
  • - einen ersten Energieversorgungsanschluß für die Speicherschaltung; sowie
  • - einen zweiten Energieversorgungsanschluß für die Analogschaltung; wobei der erste und zweite Energieversorgungsanschluß getrennt voneinander sind.
16. The semiconductor device according to claim 2, further characterized by
  • - A first power supply connection for the memory circuit; such as
  • - A second power supply connection for the analog circuit; the first and second power supply connections being separate from one another.
17. Halbleiterbauelement nach Anspruch 2, weiterhin gekennzeichnet durch
  • - einen ersten Energieversorgungsanschluß für die Speicherschaltung; und
  • - einen zweiten Energieversorgungsanschluß für die Analogschaltung;
  • - eine Entkopplungsschaltung zur Entfernung eines Rauschens des ersten Energieversorgungsanschlusses vom zweiten Energieversorgungsanschluß.
17. The semiconductor device according to claim 2, further characterized by
  • - A first power supply connection for the memory circuit; and
  • - A second power supply connection for the analog circuit;
  • - A decoupling circuit for removing noise from the first power supply connection from the second power supply connection.
18. Halbleiterbauelement nach Anspruch 17, dadurch gekennzeichnet, daß die Entkopplungsschaltung einen Widerstand und einen Kondensator enthält.18. The semiconductor component as claimed in claim 17, characterized in that the decoupling circuit has one resistor and one Contains capacitor. 19. Halbleiterbauelement nach Anspruch 17, dadurch gekennzeichnet, daß die Entkopplungsschaltung einen Schalter, einen Widerstand und einen Kondensator aufweist.19. The semiconductor component as claimed in claim 17, characterized in that the decoupling circuit is a switch, a Has resistance and a capacitor. 20. Halbleiterbauelement nach Anspruch 17, dadurch gekennzeichnet, daß die Entkopplungsschaltung einen Schalttransistor und einen Kondensator umfaßt. 20. The semiconductor component according to claim 17, characterized in that the decoupling circuit a switching transistor and comprises a capacitor.   21. Halbleiterbauelement nach Anspruch 2, bei dem die Speicherschaltung gekennzeichnet ist durch
  • - eine Vielzahl von Speicherzellen, wobei jede Speicherzelle eine aus Treiber-MOS-Transistoren, Lastwiderständen und Übertragungs-MOS-Transistoren bestehende Flip/ Flop-Schaltung aufweist;
  • - wobei eine Source- oder Drainelektrode eines der Treiber- MOS-Transistoren elektrisch mit einem der Lastwiderstände, mit der Source- oder Drainelektrode eines der Übertragungs-MOS-Transistoren und mit einer Gateelektrode eines anderen Treiber-MOS-Transistors verbunden ist;
  • - wobei eine Source- oder Drainelektrode des anderen Treiber-MOS-Tranistors elektrisch mit einem anderen der Widerstände, mit der Source- oder Drainelektrode eines anderen der Übertragungs-MOS-Transistoren und mit der Gateelektrode des einen Treiber-Transistors verbunden ist;
  • - eine erste Spannungsversorgungselektrode;
  • - wobei eine Drain- oder Sourceelektrode der beiden Treiber-MOS-Transistoren mit dieser ersten Spannungsversorgungselektrode elektrisch verbunden sind;
  • - eine Vielzahl von Wortleitungen (word line means) zur Auswahl einer Speicherzelle, wobei jede Wortleitung elektrisch mit der Gateelektrode eines jeden Übertragungs- MOS-Tranistors verbunden ist;
  • - einer Vielzahl von Datenleitungspaaren zur Auswahl einer Speicherzelle, wobei jedes Datenleitungspaar mit einer Source- oder Drainelektrode der Übertragungs- MOS-Transistoren elektrisch verbunden ist und eines der Datenleitungspaare "HOCH"-Pegeldaten und das andere der Datenleitungspaare "NIEDRIG"-Pegeldaten besitzt;
  • - eine Vielzahl von Spannungsversorgungselektroden zur Energieversorgung der Speicherzellen, wobei jede Spannungsversorgungselektrode elektrisch mit den Lastwiderständen verbunden ist.
21. The semiconductor component according to claim 2, wherein the memory circuit is characterized by
  • a plurality of memory cells, each memory cell having a flip / flop circuit consisting of driver MOS transistors, load resistors and transfer MOS transistors;
  • - wherein a source or drain electrode of one of the driver MOS transistors is electrically connected to one of the load resistors, to the source or drain electrode of one of the transfer MOS transistors and to a gate electrode of another driver MOS transistor;
  • - wherein a source or drain electrode of the other driver MOS transistor is electrically connected to another of the resistors, to the source or drain electrode of another of the transfer MOS transistors and to the gate electrode of the one driver transistor;
  • - a first voltage supply electrode;
  • - wherein a drain or source electrode of the two driver MOS transistors are electrically connected to this first voltage supply electrode;
  • a plurality of word lines means for selecting a memory cell, each word line being electrically connected to the gate electrode of each transmission MOS transistor;
  • a plurality of data line pairs for selecting a memory cell, each data line pair being electrically connected to a source or drain electrode of the transfer MOS transistors and one of the data line pairs having "HIGH" level data and the other of the data line pairs having "LOW" level data;
  • - A plurality of voltage supply electrodes for supplying energy to the memory cells, each voltage supply electrode being electrically connected to the load resistors.
22. Halbleiterautomat nach Anspruch 2, bei dem die Speicherschaltung gekennzeichnet ist durch
  • - eine Vielzahl von Speicherzellen, wobei jede Speicherzelle einen MOS-Transistor und einen Kondensator aufweist,
  • - wobei eine Source- oder Drainelektrode des MOS- Transistors elektrisch mit einer der Elektroden des Kondensators verbunden ist;
  • - eine Vielzahl von Wortleitungen zur Auswahl der Speicherzellen, wobei jede Wortleitung elektrisch mit der Gateelektrode des MOS-Transistors verbunden ist;
  • - eine Vielzahl von Datenleitungspaaren zur Auswahl der Speicherzellen, wobei jede dieser Datenleistungen mit der Drain- oder Sourceelektrode des MOS-Transistors elektrisch verbunden ist und eines der Datenlinienpaare "HOCH"-Pegeldaten und das andere der Datenlinienpaare "Niedrig"-Pegeldaten bei normalem Betrieb besitzt.
22. The semiconductor machine according to claim 2, wherein the memory circuit is characterized by
  • a plurality of memory cells, each memory cell having a MOS transistor and a capacitor,
  • - wherein a source or drain electrode of the MOS transistor is electrically connected to one of the electrodes of the capacitor;
  • a plurality of word lines for selecting the memory cells, each word line being electrically connected to the gate electrode of the MOS transistor;
  • a plurality of data line pairs for the selection of the memory cells, each of these data powers being electrically connected to the drain or source electrode of the MOS transistor and one of the data line pairs having "HIGH" level data and the other of the data line pairs having "low" level data during normal operation .
23. Halbleiterbauelement, gekennzeichnet durch
  • - einen Halbleiterchip;
  • - eine Speicherschaltung, welche besteht aus
    • - einer Vielzahl von Speicherzellen, wobei jede Speicherzelle einen Feldeffekttransistor und einen Kondensator aufweist;
    • - wobei eine Source- oder Drainelektrode des Feldeffekttransistors mit der einen Elektrode des Kondensators elektrisch verbunden ist;
    • - einer Vielzahl von Wortleitungen zur Auswahl der Speicherzellen, wobei jede Wortleitung elektrisch mit der Gateelektrode des Feldeffekttransistors verbunden ist;
    • - einer Vielzahl von Datenleitungspaaren zur Auswahl der Speicherzellen, wobei jedes Datenleitungspaar mit einer Drain- oder Sourceelektrode des Feldeffekttransistors verbunden ist und ein Datenleitungspaar "HOCH"-Pegeldaten und das andere Datenleitungspaar "NIEDRIG"-Pegeldaten im normalen Betrieb aufweist;
  • - eine Analogschaltung zur Verarbeitung der Daten der Speicherschaltung;
  • - wobei Speicherschaltung und Analogschaltung auf demselben Halbleiterchip angeordnet sind; und
  • - die Analogschaltung einen Digital/Analogwandler umfaßt.
23. Semiconductor component, characterized by
  • - a semiconductor chip;
  • - A memory circuit, which consists of
    • a plurality of memory cells, each memory cell having a field effect transistor and a capacitor;
    • - wherein a source or drain electrode of the field effect transistor is electrically connected to the one electrode of the capacitor;
    • a plurality of word lines for selecting the memory cells, each word line being electrically connected to the gate electrode of the field effect transistor;
    • a plurality of data line pairs for selecting the memory cells, each data line pair being connected to a drain or source electrode of the field effect transistor and having one data line pair "HIGH" level data and the other data line pair "LOW" level data in normal operation;
  • an analog circuit for processing the data of the memory circuit;
  • - The memory circuit and analog circuit are arranged on the same semiconductor chip; and
  • - The analog circuit comprises a digital / analog converter.
24. Halbleiterbauelement nach Anspruch 23, dadurch gekennzeichnet, daß die Speicherschaltung eine erste Einrichtung zur Heilung (remedying) der Speicherschaltung und die Analogschaltung eine zweite Einrichtung zur Steuerung der Charakteristik der Analogschaltung umfaßt, wobei die erste und zweite Einrichtung in der gleichen Weise aufgebaut sind.24. The semiconductor component as claimed in claim 23, characterized in that the memory circuit is a first facility for healing (remedying) the memory circuit and the analog circuit a second device for controlling the characteristic of the analog circuit, the first and second device are constructed in the same way. 25. Halbleiterbauelement nach Anspruch 23, gekennzeichnet durch eine Logikschaltung zur Steuerung der Speicherschaltung und der Analogschaltung, wobei die Logikschaltung auf demselben Halbleiterchip angeordnet ist.25. The semiconductor component according to claim 23, marked by a logic circuit for controlling the memory circuit and the analog circuit, the logic circuit on the same semiconductor chip is arranged. 26. Halbleiterbauelement nach Anspruch 25, dadurch gekennzeichnet, daß die Logikschaltung einen Mikrocomputer umfaßt.26. The semiconductor component as claimed in claim 25, characterized in that the logic circuit comprises a microcomputer. 27. Halbleiterbauelement nach Anspruch 23, gekennzeichnet durch eine Eingangslogikschaltung zur Steuerung der Eingangsdaten, welche der Speicherschaltung eingespeist werden, wobei die Eingangslogikschaltung auf dem Halbleiterchip angeordnet ist. 27. The semiconductor component as claimed in claim 23, marked by an input logic circuit for controlling the input data, which are fed into the memory circuit, the input logic circuit on the semiconductor chip is arranged.   28. Halbleiterbauelement nach Anspruch 23, dadurch gekennzeichnet, daß die Speicherschaltung eine CMOS-Schaltung und eine bipolare Schaltung umfaßt.28. The semiconductor component as claimed in claim 23, characterized in that the memory circuit is a CMOS circuit and a includes bipolar circuit. 29. Halbleiterbauelement nach Anspruch 23, dadurch gekennzeichnet, daß die Analogschaltung eine CMOS-Schaltung und eine bipolare Schaltung umfaßt.29. The semiconductor component as claimed in claim 23, characterized in that the analog circuit is a CMOS circuit and a includes bipolar circuit. 30. Halbleiterbauelement nach Anspruch 23, dadurch gekennzeichnet, daß die Logikschaltung eine CMOS-Schaltung und eine bipolare Schaltung umfaßt.30. The semiconductor component according to claim 23, characterized in that the logic circuit is a CMOS circuit and a bipolar Circuit includes. 31. Halbleiterbauelement nach Anspruch 23, gekennzeichnet durch
  • - einen ersten Energieversorgungsanschluß für die Speicherschaltung; und
  • - einen zweiten Energieversorgungsanschluß für die Analogschaltung;
  • - wobei erster und zweiter Energieversorgungsanschluß getrennt voneinander sind.
31. A semiconductor device according to claim 23, characterized by
  • - A first power supply connection for the memory circuit; and
  • - A second power supply connection for the analog circuit;
  • - The first and second power supply connection are separate from each other.
32. Halbleiterbauelement nach Anspruch 23, gekennzeichnet durch
  • - einen ersten Energieversorungsanschluß für die Speicherschaltung; und
  • - einen zweiten Energieversorungsanschluß für die Analogschaltung;
  • - eine Entkopplungsschaltung zur Entfernung des Rauschens des ersten Energieversorgungsanschlusses vom zweiten Energieversorgungsanschluß.
32. Semiconductor component according to claim 23, characterized by
  • - A first power supply connection for the memory circuit; and
  • - A second power supply connection for the analog circuit;
  • - A decoupling circuit for removing the noise of the first power supply connection from the second power supply connection.
33. Halbleiterbauelement nach Anspruch 23, dadurch gekennzeichnet, daß die Entkopplungsschaltung einen Widerstand und einen Kondensator aufweist.33. Semiconductor component according to claim 23, characterized in that the decoupling circuit has one resistor and one Has capacitor. 34. Halbleiterbauelement nach Anspruch 23, dadurch gekennzeichnet, daß die Entkopplungsschaltung einen Schalter, einen Widerstand und einen Kondensator aufweist.34. Semiconductor component according to claim 23, characterized in that the decoupling circuit is a switch, a Has resistance and a capacitor. 35. Halbleiterbauelement nach Anspruch 32, dadurch gekennzeichnet, daß die Entkopplungsschaltung einen Schalttransistor und einen Kondensator aufweist. 35. Semiconductor component according to claim 32, characterized in that the decoupling circuit a switching transistor and has a capacitor.   36. Halbleiterbauelement gekennzeichnet durch
  • - einen Halbleiterchip;
  • - eine erste Schaltung, eine zweite Schaltung und eine Schaltungsanordnung zur Ermöglichung eines in Übereinstimmung mit einem Testsignal direkten Zugriffs von der Außenseite des Halbleiterchips auf die erste und die zweite Schaltung, wobei die erste Schaltung, die zweite Schaltung und die Schalteranordnung auf demselben Halbleiterchip angeordnet sind.
36. Semiconductor component characterized by
  • - a semiconductor chip;
  • a first circuit, a second circuit and a circuit arrangement for enabling direct access in accordance with a test signal from the outside of the semiconductor chip to the first and the second circuit, the first circuit, the second circuit and the switch arrangement being arranged on the same semiconductor chip .
37. Halbleiterbauelement nach Anspruch 36, dadurch gekennzeichnet, daß die erste Schaltung eine Speicherschaltung ist, welche einen Feldeffekttransistor aufweist.37. Semiconductor component according to claim 36, characterized in that the first circuit is a memory circuit, which has a field effect transistor. 38. Halbleiterbauelement nach Anspruch 37, dadurch gekennzeichnet, daß die Schalteranordnung einen CMOS-Schalterstromkreis umfaßt.38. The semiconductor component as claimed in claim 37, characterized in that the switch assembly is a CMOS switch circuit includes. 39. Halbleiterbauelement nach Anspruch 37, dadurch gekennzeichnet, daß die Speicherzelle der Speicherschaltung eine dynamische Speicherzelle ist. 39. Semiconductor component according to claim 37, characterized in that the memory cell of the memory circuit is dynamic Memory cell is.   40. Halbleiterbauelement nach Anspruch 39, dadurch gekennzeichnet, daß die dynamische Speicherzelle eine einzelne Transistorspeicherzelle ist, welche aus einem MOS-Transistor und einem Kondensator besteht.40. Semiconductor component according to claim 39, characterized in that the dynamic memory cell is a single transistor memory cell is which consists of a MOS transistor and a capacitor. 41. Halbleiterbauelement nach Anspruch 37, weiterhin gekennzeichnet durch eine Einrichtung zur Erzeugung von Bilddaten für einen hohen Kontrast durch zeitliche Verarbeitung der Bilddaten, die in einer Zeitsequenz von der Speicherschaltung oder einem räumlichen Teil dieser Speicherschaltung ausgegeben werden.41. The semiconductor component as claimed in claim 37, still characterized by a device for generating image data for a high contrast due to temporal processing of the image data, that in a time sequence from the memory circuit or a spatial part of this memory circuit be issued. 42. Halbleiterbauelement gekennzeichnet durch eine Speicherschaltung für die Speicherung digitaler Bilddaten, eine Wandlereinheit zur Ausgabe eines analogen Videosignals nach Erhalt der digitalen Bilddaten sowie eine Einrichtung zur Erzeugung von Bilddaten für einen hohen Kontrast durch zeitliche Verarbeitung der Bilddaten, die in einer Zeitsequenz von der Speicherschaltung oder eines räumlichen Teils dieser Speicherschaltung ausgeben werden. 42. Semiconductor component characterized by a memory circuit for storing digital Image data, a converter unit for the output of an analog Video signal after receiving the digital image data and a device for generating image data for a high contrast due to the temporal processing of the Image data in a time sequence from the memory circuit or a spatial part of this memory circuit will be spent.   43. Halbleiterbauelement nach Anspruch 42, dadurch gekennzeichnet, daß die Einrichtung zur Erzeugung der Bilddaten für einen hohen Kontrast eine Verzögerungsschaltung für ein Auslesen der in Zeitsequenzen von der Speicherschaltung ausgelesenen Bilddaten und zur Verzögerung dieser Bilddaten um einen Takt, sowie eine logische Gateschaltung zur Übertragung der Bilddaten und des Ausgangssignals der Verzögerungsschaltung zum Eingang der Wandlereinheit in Übereinstimmung mit einem Steuersignal umfaßt.43. The semiconductor component as claimed in claim 42, characterized in that the device for generating the image data for one high contrast a delay circuit for a readout of in time sequences from the memory circuit read image data and to delay this image data by one clock, as well as a logic gate circuit for the transmission of the image data and the output signal the delay circuit to the input of the converter unit in accordance with a control signal. 44. Halbleiterbauelement nach Anspruch 42, dadurch gekennzeichnet, daß die Speicherschaltung einen ersten Bildspeicher zur Speicherung von Bilddaten einer hohen Bildpunktzahl sowie einen zweiten Bildspeicher zur Speicherung von Bilddaten für einen hohen Kontrast aufweist, wobei die Bilddaten für einen hohen Kontrast, welche aus dem zweiten Bildspeicher ausgelesen werden, zum Eingang der Wandlereinheit über die logische Gateschaltung unter der Steuerung durch Steuersignal übermittelt werden.44. The semiconductor component according to claim 42, characterized in that the memory circuit for a first image memory Storage of image data of a high number of pixels and a second image memory for storing Has image data for high contrast, the High contrast image data resulting from the can be read out to the input of the second image memory Converter unit via the logic gate circuit under the Control can be transmitted by control signal. 45. Halbleiterbauelement nach Anspruch 43 gekennzeichnet durch eine Schalteranordnung zur Ermöglichung eines in Abhängigkeit eines Testsignals direkten Zugriffs auf die Wandlereinheit von der Außenseite des Halbleiterbauelements.45. The semiconductor component according to claim 43 marked by a switch arrangement to enable a depending of a test signal direct access to the  Transducer unit from the outside of the semiconductor component.
DE3832456A 1987-09-25 1988-09-23 Semiconductor device with a memory circuit and an analog circuit Ceased DE3832456A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62238724A JP2656504B2 (en) 1987-09-25 1987-09-25 Semiconductor device

Publications (1)

Publication Number Publication Date
DE3832456A1 true DE3832456A1 (en) 1989-04-13

Family

ID=17034316

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3832456A Ceased DE3832456A1 (en) 1987-09-25 1988-09-23 Semiconductor device with a memory circuit and an analog circuit

Country Status (3)

Country Link
JP (1) JP2656504B2 (en)
KR (1) KR890005741A (en)
DE (1) DE3832456A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1357557A1 (en) * 2002-04-24 2003-10-29 Excellatron Solid State, LLC Systems and methods for reducing noise in mixed-mode integrated circuits

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243948A (en) * 1992-02-27 1993-09-21 Sanyo Electric Co Ltd Photodetector
DE19737589C1 (en) * 1997-08-28 1998-11-26 Siemens Ag Interface arrangement for IC with full-custom and semi-custom clock domain
JP5763670B2 (en) 2010-11-04 2015-08-12 株式会社ソシオネクスト Semiconductor integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044340A (en) * 1974-12-25 1977-08-23 Hitachi, Ltd. Semiconductor memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160215U (en) * 1981-04-01 1982-10-07
JPS6177357A (en) * 1984-09-25 1986-04-19 Hitachi Ltd Manufacture of semiconductor memory device and manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044340A (en) * 1974-12-25 1977-08-23 Hitachi, Ltd. Semiconductor memory

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Elektronik, 5/7.3.1986, S.106-110 *
IBM Technical Disclosure Bulletin, Vol. 18, No. 7, Dezember 1975, S.2181,2182 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1357557A1 (en) * 2002-04-24 2003-10-29 Excellatron Solid State, LLC Systems and methods for reducing noise in mixed-mode integrated circuits

Also Published As

Publication number Publication date
JP2656504B2 (en) 1997-09-24
JPS6482556A (en) 1989-03-28
KR890005741A (en) 1989-05-16

Similar Documents

Publication Publication Date Title
DE3913219C2 (en)
DE4007187C2 (en) Integrated semiconductor circuit device
DE3712178C2 (en)
DE3716518A1 (en) SEMICONDUCTOR STORAGE DEVICE
DE19581814B4 (en) Semiconductor test chip with wafer-integrated switching matrix
DE2627546A1 (en) INTEGRATED CIRCUIT, HIGH PACKING DENSITY
DE19840930A1 (en) Digital / analog converter, driver circuit for liquid crystal displays and method for converting a digital signal into an analog signal
DE3318829A1 (en) REMOTE CONTROL DEVICE
DE3530591C2 (en)
DE3537015A1 (en) SEMICONDUCTOR STORAGE
DE2335785B2 (en) Circuit arrangement for testing a matrix wiring
DE3404452A1 (en) DOT MATRIX DISPLAY UNIT
DE69633695T2 (en) Configurable test contacts to facilitate parallel testing of integrated circuits
DE19832960A1 (en) DRAM semiconductor memory with burn-in function
DE4445431A1 (en) Active matrix video display with multiple drive lines
DE3832456A1 (en) Semiconductor device with a memory circuit and an analog circuit
EP0282975B1 (en) Multi-stage integrated decoder device
DE3518170A1 (en) COMPUTER / SCREEN INTERFACE
DE3430145C2 (en) Semiconductor storage device
DE19934297C1 (en) Semiconductor integrated circuit with NMOS transistors
DE3644322C2 (en)
DE4321211C2 (en) Semiconductor wafer and method for its production, as well as semiconductor device and test device therefor with pre-aging possibility (&#34;burn-in&#34;)
DE2335824B2 (en) Circuit arrangement and method for checking the correctness of connections
DE2307295A1 (en) DIGITAL CIRCUIT
EP0459001B1 (en) Integrated semiconductor memory

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8131 Rejection