DE3821775A1 - Halbleiterschichtstruktur fuer laserdiode mit vergrabener heterostruktur - Google Patents

Halbleiterschichtstruktur fuer laserdiode mit vergrabener heterostruktur

Info

Publication number
DE3821775A1
DE3821775A1 DE19883821775 DE3821775A DE3821775A1 DE 3821775 A1 DE3821775 A1 DE 3821775A1 DE 19883821775 DE19883821775 DE 19883821775 DE 3821775 A DE3821775 A DE 3821775A DE 3821775 A1 DE3821775 A1 DE 3821775A1
Authority
DE
Germany
Prior art keywords
substrate
layer
crystal lattice
semiconductor layer
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19883821775
Other languages
English (en)
Inventor
Wolfgang Dr Rer Nat Thulke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19883821775 priority Critical patent/DE3821775A1/de
Publication of DE3821775A1 publication Critical patent/DE3821775A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0208—Semi-insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Description

Die monolithische Integration von Laserdioden mit anderen opto­ elektronischen oder optischen Komponenten zielt auf kosten­ günstige Fertigung und größere Übertragungskapazitäten von Mo­ dulen für die optische Nachrichtentechnik.
Integrierbare Laserdioden sollen mit planaren Techniken her­ stellbar sein, d.h., alle Herstellprozesse (Epitaxie, Photo­ lithographie, Kontaktierung) sollen auf der Oberseite des üb­ licherweise semi-isolierenden Substrats bzw. der darauf abge­ schiedenen Schichten erfolgen. Außerdem sollte die Oberfläche der Laserdiode möglichst eben sein und sich nur geringfügig über das Niveau des Substrats erheben, damit nachfolgende Photolithographieschritte zur Integration weiterer Komponen­ ten auf dem Substrat erleichtert werden. Das Ziel größerer Übertragungsraten erfordert Laser mit niedrigem Serienwider­ stand und geringen parasitären Kapazitäten.
Für das Problem der parasitären Kapazitäten, die im wesent­ lichen von großflächigen p-n-Übergängen an Sperrschichten seit­ lich des Strompfades herrühren, gibt es bisher zwei Lösungen. Die erste besteht darin, die Flächen der zusätzlichen p-n-Über­ gänge nachträglich zu verringern. Bei der zweiten Lösung erfolgt die Stromführung nicht durch Sperrschichten, sondern entweder durch unterschiedliche Potentiale am p-n-Übergang der Laserdiode oder durch das Anwachsen einer hochohmigen (semi-isolierenden) Halbleiterschicht seitlich des aktiven Streifens. Diese Laserstrukturen werden üblicherweise aus Epitaxieschichten hergestellt, die auf (100)-Kristallflä­ chen binärer Halbleiterkristalle (z.B. InP, GaAs) abgeschieden werden. Verschieden dotierte und durch verschiedene Kontakte anzuschließende Schichten liegen daher übereinander. Die Kon­ taktierung auf nur einer Seite ist daher nur möglich, wenn Teile dieser Schichten entweder nachträglich entfernt oder bei der Epitaxie durch Masken abgedeckt werden, oder wenn ihr ursprünglicher Leitfähigkeitstyp durch nachträgliche Ein­ diffusion von Dotieratomen auf Teilflächen der Struktur verän­ dert wird. Alle diese Kontaktierungsverfahren sind von Nach­ teil, da sie entweder stark strukturierte, unebene Oberflächen oder hohe Serienwiderstände bewirken.
Aufgabe der vorliegenden Erfindung ist, eine Laserdiode mit ge­ ringen parasitären Kapazitäten und planarer Oberfläche, die ausschließlich auf der Epitaxieseite kontaktiert wird, und ein Verfahren zu deren Herstellung anzugeben.
Die erfindungsgemäße Lösung des Problems besteht darin, die Epitaxieschichten nicht planparallel auf Substraten mit (100)-Oberfläche aufzubringen, sondern auf begrenzten (100)- Flächen, die durch photolithographische Strukturierung oder lo­ kale Epitaxie auf (111)-Substraten hergestellt werden. Die Keimbildungs- und Wachstrumsraten sind auf den (100)-Ebenen der in Frage kommenden Kristalle wesentlich größer als auf den (111)-Ebenen, so daß sich der Schichtaufbau der Laserdiode vorwiegend lateral ausbildet. Unterschiedliche Wachstumsraten auf den verschiedenen Kristallebenen sind bei Flüssigphasen­ epitaxie besonders ausgeprägt, werden aber auch bei Gasphasen­ epitaxieverfahren beobachtet, wenn das Wachstum nahe dem thermodynamischen Gleichgewicht erfolgt.
Fig. 1 zeigt den prinzipiellen Aufbau einer erfindungsgemäßen Laserdiode im schematischen Querschnitt.
Fig. 2 zeigt den Herstellungsablauf eines Ausführungsbei­ spiels in vier zeitlich aufeinander folgenden Ab­ schnitten.
Fig. 3 zeigt eine Variante des Herstellungsverfahrens, bei der die selektive Epitaxie durch eine Oxidschicht auf den erhabenen (111)-Flächen des Substrats unter­ stützt wird.
Fig. 4 zeigt zwei Ausführungsbeispiele mit mehreren Laserre­ sonatoren, die entweder gemeinsam (a) oder getrennt (b) elektrisch angesteuert werden können. Die Laser­ resonatoren können die gleiche oder verschiedene Ma­ terialzusammensetzungen besitzen und dementsprechend Licht gleicher oder verschiedener Wellenlängen emit­ tieren.
Es folgt die Beschreibung des prinzipiellen Aufbaus einer er­ findungsgemäßen Laserdiode anhand der Fig. 1. Diese Laserdiode besteht aus mindestens drei mittels Epitaxieverfahren aufge­ brachten Schichten 2, 3, 4 aus Halbleitermaterial und zwei ge­ trennten Metallisierungen 6, 7 gegensätzlicher Polarität auf einem semi-isolierenden Substrat 1 (z.B. InP mit Eisen dotiert). Die überwachsene Oberfläche 10 des Substrates 1 fällt im wesentlichen mit einer (111)-Kristallgitterebene des Substrates 1 zusammen. Erfindungswesentlich ist dabei, daß diese überwachsene Oberfläche 10 mindestens innerhalb breiter Streifen, die in (01)-Richtung orientiert sind, ca. 1 bis 2 µm tiefer geätzt sind. Dabei bildet sich zumindest an einer Ver­ tiefungskante jeweils eine schmale (100)-Fläche aus. Gegebenen­ falls erhält man diese (100)-Ebene erst nach dem Aufwachsen einer ersten Schicht 2 aus Halbleitermaterial. Für das Weitere wird diese (100)-Kristallgitterebene als erste Kristallgitter­ ebene und die (111)-Ebene als zweite Kristallgitterebene des Substrates (1) bezeichnet. Bei der Auswahl dieser Kristallgit­ terebenen ist zu beachten, daß das Halbleitermaterial der auf­ zuwachsenden Schichten vorwiegend lateral, d.h. coplanar zur zweiten Kristallgitterebene aufwächst.
Es ergibt sich so bei der Herstellung der in der Fig. 1 gezeig­ te typische Aufbau, bei dem die erste Schicht 2 hauptsächlich in einem streifenförmigen Bereich angrenzend an den Bereich 9 der Substratoberfläche, in dem die Substratoberfläche mit der ersten Kristallgitterebene zusammenfällt, aufgewachsen ist. Diese erste durch Epitaxie aufgewachsene Schicht 2 ist von einem ersten Leitfähigkeitstyp (z.B. n-dotiertes InP) und wächst infolge der Auswahl der Kristallgitterebenen, die die Oberfläche 10 des Substrates 1 bilden, vorwiegend lateral. Ihre Breite, gesehen in dem in Fig. 1 dargestellten Querschnitt, be­ trägt einige Mikrometer, ihre transversal, d.h. in Fig. 1 senk­ recht gesehen, gemessene Dicke entspricht in diesem Bereich un­ gefähr der Höhe der Strukturierung des Substrates 1. Außerhalb des beschriebenen streifenförmigen Bereiches ist diese Schicht nur dünn oder gar nicht auf der mit der zweiten Kristallgitter­ ebene des Substrates 1 zusammenfallenden überwachsenen Oberfläche 10 des Substrates 1 aufgewachsen. Das Substrat 1 mit der aufgewachsenen ersten Schicht 2 ist in Fig. 2a dargestellt.
Auf der ersten Schicht 2 befindet sich eine zweite Schicht 3, die die laseraktive Schicht darstellt und entweder undotiert oder schwach dotiert vom ersten oder einem zweiten Leitfähig­ keitstyp ist. Ihre Zusammensetzung, die die Emissionswellen­ länge des Lasers bestimmt, wird so gewählt, daß sie eine größere Brechzahl und eine geringere Energiebandlücke als die erste Schicht 2 und die dritte Schicht 4 besitzt (z. B. In1-x Ga x As y P a-y ; x, y zwischen 0 und 1). Die Dicke dieser zweiten Schicht 3, gemessen in (100)-Richtung, beträgt nur wenige 100 nm.
Auf die zweite Schicht 3 folgt eine dritte Schicht 4, die vom zweiten Leitfähigkeitstyp (z.B. p-dotiertes InP) ist. Diese dritte Schicht 4 ist ähnlich wie die erste Schicht 2 in late­ raler Richtung stärker aufgewachsen als in transversaler Richtung in einem an die zweite Schicht 3 angrenzenden streifenförmigen Bereich. Auf den mit der (111)-Kristallgitter­ ebenen parallelen Oberflächen der vorhergehenden, d.h. der zweiten Schicht 3 ist diese dritte Schicht 4 ebenfalls verhält­ nismäßig dünn aufgewachsen. Dabei wird die zweite Schicht 3, die die laseraktive Schicht darstellt, nach oben abgeschlossen. Eine vierte Schicht 5 mit dem gleichen Leitfähigkeitstyp wie die dritte Schicht 4, aber anderer Zusammensetzung als diese, kann zur Verbesserung des Kontaktwiderstandes epitaktisch auf­ gewachsen sein. Weitere Schichten können den Aufbau ergänzen, ohne das Strukturprinzip zu verändern. Die während des Her­ stellungsprozesses produzierten Teilaufbauten mit der zweiten Schicht 3 bzw. mit der dritten Schicht 4 und einer vierten Schicht 5 zeigen die Fig. 2b bzw. 2c.
Nach dem Aufwachsen der Halbleiterschichten werden die dritte Schicht 4 und, sofern vorhanden, die vierte Schicht 5 soweit rückgeätzt daß der Streifen der ersten Schicht 2, der sich im Bereich 9 der Substratoberfläche, der mit der ersten Kristall­ gitterebene zusammenfällt, befindet und etwa die Dicke der Substratstrukturierung aufweist, nach oben freigelegt wird, um eine erste Metallisierung 6 aufbringen zu können. Dabei muß die zweite Schicht 3 nach oben von der dritten Schicht 4 vollstän­ dig abgedeckt bleiben. Die vierte Schicht 5 wird gegebenenfalls auf einen Streifen, der sich auf dem Teil der dritten Schicht 4 befindet, dessen Dicke der Dicke der Substratstrukturierung entspricht, rückgeätzt. Die von der ersten Metallisierung 6 und der zweiten Metallisierung 7 nicht bedeckten Oberflächen der Halbleiterschichtstruktur können mit einer Dielektrikumschicht 8 abgedeckt sein. Diese Dielektrikumschicht 8 trennt die erste Metallisierung 6 elektrisch von der zweiten Metallisierung 7. Gleichzeitig begrenzt sie die Metallisierungen in der Breite. Das Bauelement vor dem Aufbringen der Dielektrikumschicht 8 sowie der ersten Metallisierung 6 auf der ersten Schicht 2 und der zweiten Metallisierung 7 für die dritte Schicht 4 bzw. die vierte Schicht 5 zeigt Fig. 2d.
Vor dem Aufwachsen der Halbleiterschichten kann der erhabene Teil der mit der zweiten Kristallgitterebene zusammenfallenden Substratoberfläche mit einer Dielektrikumschicht 8 abgedeckt werden, wie in Fig. 3 dargestellt. In diesem Bereich ist kein Halbleitermaterial aufgewachsen.
Das vorwiegend laterale Wachstum der Schichten ermöglicht es, weitere Laserresonatoren gleicher oder verschiedener Zusammen­ setzung und Emissionswellenlänge in einem Epitaxieprozeß auf einem Substrat herzustellen. Zwei Ausführungsbeispiele solcher Laserarrays sind in Fig. 4 dargestellt.
Fig. 4a zeigt einen Aufbau, bei dem auf dem Substrat 1 eine erfindungsgemäße Strukturierung geätzt ist. Die überwachsene Oberfläche 10 des Substrates weist einen streifenförmigen Bereich 9 auf, der mit der ersten Kristallgitterebene, vorzugs­ weise der (100)-Ebene, des Substrates 1 zusammenfällt. Darauf aufgewachsen ist eine erste Schicht 21, die im an den Bereich 9 angrenzenden Bereich lateral dick aufgewachsen ist und auf der übrigen Oberfläche 10 nur relativ dünn ausgebildet ist. Darauf folgt eine zweite Schicht 31, die lateral dünner als die erste Schicht 21 aufgewachsen ist und die der laseraktiven zweiten Schicht 3 aus Fig. 1 entspricht. Die dritte Schicht 41, die darauf folgt, entspricht in ihren geometrischen Abmessungen der ersten Schicht 21. Die dritte Schicht 41 bedeckt die zweite Schicht 31 nach oben vollständig, ist aber oberhalb der ersten Schicht 21 weggeätzt, um eine Kontaktierung der ersten Schicht 21 zu ermöglichen. Auf die dritte Schicht 41 folgt eine vierte Schicht 32, die in den geometrischen Abmessungen der zweiten Schicht 31 entspricht. Darauf folgt eine fünfte Schicht 22 die wieder lateral stärker aufgewachsen ist und in ihren geometri­ schen Abmessungen der dritten Schicht 41 entspricht. Auch die fünfte Schicht 22 bedeckt die vorhergehende, vierte Schicht 32 nach oben vollständig und ist soweit rückgeätzt, daß die dritte Schicht 41 auf ihrer Oberseite kontaktiert werden kann. Es fol­ gen eine sechste Schicht 33 und eine siebente Schicht 42, die im Aufbau den beiden vorhergehenden Schichten entsprechen. Die Materialien der einzelnen Schichten können allerdings differie­ ren; ebenso kann deren Dotierung unterschiedlich sein. Die zweite Schicht 31, die vierte Schicht 32 und die sechste Schicht 33 sind jeweils als laseraktive Schichten ausgebildet. Diese Halbleiterschichtstruktur wird nach oben von einer Dielektrikumschicht 8 bedeckt, die Aussparungen für das Auf­ bringen der Metallisierungen aufweist. Die erste Schicht 21 be­ sitzt eine erste Metallisierung 61. Die dritte Schicht 41 be­ sitzt eine zweite Metallisierung 71. Die fünfte Schicht 22 be­ sitzt eine dritte Metallisierung 62. Die siebente Schicht 42 besitzt eine vierte Metallisierung 72. Diese Metallisierungen sind durch die streifenförmigen Teile der Dielektrikumschicht 8 elektrisch voneinander getrennt.
Fig. 4b zeigt einen Fig. 4a entsprechenden Aufbau, nur daß im Unterschied hierzu zwischen der zweiten Schicht 31 und der vierten Schicht 32 und zwischen der vierten Schicht 32 und der sechsten Schicht 33 jeweils senkrechte, bis in das Substrat 1 hineinreichende Einschnitte 11 vorhanden sind. Die hauptsächlichen Anteile der dritten Schicht 41 sowie der fünften Schicht 22 werden durch diese Einschnitte 11 in zwei Teile geteilt. Die zweite Metallisierung 71 auf der dritten Schicht 41 wird durch den entsprechenden Einschnitt 11 in zwei Teile 71 a und 71 b geteilt. Die dritte Metallisierung 62 auf der fünften Schicht 22 wird durch den entsprechenden Einschnitt 11 in zwei Teile 62 a und 62 b geteilt. Da das Substrat 1 aus semiisolierenden Material ist, wird auf diese Weise eine Aufbau erreicht, bei dem die jeweiligen laseraktiven Schichten, d.h. die zweite Schicht 31, die vierte Schicht 32 und die sechste Schicht 33 jeweils zu elektrisch getrennten Laserdiodenaufbau­ ten gehören. Auf diese Weise erzielt man einen Aufbau von - in diesem Ausführungsbeispiel - drei monolithisch integrierten, aber elektrisch voneinander getrennten Laserdioden.

Claims (9)

1. Halbleiterschichtstruktur mit einer auf einer Oberfläche eines Substrats aufgewachsenen Schichtenfolge und mit latera­ ler Strombegrenzung und Kontaktierung, dadurch gekennzeichnet,
  • - daß die überwachsene Oberfläche (10) des Substrates (1) min­ destens einen Bereich (9) aufweist, in dem diese Oberfläche (10) mit einer ersten Kristallgitterebene des Substrates (1) zusammenfällt,
  • - daß der übrige Anteil der überwachsenen Oberfläche (10) mit einer zweiten Kristallgitterebene des Substrates (1) zusam­ menfällt,
  • - daß der Bereich (9), in dem die überwachsene Oberfläche (10) des Substrates (1) mit einer ersten Kristallgitterebene des Substrates (1) zusammenfällt, solche Abmessungen aufweist, wie für die stromdurchflossene Querschnittsfläche vorge­ sehen sind, und
  • - daß die Aufeinanderfolge der aufgewachsenen Schichten im für den Stromfluß vorgesehenen Bereich eine senkrecht zur ersten Kristallgitterebene des Substrates (1) verlaufende Orientie­ rung aufweist.
2. Halbleiterschichtstruktur nach Anspruch 1 mit Kontaktierung aus mindestens einer ersten Metallisierung und einer zweiten Metallisierung, dadurch gekennzeichnet, daß diese Metallisierungen auf einer im wesentlichen parallel zur zweiten Kristallgitterebene des Substrates (1) verlaufenden Oberfläche der Halbleiterschichtstruktur aufgebracht sind.
3. Halbleiterschichtstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (1) im wesentlichen semiisolierend ist.
4. Halbleiterschichtstruktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schichtfolge eine für eine Laserdiode gebräuchliche ist.
5. Halbleiterschichtstruktur nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
  • - daß eine Dielektrikumschicht (8) auf der äußeren Oberfläche der Halbleiterschichtstruktur aufgebracht ist und
  • - daß diese Dielektrikumschicht (8) in den für die Kontaktie­ rung vorgesehenen Bereichen der äußeren Oberfläche der Halb­ leiterschichtstruktur unterbrochen ist.
6. Halbleiterschichtstruktur nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,
  • - daß die erste Kristallgitterebene des Substrates (1) eine (100)-Ebene ist,
  • - daß die zweite Kristallgitterebene des Substrates (1) eine (111)-Ebene ist und
  • - daß mindestens eine Schicht der Halbleiterschichtstruktur in Richtung senkrecht zur ersten Kristallgitterebene des Subs­ trates (1) dicker aufgewachsen ist als in Richtung senkrecht zur zweiten Kristallgitterebene des Substrates (1).
7. Halbleiterschichtstruktur nach Anspruch 4 oder 5 rückbezogen auf Anspruch 4, dadurch gekennzeichnet,
  • - daß auf dem Substrat (1) eine erste Schicht (2), die für einen ersten Leitfähigkeitstyp dotiert ist, aufgewachsen ist,
  • - daß auf dieser ersten Schicht (2) eine zweite Schicht (3), die höchstens schwach für den ersten oder einen zweiten Leit­ fähigkeitstyp dotiert ist, aufgewachsen ist,
  • - daß auf dieser zweiten Schicht (3) eine dritte Schicht (4), die für den zweiten Leitfähigkeitstyp dotiert ist, aufge­ wachsen ist,
  • - daß diese Schichten (2, 3, 4) jeweils außerhalb eines Strei­ fens, der von zwei zur ersten Kristallgitterebene des Substrates (1) parallelen Flächen und zwei zur zweiten Kristallgitterebene des Substrates (1) parallelen Flächen begrenzt wird, in Richtung senkrecht zur zweiten Kristallgitterebene des Substrates (1) nur relativ dünn oder gar nicht aufgewachsen sind und
  • - daß bei der ersten Schicht (2) und bei der dritten Schicht (4) der Abstand der zur ersten Kristallgitterebene des Substrates (1) parallelen Begrenzungsflächen des jeweili­ gen Streifens größer ist als der Abstand der zur zweiten Kristallgitterebene des Substrates (1) parallelen Begrenzungsflächen des jeweiligen Streifens.
8. Halbleiterschichtstruktur nach Anspruch 7, dadurch gekennzeichnet, daß mindestens die dritte Schicht (4) im Bereich größter Dicke durch einen zur zweiten Kristallgitterebene des Substrates (1) senkrecht verlaufenden und bis in das Substrat (1) reichenden Einschnitt (11) getrennt ist.
9. Verfahren zur Herstellung einer Halbleiterschichtstruktur nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet,
  • - daß die erste und die zweite Kristallgitterebene des Sub­ strates (1) so gewählt sind, daß Halbleitermaterial (2, 3, 4) bei üblichen Epitaxieprozessen auf der ersten Kristallgit­ terebene schneller aufwächst als auf der zweiten Kristall­ gitterebene,
  • - daß eine mit der zweiten Kristallgitterebene des Substrates (1) zusammenfallende Oberfläche des Substrates (1) inner­ halb breiter Streifen um 0,8 bis 1,2 µm tiefer geätzt wird, so daß sich mindestens an einer der Vertiefungskanten eine Fläche ausbildet, die mit der ersten Kristallgitterebene des Substrates (1) zusammenfällt,
  • - daß mittels Epitaxie eine erste Schicht (2) aus Halbleiter­ material aufgewachsen wird, wobei das Wachstum vorwiegend lateral, d.h. coplanar zur zweiten Kristallgitterebene des Substrates (1), erfolgt,
  • - daß diese erste Schicht (2) mit weiteren Schichten (3, 4) überwachsen wird, wobei das Wachstum jeweils vorwiegend lateral erfolgt,
  • - daß in den erhabenen Bereichen des Substrates (1) die Halbleiterschichtstruktur durch Ätzschritte bearbeitet wird, so daß die für eine Kontaktierung vorgesehenen Schich­ ten (2, 4) partiell freigelegt werden und
  • - daß schließlich die Metallisierungen (6, 7) aufgebracht werden.
DE19883821775 1988-06-28 1988-06-28 Halbleiterschichtstruktur fuer laserdiode mit vergrabener heterostruktur Withdrawn DE3821775A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19883821775 DE3821775A1 (de) 1988-06-28 1988-06-28 Halbleiterschichtstruktur fuer laserdiode mit vergrabener heterostruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19883821775 DE3821775A1 (de) 1988-06-28 1988-06-28 Halbleiterschichtstruktur fuer laserdiode mit vergrabener heterostruktur

Publications (1)

Publication Number Publication Date
DE3821775A1 true DE3821775A1 (de) 1990-01-11

Family

ID=6357424

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883821775 Withdrawn DE3821775A1 (de) 1988-06-28 1988-06-28 Halbleiterschichtstruktur fuer laserdiode mit vergrabener heterostruktur

Country Status (1)

Country Link
DE (1) DE3821775A1 (de)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1498752A (fr) * 1965-10-24 1967-10-20 Texas Instruments Inc Procédé de fabrication de dépôts épitaxiaux
US4329661A (en) * 1979-03-09 1982-05-11 Matsushita Electric Industrial Co., Ltd. Terraced substrate semiconductor laser
US4333061A (en) * 1979-05-30 1982-06-01 Sumitomo Electric Industries, Ltd. Terraced substrate semiconductor laser
US4360920A (en) * 1979-09-18 1982-11-23 Matsushita Electric Industrial Co., Ltd. Terraced substrate semiconductor laser
US4365336A (en) * 1979-11-19 1982-12-21 Matsushita Electric Industrial Co., Ltd. Terraced substrate semiconductor laser
DE2920454C2 (de) * 1978-05-22 1983-11-03 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Halbleiterlaser und Verfahren zu dessen Herstellung
GB2127218A (en) * 1982-08-16 1984-04-04 Omron Tateisi Electronics Co Semiconductor laser
US4456999A (en) * 1980-06-13 1984-06-26 Matsushita Electric Industrial Co., Ltd. Terrace-shaped substrate semiconductor laser
DE3527269A1 (de) * 1984-07-31 1986-02-06 Sharp K.K., Osaka Halbleitervorrichtung
EP0261262A1 (de) * 1986-09-23 1988-03-30 International Business Machines Corporation Streifenlaser mit transversalem Übergang

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1498752A (fr) * 1965-10-24 1967-10-20 Texas Instruments Inc Procédé de fabrication de dépôts épitaxiaux
DE2920454C2 (de) * 1978-05-22 1983-11-03 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Halbleiterlaser und Verfahren zu dessen Herstellung
US4329661A (en) * 1979-03-09 1982-05-11 Matsushita Electric Industrial Co., Ltd. Terraced substrate semiconductor laser
US4333061A (en) * 1979-05-30 1982-06-01 Sumitomo Electric Industries, Ltd. Terraced substrate semiconductor laser
US4360920A (en) * 1979-09-18 1982-11-23 Matsushita Electric Industrial Co., Ltd. Terraced substrate semiconductor laser
US4365336A (en) * 1979-11-19 1982-12-21 Matsushita Electric Industrial Co., Ltd. Terraced substrate semiconductor laser
US4456999A (en) * 1980-06-13 1984-06-26 Matsushita Electric Industrial Co., Ltd. Terrace-shaped substrate semiconductor laser
GB2127218A (en) * 1982-08-16 1984-04-04 Omron Tateisi Electronics Co Semiconductor laser
DE3527269A1 (de) * 1984-07-31 1986-02-06 Sharp K.K., Osaka Halbleitervorrichtung
EP0261262A1 (de) * 1986-09-23 1988-03-30 International Business Machines Corporation Streifenlaser mit transversalem Übergang

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
DE-Z: STEINBERGER, Hartmut: 3D-ICs: Entwicklungs- trends. In: Elektronik, 5/4.3.1988, Nr.5, S.83-86 *
US-Z: BOWERS, J.e u.a.: High-frequency constrictedmesa lasers. In: Appl.Phys.Lett.47,(2) 15.Juli 1985, S.78-80 *
US-Z: CHEN, T.R. u.a.: Low threshold in GaAsP terrace mass transport laser on semi-insulating substrate. In: Appl. Phys.Lett. 41, (12) 15. Dec. 1982,S.1115-1117 *
US-Z: LEON,R.P.u.a: Formation of a pn junction on an anisotropically etched GaAs surface using metalorganic chemical vapor desposition. In: Appl. Phys.Lett. 49,(15) 13.Okt. 1986, S.945-947 *

Similar Documents

Publication Publication Date Title
DE19545164B4 (de) Optische Halbleitervorrichtung mit vergrabenem Wellenleiter und Herstellungsverfahren dafür
DE3689067T2 (de) Verfahren zur herstellung von optischen halbleiterstrukturen.
DE2538471C2 (de)
DE3751243T2 (de) Opto-elektronisches Bauelement und Verfahren zu seiner Herstellung.
DE4429772C2 (de) Verfahren zum Herstellen einer integrierten Modulator-Halbleiterlaservorrichtung
DE69936488T2 (de) Halbleiteremissionselement und Herstellungsverfahren
DE3936694A1 (de) Halbleiterbauteil mit gitterstruktur
DE2713298A1 (de) Halbleiterlaser
DE69118113T2 (de) Optische Halbleiteranordnung und ihr Herstellungsverfahren
DE2509585C3 (de) Halbleiterbauelement mit mehreren epitaktischen Halbleiterschichten, insbesondere Halbleiterlaser oder Feldeffektransistor, sowie Verfahren zu dessen Herstellung
DE69407507T2 (de) Halbleitende optische Vorrichtung mit Mesa-Struktur, die seitlich von einer isolierenden Maske umgeben ist
DE3502326A1 (de) Licht emittierender chip und damit arbeitende optische kommunikationsvorrichtung
DE3509441C2 (de) Halbleiterlaser-Chip
EP0383958B1 (de) Abstimmbarer Halbleiterlaser
EP0390061B1 (de) Verfahren zur Herstellung monolithisch integrierter optoelektronischer Module
DE102004029423A1 (de) Halbleiterlaserelement
DE3887567T2 (de) Halbleiterlaservorrichtung und Verfahren zu ihrer Herstellung.
DE69319317T2 (de) Halbleiterlaser und Herstellungsverfahren
DE2812727A1 (de) Verfahren zur herstellung eines doppelheterostruktur-injektionslasers
DE3714512A1 (de) Halbleiterlaser
EP0002658B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0524459A2 (de) Durchstimmbarer Halbleiterlaser auf semiisolierendem Substrat
DE3020251C2 (de)
DE19650802B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3527269C2 (de)

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee