DE3817421A1 - Clamping circuit having an analog/digital converter - Google Patents
Clamping circuit having an analog/digital converterInfo
- Publication number
- DE3817421A1 DE3817421A1 DE19883817421 DE3817421A DE3817421A1 DE 3817421 A1 DE3817421 A1 DE 3817421A1 DE 19883817421 DE19883817421 DE 19883817421 DE 3817421 A DE3817421 A DE 3817421A DE 3817421 A1 DE3817421 A1 DE 3817421A1
- Authority
- DE
- Germany
- Prior art keywords
- analog
- capacitor
- clamping circuit
- digital converter
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Abstract
Description
Die Erfindung betrifft eine Klemmschaltung nach dem Oberbegriff des Anspruchs 1.The invention relates to a clamping circuit according to the Preamble of claim 1.
Für bestimmte Schaltungsteile, etwa in Fernsehempfängern, ist es nötig, das nach dem Zwischenfrequenz-Verstärker gleichgerichtete Videosignal zu bestimmten Zeiten unabhängig vom Bildinhalt auf einen bestimmten Gleichspannungswert zu steuern. Dieser Vorgang wird üblicherweise als Klemmung bezeichnet.For certain circuit parts, for example in TV receivers, it is necessary that after the Intermediate frequency amplifier rectified video signal at a certain time regardless of the image content to control certain DC voltage value. This Process is commonly referred to as clamping.
Wenn das Videosignal digital verarbeitet werden soll, z. B. gemäß Studio-Norm CCIR 601, muß das Eingangssignal analog-digital gewandelt werden, wozu es bei kapazitiver Kopplung einer Klemmung am Eingang des Analog-Digital-Wandlers zu Beginn jeder Bildzeile bedarf.If the video signal is to be processed digitally, e.g. B. according to studio standard CCIR 601, the input signal can be converted from analog to digital, which is why capacitive Coupling a clamp at the input of the Analog-to-digital converter at the beginning of every image line.
Beträgt die Dauer der Zeilenabtastung eines Videosignals nach CCIR 601 64 µs, dann wird in der Austastlücke von 10,7 µs das Videosignal vor und hinter dem Bildsynchronisiersignal auf den Klemmpegel gesteuert (vordere und hintere Schwarzschulter). Is the duration of the line scan of a video signal according to CCIR 601 64 µs, then in the blanking interval of 10.7 µs the video signal in front of and behind the Image synchronization signal controlled to the clamping level (front and back porch).
Ein Analog-Digital-Wandler nach dem Oberbegriff des Patentanspruchs 1 ist bekannt aus einer Schrift der Firma Intermetall, "DIGIT 2000/VLSI DIGITAL TV System", S. 112, Edition 1983, 9.An analog-digital converter according to the generic term of Claim 1 is known from a document of Intermetall, "DIGIT 2000 / VLSI DIGITAL TV System", P. 112, edition 1983, 9.
Der Video Codec IC VCU 2100 ist ausgestattet mit zwei Eingängen für analoge Videosignale, die über je eine Kapazität gleichstrommäßig entkoppelt und über je einen Widerstand fest mit einer oberen Referenzgleichspannung von +12 V verbunden werden. Über beide Eingänge können einem Analog-Digital-Wandler Signale zur Zeilen-(Horizontal-)synchronisation zugeführt werden, wo sie in Digitalsignale gewandelt werden.The video codec IC VCU 2100 is equipped with two Inputs for analog video signals, each over one Capacity decoupled by direct current and over one each Resistance fixed with an upper reference DC voltage of +12 V. Via both inputs an analog-to-digital converter signals for Line (horizontal) synchronization are supplied, where they are converted into digital signals.
Diese Digitalsignale werden in dem Deflection-Processor-Unit-IC DPU 2500 zunächst durch ein 1-MHz-Tiefpaßfilter und dann durch ein 0,2- MHz-Tiefpaßfilter geräusch-gefiltert, bevor sie einem (in der Druckschrift nicht näher erläuterten) Minimum-Detektor und einem zweiten Detektor zugeführt werden, wobei letzterer den hinteren Schwarzschulterpegel überwacht. Dann gelangen sie in einen Komparator, der sie mit einem SOLL-Wert (clamping level) vergleicht und der einen Klemmimpuls-Generator (clamping pulse generator) steuert, mit dessen Impulsen der Gleichspannungspegel an den Analog-Video-Eingängen der VCU 2100 auf den SOLL-Wert geregelt wird.These digital signals are in the Deflection processor unit IC DPU 2500 first by a 1 MHz low pass filter and then through a 0.2- MHz low-pass filter noise-filtered before it hits you (not explained in more detail in the publication) Minimum detector and a second detector fed be, the latter the rear Black shoulder level monitors. Then they get in a comparator, which can be compared with a TARGET value (clamping level) and the one clamp pulse generator (clamping pulse generator) controls with its pulses the DC voltage level at the analog video inputs the VCU 2100 is regulated to the TARGET value.
Dazu werden die Eingänge gegebenenfalls mit einem Klemmimpuls fester Dauer über jeweils einen zweiten Widerstand gegen Masse geschaltet.For this purpose the inputs are marked with a Clamping pulse of fixed duration over a second time Resistance to ground switched.
Diese Schaltung hat den Nachteil, daß der Klemmpegel um den Sollwert schwankt. Der Klemmpegel wird nur im zeitlichen Mittel eingehalten. Dadurch sind auf dem Helligkeitsschwankungen von Zeile zu Zeile möglich.This circuit has the disadvantage that the clamping level around the setpoint fluctuates. The clamping level is only in the time means adhered to. Thereby are on the Brightness fluctuations from line to line possible.
Der Erfindung liegt daher die Aufgabe zugrunde, eine genauere Klemmung zu gestatten.The invention is therefore based on the object allow more precise clamping.
Auf diese Weise kann der Klemmpegel zu Beginn einer jeden Zeile schnell auf den Sollpegel eingestellt und genau eingehalten werden.In this way, the clamping level at the beginning of a each line quickly set to the target level and are strictly observed.
Die Aufgabe wird gelöst wie in Patentanspruch 1 angegeben. Weiterbildungen ergeben sich aus den Unteransprüchen.The object is achieved as in claim 1 specified. Further training results from the Subclaims.
Die Erfindung wird nun an Hand der Zeichnungen in zwei Ausführungsformen beispielsweise erläutert. Es zeigtThe invention will now be described in two in conjunction with the drawings Embodiments explained for example. It shows
Fig. 1 ein Prinzipschaltbild der erfindungsgemäßen Klemmschaltung mit Analog-Digital-Wandler, Fig. 1 is a schematic diagram of the clamp circuit according to the invention with analog-to-digital converter,
Fig. 2 ein Schema der Zeitabschnitte I und II gemäß einer ersten Ausführungsform, Fig. 2 is a diagram of the time sections I and II according to a first embodiment,
Fig. 3 ein Schema des Zeitabschnitts Z gemäß einer zweiten Ausführungsform. Fig. 3 is a diagram of the period Z according to a second embodiment.
Im Prinzipschaltbild liegt nach Fig. 1 ein analoges Videosignal mit einer Spannung U A(t) am mit "A" gekennzeichneten Eingang der Schaltung an und wird von dort über einen Kondensator C auf den Eingang E des Analog-Digital-Wandlers ADC, gekoppelt. Der Gleichspannungspegel kann durch Schließen der Schalter S Up oder S Do gesenkt oder erhöht werden. Hierzu ist jeder Schalter auf der einen Seite über einen Widerstand R Up bzw. R Do mit dem Eingang des Wandlers ADC und auf der anderen Seite mit je einer Spannungsquelle verbunden, die eine konstante Referenzspannung U Up bzw. U Do erzeugt.In the schematic diagram 1, an analog video signal of the circuit is shown in Fig. With a voltage U A (t) at the "A" marked input to and from there the analog-to-digital converter ADC coupled via a capacitor C to the input E. The DC voltage level can be increased or decreased by closing the switches S Up or S Do. For this purpose, each switch is connected on one side via a resistor R Up or R Do to the input of the converter ADC and on the other side to a voltage source, which generates a constant reference voltage U Up or U Do.
Die beiden Spannungsquellen stellen, zusammen mit den Schaltern S Up, S Do und den Widerständen R Up, R Do, einen Spezialfall einer Stromquelle mit steuerbarer Stromrichtung dar.The two voltage sources, together with the switches S Up , S Do and the resistors R Up , R Do , represent a special case of a current source with controllable current direction.
Es muß im allgemeinen Fall eine Stromquelle vorhanden sein, die je nach Ansteuerung den Kondensator lädt oder entlädt.In general, there must be a power source Depending on the control, the capacitor charges or discharges.
Liege nun am Eingang A während eines Korrekturvorgangs (Schließen eines Schalters für die Dauer T) ein konstanter Spannungswert (U A(t) = const.) an, dann nimmt die Differenz zwischen U E(t), der Spannung am Eingang des Wandlers, zum Zeitpunkt t = 0 und U Up bzw. U Do exponentiell mit einer Zeitkonstanten τ ab. Dabei gilt für R i » R Up, R Do:If there is now a constant voltage value (U A (t) = const.) At input A during a correction process (closing a switch for the duration T) , then the difference between U E (t), the voltage at the input of the converter, at time t = 0 and U Up or U Do exponentially with a time constant τ ab. The following applies to R i » R Up , R Do :
τ = C (S Up/Do + R On), τ = C (S Up / Do + R On ),
wobei R On den Innenwiderstand des Schalters im geschlossenen Zustand und R i den Innenwiderstand des Wandlers ADC bedeuten.where R On is the internal resistance of the switch when closed and R i is the internal resistance of the converter ADC .
In der ersten Ausführungsform werden die digitalen Steuersignale K Up und S Do, die das Öffnen bzw. Schließen der Schalter S Up und S Do bewirken, gewonnen, indem die am Ausgang des Wandlers ADC auftretenden Videosignalwerte V i über einen Zeitabschnitt (I) (Fig. 2) gemittelt werden. Dieser Zeitabschnitt (I) liegt im vorderen Bereich der hinteren Schwarzschulter, d. h., in dem Zeitabschnitt, in dem das Signal geklemmt werden soll. Der gemittelte Digitalwert (IST-Wert) ist das Digitaläquivalent des analogen Klemmpegels am Eingang des Wandlers ADC. Die Mittelung wird für eine noch zu erläuternde Stellung benutzt. Die Mittelung verhindert, daß störende Schwankungen des Spannungswertes Auswirkungen auf den Stellvorgang haben.In the first embodiment, the digital control signals K Up and S Do , which cause the switches S Up and S Do to open and close, are obtained by the video signal values V i occurring at the output of the converter ADC over a period of time (I) ( FIG are averaged. 2). This time period (I) lies in the front area of the rear porch, ie in the time period in which the signal is to be clamped. The averaged digital value (ACTUAL value) is the digital equivalent of the analog terminal level at the input of the ADC converter. The averaging is used for a position still to be explained. The averaging prevents disturbing fluctuations in the voltage value from affecting the actuating process.
Während des Zeitabschnitts (I) wird eine Torschaltung To geöffnet, so daß n l-stellige Signalwerte in ein Register Reg 1 eingegeben werden, von dem aus sie zu einem Addierer Add gelangen. Die jeweilige Zwischensumme wird in einem Register Reg 2 so lange zwischengespeichert, bis n Werte aufsummiert sind. Wenn n als Zweierpotenz gewählt wurde (n = 2 m ), dann läßt sich durch Abschneiden der letzten m Stellen eine Division durch n durchführen, d. h., der arithmetische Mittelwert bilden, der einen Subtrahierer Sub zugeführt wird, bevor das Register Reg 2 durch ein Löschsignal wieder auf Null gesetzt wird. Der Subtrahierer bildet die Abweichung DI zwischen dem tatsächlichen Klemmpegel (IST-Wert) und dem geforderten Klemmpegel (SOLL-Wert).During the time period (I), a gate circuit To is opened so that n1 -digit signal values are entered into a register Reg 1 , from which they arrive at an adder Add . The respective subtotal is temporarily stored in a register Reg 2 until n values have been added up. If n has been chosen as the power of two (n = 2 m ), then the last m digits can be divided by n , that is, the arithmetic mean, which is supplied to a subtractor Sub , before the register Reg 2 by an erase signal is reset to zero. The subtractor forms the deviation DI between the actual clamping level (actual value) and the required clamping level (target value).
Das Vorzeichen VZ dieser Differenz bestimmt einerseits mit Hilfe der Steuerung des Schalters S₁ unmittelbar, welcher der beiden Schalter, S Up oder S Do, für die anschließende Korrektur betätigt wird. Andererseits wird durch den Betrag B der Differenz DI zusammen mit dem Vorzeichen ein Speicher adressiert, in dem in Form einer Tabelle für jeden Differenzwert DI Datenwerte DA gespeichert sind, welche die der Differenz entsprechende, zur Korrektur erforderliche Einschaltzeit T als Zahl von Zählabschnitten eines Zählers Za enthalten.The sign VZ of this difference determines on the one hand with the help of the control of the switch S ₁ which of the two switches, S Up or S Do , is actuated for the subsequent correction. On the other hand, the amount B of the difference DI together with the sign addresses a memory in which data values DA are stored in the form of a table for each difference value DI , which data show the switch-on time T corresponding to the difference and required for correction as the number of counting sections of a counter Za contain.
Die Datenwerte DA werden in den Zähler Za geladen, der z. B. ein Abwärtszähler sein kann. In ihm wird der Wert DA als Anfangswert des Zählvorgangs verwendet und der Zählvorgang bei Erreichen des Zählstandes Null beendet. Solange der Zählstand ungleich Null ist, ist das Zustandssignal "Null" inaktiv und somit der über den Schalter S₁ durch das Vorzeichen VZ ausgewählte Schalter, S Up oder S Do, geschlossen. Durch die Zuordnung der Differenzen aus den gemittelten IST-Werten und dem vorgegebenen SOLL-Wert zu den Zeitdauern T kann ein beliebiger ZusammenhangThe data values DA are loaded into the counter Za , which, for. B. can be a down counter. In it, the value DA is used as the initial value of the counting process and the counting process ends when the count reaches zero. As long as the count is not equal to zero, the status signal "zero" is inactive and thus the switch selected via the switch S ₁ by the sign VZ , S Up or S Do , is closed. By assigning the differences from the averaged actual values and the specified target value to the time periods T , any connection can be made
DA = f(DI) DA = f (DI)
berücksichtigt werden.be taken into account.
Die in Fig. 1 gezeigte Schaltfunktion des Schalters S₁ kann durch eine einfache Gatterlogik realisiert werden.The switching function of the switch S ₁ shown in Fig. 1 can be realized by a simple gate logic.
Der Zeitabschnitt II, in welchem der Klemmpegel auf einen korrigierten Pegel gestellt wird, schließt sich an den zur Bildung des Mittelwertes aus den Videosignalen V i erforderlichen Zeitabschnitt I an.The time period II, in which the clamping level is set to a corrected level, follows the time period I required to form the mean value from the video signals V i .
Eine zweite Ausführungsform bietet die Möglichkeit, während eines Zeitabschnittes Z (Fig. 3) kontinuierlich Mittelwerte zu bilden und sofort zu regeln, so daß die nach einer ersten Mittelwertbildung bereits korrigierten Videosignale V i bei der Mittelung zur IST-Bildung mitberücksichtigt werden.A second embodiment offers the possibility of continuously forming mean values and regulating them immediately during a time period Z ( FIG. 3), so that the video signals V i already corrected after a first mean value formation are also taken into account in the averaging for forming the ACTUAL state.
Zur Mittelwertbildung kann ein Filter mit begrenzter Impulsantwort verwendet werden.A filter with limited Impulse response can be used.
In Zeitabständen T, nimmt das Filter durch seinen Eingang E verschiedene Videosignale V i auf, die jeweils mit k konstanten Faktoren c i entsprechend der Zeitdauer, die sie bereits im Filter verweilt haben, multipliziert werden und anschließend addiert werden, dergestalt, daß gilt:At time intervals T , the filter receives various video signals V i through its input E , each of which is multiplied by k constant factors c i in accordance with the length of time that they have already been in the filter, and then added, such that:
Für ein schnelles Ansprechen der Regelung ist es jedoch vorteilhaft, die c i derart zu wählen, daß die jeweils letzten Digitalwerte stärker gewichtet werden. Diese Vorgehensweise erhöht die nutzbare Dauer zur Schwarzschulterkorrektur, weil im Vergleich zur oben genannten Mittelwertbildung mittels eines Addierers und zweier Register nicht nur der Zeitabschnitt I, sondern auch der Zeitabschnitt II (vgl. Fig. 2) genutzt werden kann.For a quick response of the control, however, it is advantageous to select the c i in such a way that the last digital values are weighted more heavily. This procedure increases the usable time for black shoulder correction, because in comparison to the above-mentioned averaging by means of an adder and two registers, not only time period I but also time period II (cf. FIG. 2) can be used.
Claims (6)
daß der Schaltungsteil zum Verändern der Kondensator-Spannung (U C) eine Stromquelle mit steuerbarer Stromrichtung enthält, die je nach gesteuerter Stromrichtung den Kondensator (C) lädt oder entlädt,
daß der Komparator ein Subtrahierer (Sub) ist,
daß die Richtung des Stromes vom Vorzeichen der vom Subtrahierer gebildeten Differenz bestimmt wird und
daß die Einschaltzeit der Stromquelle und damit die Größe einer dadurch im Kondensator bewirkten Ladungsänderung von Vorzeichen und Betrag der Differenz abhängt. 1. Clamping circuit with an analog-digital converter (ADC) and a capacitor (C) , via which an analog input voltage (U E ) is fed to the analog-digital converter, with a circuit part for changing the voltage applied to the capacitor (U C ), with a filter that forms a value from the digital output values (V i ) of the analog-to-digital converter, with a comparator that compares this value with a setpoint and a circuit part that, depending on the comparison result, changes the capacitor controls applied voltage, characterized ,
that the circuit part for changing the capacitor voltage (U C ) contains a current source with controllable current direction, which charges or discharges the capacitor (C) depending on the controlled current direction,
that the comparator is a subtractor (Sub)
that the direction of the current is determined by the sign of the difference formed by the subtractor and
that the switch-on time of the current source and thus the size of a change in charge caused thereby in the capacitor depends on the sign and the amount of the difference.
daß die Stromquelle an zwei Spannungsquellen mit je einem Widerstand (R Up, RDo) und je einem Schalter (S Up, SDo) besteht, die Referenzspannungen (U Up, UDo) bereitstellen und
daß beim Schließen eines der beiden Schalter der Kondensator (C) geladen oder entladen wird.2. Clamping circuit according to claim 1, characterized in
that the current source consists of two voltage sources, each with a resistor (R Up , R Do ) and a switch (S Up , S Do ), provide the reference voltages (U Up , U Do ) and
that the capacitor (C) is charged or discharged when one of the two switches is closed.
daß der Betrag der Differenz und deren Vorzeichen einen Speicher (Sp) adressieren, in dem in Form einer Tabelle die der Differenz entsprechenden, zur Korrektur erforderlichen Einschaltzeiten der Stromquelle als Anzahl von Zählschritten eines Zählers (Za) dargestellt sind und
daß die Zähldauer des Zählers die Einschaltzeit bestimmt.3. Clamping circuit according to claim 1 or 2, characterized in
that the amount of the difference and its sign address a memory (Sp) in which, in the form of a table, the switch-on times of the current source corresponding to the difference and required for correction are shown as the number of counting steps of a counter (Za) and
that the counting time of the counter determines the switch-on time.
daß das Filter nur während eines ersten Zeitabschnitts (I) arbeitet und
daß während eines zweiten, sich an diesen anschließenden Zeitabschnitts (II) das analoge Eingangssignal korrigiert wird.4. Clamping circuit according to claim 1, 2 or 3, characterized in
that the filter only works during a first period (I) and
that the analog input signal is corrected during a second period (II) following this.
daß das Filter während eines Zeitabschnitts (Z) beständig aus den jeweils letzten digitalen Ausgangswerten (V i) durch Gewichtung den mit dem Sollwert zu vergleichenden Wert bildet und
daß das analoge Eingangssignal nach der ersten Mittelwertsbildung beständig bis zum Ende des Zeitabschnitts (Z) korrigiert wird.6. Clamping circuit according to claim 1, 2 or 3, characterized in
that the filter continuously forms the value to be compared with the target value from the last digital output values (V i ) by weighting during a period (Z) and
that the analog input signal is continuously corrected after the first averaging until the end of the time period (Z) .
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19883817421 DE3817421A1 (en) | 1988-05-21 | 1988-05-21 | Clamping circuit having an analog/digital converter |
| CH191089A CH677712A5 (en) | 1988-05-21 | 1989-05-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19883817421 DE3817421A1 (en) | 1988-05-21 | 1988-05-21 | Clamping circuit having an analog/digital converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3817421A1 true DE3817421A1 (en) | 1990-02-01 |
Family
ID=6354900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19883817421 Ceased DE3817421A1 (en) | 1988-05-21 | 1988-05-21 | Clamping circuit having an analog/digital converter |
Country Status (2)
| Country | Link |
|---|---|
| CH (1) | CH677712A5 (en) |
| DE (1) | DE3817421A1 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4212002A1 (en) * | 1991-04-09 | 1992-10-15 | Mitsubishi Electric Corp | Video signal clamping circuit holding DC voltage at determined value - samples signals to generate average value for comparison with reference level |
| DE4215668A1 (en) * | 1992-05-13 | 1993-11-18 | Thomson Brandt Gmbh | Digital video signal clipper circuit - charges or discharges capacitor during current flow from PWM output to analogue video signal input to A=D converter |
| DE4215444A1 (en) * | 1992-05-11 | 1993-11-18 | Telefunken Microelectron | IC with analog and digital stages - has portion for level matching analog stage to digital stage, with coupling capacitor |
| EP0609759A2 (en) * | 1993-02-05 | 1994-08-10 | Thomson Consumer Electronics, Inc. | Signal clamping apparatus |
| US5410366A (en) * | 1993-11-01 | 1995-04-25 | Motorola, Inc. | Circuit and method of clamping a video signal with first and second current sources |
| EP0788276A2 (en) * | 1996-01-31 | 1997-08-06 | Deutsche ITT Industries GmbH | Video signal clamping circuit |
| US5798802A (en) * | 1996-01-31 | 1998-08-25 | Deutsche Itt Industries Gmbh | Video signal clamping circuit |
| EP1313309A1 (en) * | 2001-11-19 | 2003-05-21 | STMicroelectronics S.A. | Calibrating device for a video input stage |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0064316A2 (en) * | 1981-05-02 | 1982-11-10 | Philips Patentverwaltung GmbH | Circuitry for controlling the D.C. level of a video signal |
| JPS58124373A (en) * | 1982-01-21 | 1983-07-23 | Nippon Hoso Kyokai <Nhk> | Signal clamping system |
| US4562471A (en) * | 1982-04-02 | 1985-12-31 | Thomson-Csf | Digital circuit for the level alignment of an analog signal |
| JPS61210770A (en) * | 1985-03-15 | 1986-09-18 | Hitachi Ltd | Clamp circuit |
-
1988
- 1988-05-21 DE DE19883817421 patent/DE3817421A1/en not_active Ceased
-
1989
- 1989-05-19 CH CH191089A patent/CH677712A5/de not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0064316A2 (en) * | 1981-05-02 | 1982-11-10 | Philips Patentverwaltung GmbH | Circuitry for controlling the D.C. level of a video signal |
| JPS58124373A (en) * | 1982-01-21 | 1983-07-23 | Nippon Hoso Kyokai <Nhk> | Signal clamping system |
| US4562471A (en) * | 1982-04-02 | 1985-12-31 | Thomson-Csf | Digital circuit for the level alignment of an analog signal |
| JPS61210770A (en) * | 1985-03-15 | 1986-09-18 | Hitachi Ltd | Clamp circuit |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4212002A1 (en) * | 1991-04-09 | 1992-10-15 | Mitsubishi Electric Corp | Video signal clamping circuit holding DC voltage at determined value - samples signals to generate average value for comparison with reference level |
| US5341218A (en) * | 1991-04-09 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | Video signals clamping circuit for maintaining DC level of video signals |
| DE4215444A1 (en) * | 1992-05-11 | 1993-11-18 | Telefunken Microelectron | IC with analog and digital stages - has portion for level matching analog stage to digital stage, with coupling capacitor |
| DE4215668A1 (en) * | 1992-05-13 | 1993-11-18 | Thomson Brandt Gmbh | Digital video signal clipper circuit - charges or discharges capacitor during current flow from PWM output to analogue video signal input to A=D converter |
| DE4215668C2 (en) * | 1992-05-13 | 2003-06-12 | Thomson Brandt Gmbh | Clamp circuit for a digital video signal |
| CN1065393C (en) * | 1993-02-05 | 2001-05-02 | 汤姆森消费电子有限公司 | Signal clamping apparatus |
| US5448308A (en) * | 1993-02-05 | 1995-09-05 | Thomson Consumer Electronics, Inc. | Apparatus for clamping a video signal level |
| EP0609759A3 (en) * | 1993-02-05 | 1995-09-20 | Thomson Consumer Electronics | Signal clamping apparatus. |
| SG79176A1 (en) * | 1993-02-05 | 2001-03-20 | Thomson Consumer Electronics | Signal clamping apparatus |
| EP0609759A2 (en) * | 1993-02-05 | 1994-08-10 | Thomson Consumer Electronics, Inc. | Signal clamping apparatus |
| US5410366A (en) * | 1993-11-01 | 1995-04-25 | Motorola, Inc. | Circuit and method of clamping a video signal with first and second current sources |
| EP0788276A2 (en) * | 1996-01-31 | 1997-08-06 | Deutsche ITT Industries GmbH | Video signal clamping circuit |
| EP0788276A3 (en) * | 1996-01-31 | 1997-11-26 | Deutsche ITT Industries GmbH | Video signal clamping circuit |
| US5798802A (en) * | 1996-01-31 | 1998-08-25 | Deutsche Itt Industries Gmbh | Video signal clamping circuit |
| EP1313309A1 (en) * | 2001-11-19 | 2003-05-21 | STMicroelectronics S.A. | Calibrating device for a video input stage |
| FR2832579A1 (en) * | 2001-11-19 | 2003-05-23 | St Microelectronics Sa | CALIBRATION DEVICE FOR A VIDEO INPUT STAGE |
| US7050116B2 (en) | 2001-11-19 | 2006-05-23 | Stmicroelectronics, S.A. | Calibration device for a video input stage |
Also Published As
| Publication number | Publication date |
|---|---|
| CH677712A5 (en) | 1991-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3121846C2 (en) | Automatic white level balancing circuit for a color television camera | |
| DE2216123B2 (en) | Process and arrangement for analog-digital conversion with multiple integration | |
| DE3817421A1 (en) | Clamping circuit having an analog/digital converter | |
| DE2712024A1 (en) | CIRCUIT ARRANGEMENT FOR REGENERATING SYNCHRONOUS SIGNALS | |
| DE3223580A1 (en) | CIRCUIT ARRANGEMENT FOR INCREASING THE SHARPNESS OF COLOR EDGES | |
| DE2403267C3 (en) | Television picture display device with a beam current clamp control circuit | |
| DE3125250C2 (en) | Analog / digital converter | |
| DE2858117C2 (en) | Circuit arrangement in a color television receiver for generating an automatic control signal for hue, color saturation | |
| DE2821610B2 (en) | Circuit for line detection in a television signal | |
| EP0178734B1 (en) | Image display tube control circuit | |
| DE3218505C1 (en) | TV device with a circuit arrangement for compensating for amplitude changes | |
| DE3339290A1 (en) | TERMINAL CIRCUIT FOR TELEVISION SIGNALS | |
| DE2812407A1 (en) | CIRCUIT ARRANGEMENT FOR CONTROLLING A TELEVISION RECORDING EAR | |
| DE1537316C3 (en) | Circuit arrangement for limiting interference signals in a device which emits a composite signal | |
| DE3207590C2 (en) | Circuit arrangement for deriving a vertical synchronizing signal from an incoming signal | |
| DE3337298C2 (en) | Arrangement for the automatic regulation of the bias of a picture tube | |
| DE3339195C2 (en) | ||
| DE2024234C3 (en) | Parallax Discriminator | |
| DE2418546C2 (en) | Clamping circuit | |
| DE2711586C3 (en) | Circuit for generating special effects on color television pictures, in particular for titling | |
| DE954966C (en) | Circuit for the reintroduction of the mean direct current value in amplifier stages working with RC coupling in devices for television and similar purposes | |
| DE3104231C2 (en) | ||
| DE709907C (en) | Two-pipe toggle switch for generating time-proportional voltages or currents in an automatically tipping resistor feedback circuit | |
| DE2511089C3 (en) | Circuit for obtaining the vertical pulse from a television synchronization signal | |
| DE19507314C2 (en) | Color signal processing system for a color television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8127 | New person/name/address of the applicant |
Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE |
|
| 8120 | Willingness to grant licenses paragraph 23 | ||
| 8110 | Request for examination paragraph 44 | ||
| 8131 | Rejection |