DE2418546C2

DE2418546C2 - Clamping circuit

Info

Publication number: DE2418546C2
Application number: DE19742418546
Authority: DE
Inventors: Daniel L. Marcola Oreg. Mooney
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1973-06-14
Filing date: 1974-04-17
Publication date: 1983-01-05
Also published as: DE2418546A1; BE814509A; FR2330070B2; JPS5018115A; GB1423319A; JPS5841709B2; FR2330070A2

Description

2020th

⁴⁰⁴⁰

5555

Die Erfindung betrifft eine Klemmschaltung nach dem Oberbegriff des Patentanspruchs.The invention relates to a clamping circuit according to the preamble of the patent claim.

Eine solche Klemmschaltung zum Klemmen eines Schaltungspunkts in einem Videosignalweg an einen durch ein Bczugssignal festgelegten Klemmspannungspegel wird in dem Hauptpatent 23 65 509 vorgeschla- <" gen. Diese Klemmschaltung zeichnet sich dadurch aus, daß sie einerseits vom Videosignalweg isoliert ist und andererseits zuverlässig selbst bei relativ großenOne such clamp circuit for clamping a node in a video signal path to a Terminal voltage level determined by a reference signal is proposed in main patent 23 65 509 gen. This clamping circuit is characterized in that it is isolated from the video signal path on the one hand and on the other hand, reliable even with relatively large ones Gleichspannungspegelabweichungen den Gleichspannungspegel jeder Horizontaizeile des Videosignals abhängig von einem Spannungspegel innerhalb der Austastlücke dieser Horizontalzeile an einen Bezugspegel klemmen kann. Der Videosignalweg einer solchen Klemmschaltung enthält keine in Serie zu ihm geschalteten Stufen der Klemmschaltung. Obwohl die vorgeschlagene Klemmschaltung bereits ein äußerst schnelles Ansprechverhalten hat, reicht es für manche Anwendungsfälle noch nicht aus.DC voltage level deviations the DC voltage level of each horizontal line of the video signal depending on a voltage level within the blanking interval of this horizontal line can clamp to a reference level. The video signal path of such Clamping circuit does not contain any stages of the clamping circuit connected in series with it. Although the proposed clamping circuit already has an extremely fast response, it is enough for some Use cases not yet exhausted.

Aufgabe der Erfindung ist es, daß Auflösungsvermögen der in dem Hauptpatent vorgeschlagenen Klemmschaltung weiter zu erhöhen.The object of the invention is to further increase the resolution of the clamping circuit proposed in the main patent.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenen Teil des Patentanspruchs angegebenen Merkmale gelöst.This object is achieved according to the invention by what is specified in the characterizing part of the claim Features solved.

Nachfolgend soll ein Ausführungsbeispiel der Erfindung näher erläutert werden. Es zeigtAn exemplary embodiment of the invention will be explained in more detail below. It shows

F i g. I ein Blockschaltbild einer Klemmschaltung gemäß dem Hauptpatent, undF i g. I is a block diagram of a clamping circuit according to the main patent, and

F i g. 2 ein detailliertes Schaltschema einer Steuerlogikschaltung für die Klemmschaltung nach Fig. 1.F i g. FIG. 2 shows a detailed circuit diagram of a control logic circuit for the clamping circuit according to FIG. 1.

F i g. 1 zeigt eine Klemmschaltung wie sie auch in dem Hauptpatent 23 65 509 erläutert wird. Ein Komparator 64 spricht mit seinem einen Eingang auf eine Videozeilenspannung an einem Klemmverbindungspunkt 62 und mit seinem anderen Eingang auf eine Klemmbezugsspartung an. Abhängig davon, ob die Videozeilenspannung am Klemmverbindungspunkt 62 beim Meßbetrieb oberhalb oder unterhalb der Klemm· bezugsspannung liegt, nimmt das Ausgangssignal des Komparators 64 einen von zwei diskreten Werten an und entspricht damit entweder einer logischen Eins oder einer logischen Null. Eine von einem Synchronisierungseingangssignal wirksam schaltbare Steuerlogikschaltung 65 spricht auf das Ausgangssignal des Komparators 64 an und schaltet entweder eine positive Konstantstromquelle 66 oder eine negative Konstantstromquelle 67 abhängig vom logischen Zustand des Ausgangssignals des Komparators *·4 ein. Das Synchronisiereingangssignal wird hierbei mit Hilfe einer Synchronisierabtrennstufe 50 aus dem Videosynchronsignal abgetrennt. Ein Haltekondensator 68 bestimmt mit Hilfe eines als Operationsverstärker ausgeführten Pufferverstärkers 69 eine zu- oder abnehmende, der Ladung des Haltekondensators 68 proportionale Spannung am Klemmverbindungspunkt 62 und addiert oder subtrahiert hierdurch zum bzw. vom Videosignalpegel eine geeignete Gleichspannungsabweichung. Ein Widerstand 71 isoliert den niederohmigen Ausgang des Pufferverstärkers 69 vom Klemmverbindungspunkt 62. Die Eingänge des Komparators 64 sind hochohmig und somit ist der Klemmverbindungspunkt 62 von beiden Enden der Klemmschaltung 63 und ihrem internen Schaltbetrieb isoliert.F i g. 1 shows a clamping circuit as it is also explained in the main patent 23 65 509. A comparator 64 has one input responsive to a video line voltage at a clamp connection point 62 and the other input responsive to a clamp reference recess. Depending on whether the video line voltage at the terminal connection point 62 is above or below the terminal reference voltage during measurement operation, the output signal of the comparator 64 assumes one of two discrete values and thus corresponds to either a logical one or a logical zero. A control logic circuit 65, which can be activated by a synchronization input signal, responds to the output signal of the comparator 64 and switches on either a positive constant current source 66 or a negative constant current source 67 depending on the logic state of the output signal of the comparator * · 4. The synchronization input signal is separated from the video synchronization signal with the aid of a synchronization separation stage 50. A holding capacitor 68 determines with the aid of a buffer amplifier 69 designed as an operational amplifier an increasing or decreasing voltage at the terminal connection point 62 proportional to the charge of the holding capacitor 68 and thereby adds or subtracts a suitable DC voltage deviation to or from the video signal level. Resistor 71 isolates the low resistance output of buffer amplifier 69 from clamp connection point 62. The inputs of comparator 64 are high resistance and thus clamp connection point 62 is isolated from both ends of clamp circuit 63 and its internal switching operation.

Liegt die Videosynchronsignalspitze am Klemmverbindungspunkt 62 im Betrieb, z. B. unterhalb der Klemmbezugsspannung, so schaltet der Komparator 64 über die Steuerlogikschaltung 65 die positive Konstantstromquelle 66 ein, über die ein stetiger Strom in den Haltekondensator 68 fließt; die Spannung am Klemmverbindungspunkt 62 nimmt somit schnell zu. Sobald die Spannung am Klemmverbindungspunkt 62 die Klemmbezugsspannung überschreitet, wechselt das Ausgangssignal des Komparators 64 den logischen Zustand, die Steuerlogikschaltung 65 schaltet die positive Konstantstromquelle 66 ab und der Klemmverbindungspunkt 62 verbleibt auf der richtigen Gleichspannung. AbgesehenIs the video sync signal peak at the clamp connection point 62 in operation, e.g. B. below the Terminal reference voltage, the comparator 64 switches on the positive constant current source 66 via the control logic circuit 65, via which a steady current is fed into the Holding capacitor 68 flows; the tension at the clamp connection point 62 thus increases rapidly. As soon as the Voltage at the terminal connection point 62 exceeds the terminal reference voltage, the output signal of the comparator 64 changes the logic state, the Control logic circuit 65 turns off the positive constant current source 66 and the clamp connection point 62 remains at the correct DC voltage. Apart from that

von der folgenden Ausnahme arbeitet die Klemmschaltung bei oberhalb der Klemmbezugsspannung liegenden Videosynchronsignalspitzen am Klemmverbif'-dungspunkt 62 entsprechend. Die Steuerlogikschaltung 65 schaltet nur dann beide Konstantstromquellen 66 undwith the following exception, the clamping circuit operates when the voltage is above the clamping reference voltage Video sync signal peaks at the terminal connection point 62 accordingly. The control logic circuit 65 only then switches both constant current sources 66 and

67 ab, wenn die Spannung am Klemmverfaindrr.gspunk: 52 die Klemmbezugsspannung in einer speziellen Richtung überschreitet Der Grund und die Betriebsweise dieses einseitig gerichteten Ansprechverhaltens der Steueriogikschahung 65 soll untenstehend im Zusammenh-i;;^ n-it de;n Schaltbild nach F i g. 2 näher erläutert werden. Die gesamte Suchfolge nach der richtigen Gleichspannung erfolgt innerhalb der zeitlichen Breite der Horizontalsynchronsignalspitze. Ist die richtige Abweichung erreicht, so wird sie im Haltekondensator67 from when the voltage at the clamping mechanism: 52 exceeds the clamp reference voltage in a particular direction. The reason and mode of operation this unidirectional response behavior of the control logic circuit 65 is intended below in connection with-i ;; ^ n-it de; n circuit diagram according to fig. 2 explained in more detail will. The entire search sequence for the correct DC voltage takes place within the temporal width the horizontal sync peak. Is the right one Deviation is reached, it is in the holding capacitor

68 während der Dauer der nachfolgenden Videozeile gespeichert68 stored for the duration of the following video line

Es soll hervorgehoben werden, daß der Konstruktion und der Betriebsweise der Klemmschaltung nach F i g. 1 eine mit diskreten Pegeln arbeitende Digitallogik zugrunde liegt, bei der die Korrektur der· Abweichungsfehlers bis auf die variable Ladung im Haitekondensator 68 mit Hilfe diskreter Strom- und Spannungspegel durchgeführt wird. Dieses Betriebsprinzip ist auch der Grund für die außerordentliche Zuverlässigkeit und die schnelle Betriebsweise der Klemmschaltung. Außerdem verringert die Verwendung einer Logiksteuerung anstelle einer analogen Steuerung die Herstellungskosten des Netzwerks erheblich.It should be emphasized that the construction and the mode of operation of the clamping circuit according to FIG. 1 digital logic operating with discrete levels is based on which the correction of the deviation error except for the variable charge in the holding capacitor 68 is carried out using discrete current and voltage levels. This operating principle is also the Reason for the extraordinary reliability and the fast operation of the clamping circuit. aside from that the use of a logic controller instead of an analog controller reduces manufacturing costs of the network considerably.

Für Anwendungsfälle in denen höhere Auflösungen gewünscht werden, wird in der schnellen Klemmschaltung die Steuerlogikschaltung 65 nach F i g. 2 des Hauptpatents durch eine Steueriogikschahung 65' nach F ι g. 2 ersetzt. Die Steuerlogikschaltung 65' wird in gleicher Weise wie die in Fig. 2 des Hauptpatents dargestellte Steuerlogikschaltung 65 wirksam geschaltet. Im Gegensatz zur Ausführungsform nach Fig. 2 des Hauptpatents schaltet die wirksam geschaltete Steuerlogikschaltung 65' sowohl die positive als auch die negative Stromquelle 66 bzw. 67 ein, um während des Horizontalsyncnronimpulsintervalls unabhängig vom tatsächlichen Spannungspegel der am Klemmverbindungspunkt 62 auftretenden Synchronimpulsspitze Strom an den Haitekondensator 68 zu liefern. Im einzelnen wird das von der Synchronisierabtrennstufe 50 aus dem Videosynchronimpuls abgefennte Synchronisiereingangssignal einem MECL-Logikwandler 86' zugeführt, der dementsprechend auf Leitungen 101 und 102 getrennte komplementäre Impulssignale abgibt. Die Impulse des auf der Leitung 101 abgegebenen Impulssignals dienen als Freigabeimpulse für UND-Gatter 103 und 104, wobei die Freigabeimpulse sicherstellen, daß die Stromquellen 66 und 67 lediglich während des Synchronspitzenintervalls eingeschaltet sind. Die vom Wandirr 86' abgegebenen Impulssignale werden außerdem einer UND-Gatterschaltung 87' zugeführt, die als Impulsformer dient und einen kijr/dauernden Impuls zur Triggerung eines monostabilen Multivibrators 106 erzeugt. Der Multivibrator 106 spricht auf den kurzdauernden Impuls an. indem er in seinen quasi-stabilen Zustand schaltet und hierbei einen Impuls erzeugt, der kurz nach dem Auftreten der Vorderflanke des Horizontalsynchronimpulscs am Klemmverbindungspunkt C2 beginnt und mit der Rückkehr des Multivibrators 106 in dem stabilen Schaltzustand endet. Os ErKle des Impulses wird durch ein /?C-Nctzwerk 107 des Multivibrators 106 bestimmt. Im dargestellten Ausführur,i?sbcispicl sind die Bauelemente des /?C-Netzwerks 107 vorzugsweise so ausgewählt, daß der quasi-sfabile 5Viiallzuatnni! danach endet und die gelieferten Impulse sümii üio Intervall von weniger als '/2 Intervall des Horizontalsynchronimpulses aufweisen.For applications in which higher resolutions are desired, the control logic circuit 65 according to FIG. 2 of the main patent by a Steueriogikschahung 65 'after F ι g. 2 replaced. The control logic circuit 65 'is activated in the same way as the control logic circuit 65 shown in FIG. 2 of the main patent. In contrast to the embodiment according to FIG. 2 of the main patent, the activated control logic circuit 65 'switches on both the positive and the negative current source 66 or 67 in order to supply current to the holding capacitor 68 during the horizontal synchronization pulse interval regardless of the actual voltage level of the synchronization pulse peak occurring at the terminal connection point 62 to deliver. In detail, the synchronization input signal removed from the video synchronization pulse by the synchronization separation stage 50 is fed to an MECL logic converter 86 ', which accordingly outputs complementary pulse signals which are separate on lines 101 and 102. The pulses of the pulse signal emitted on the line 101 serve as enable pulses for AND gates 103 and 104, the enable pulses ensuring that the current sources 66 and 67 are only switched on during the sync peak interval. The pulse signals emitted by the wand 86 'are also fed to an AND gate circuit 87', which serves as a pulse shaper and generates a continuous pulse for triggering a monostable multivibrator 106 . The multivibrator 106 is responsive to the short duration pulse. by switching to its quasi-stable state and thereby generating a pulse that begins shortly after the occurrence of the leading edge of the horizontal sync pulse at the clamping connection point C2 and ends with the return of the multivibrator 106 in the stable switching state. Os ErKle of the pulse is determined by a / C network 107 of the multivibrator 106. In the embodiment shown, the components of the /? C network 107 are preferably selected so that the quasi-unstable 5Viiallzuatnni! then ends and the pulses supplied have a sümii üio interval of less than 1/2 interval of the horizontal sync pulse.

Per Q-Aüsgang des Multivibrators 106 ist mit clacrn zweiten Eingang des UND-Gatters 104 verbunden. Im quasi-stabilen Schaltzustand erfüllt das A.usgangssiefi«! des (^-Ausgangs zusammen mit dem Freigabeimpuls des ίο Wandlers 86' die Bedingungen des UND-Gatters 104 und schaltet die negative Spannungsquelle 67 tin. Gleichzeitig befindet sich der (^-Ausgang des Multivibrators 106 im komplementären Schaltzustand und schaltet somit das UND-Gatter 103 unwirksam. Das unwirksam geschaltete UND-Gatter 103 stellt sicher, daß die positive Stromquelle 66 im Einschaltintervall der negativen Stromquelle 67 abgeschaltet bleibt.The Q output of the multivibrator 106 is connected to a second input of the AND gate 104. In the quasi-stable switching state, the output level fulfills «! of the (^ output together with the release pulse of the ίο converter 86 'the conditions of the AND gate 104 and switches the negative voltage source 67 tin. At the same time, the (^ output of the multivibrator 106 is in the complementary switching state and thus switches the AND gate 103 ineffective The AND gate 103 which is switched ineffective ensures that the positive current source 66 remains switched off in the switch-on interval of the negative current source 67.

Bei eingeschalteter negativer Stromquelle 67 wird der Speicher- bzw. Haltekondensator 68 negativ aufgeladen, bis die positive Stromquelle 66 positiven Strom liefert Am Ende des quasi-stabilen Sf altzustands des Multivibrators iO6 kehrt das (XAusganjssignai des Multivibrators 106 in denjenigen Schaltzustand zurück, indem es an einem zweiten Eingang des UND-Gatters 103 als weiteres Freigabesignal dient Gleichzeitig kehrt der Scha! zustand des Q-Ausgangssignals des Multivibrators 106 in denjenigen Schaltzustand zurück, der das UND-Gatter 104 und damit die negative Stromquelle 67 unwirksam schaltet. Das <?-Ausgangssignal des Multivibrators 106 wird außerdem einem Setz-Eingang 5eines Flip-Flops 111 zugeführt. Wenn der Multivibrator 106 in seinen stabilen Schaltzustand zurückkehrt gibt das Flip-Flop 111 dementsprechend an seinem (^-Ausgang ein drittes und letztes Freigabesignal an einen dritten α Eingang des UND-Gatters 103 ab.With activated negative current source 67 to the storage or holding capacitor 68 is negatively charged to the positive power source 66 positive power supplies at the end of the quasi-stable Sf altzustands the multivibrator IO6 returns the (XAusganjssignai of the multivibrator 106 in those switching state back by binding to A second input of the AND gate 103 serves as a further enable signal. At the same time, the switching state of the Q output signal of the multivibrator 106 returns to the switching state that switches the AND gate 104 and thus the negative current source 67 ineffective of the multivibrator 106 is also fed to a set input 5 of a flip-flop 111. When the multivibrator 106 returns to its stable switching state, the flip-flop 111 outputs a third and last release signal at its (^ output to a third α input of the AND -Gatters 103 off.

Die drei Freigabesignale an den Eingängen des UND-Gatters 103 liefern die Bedingung für das Einschalten der positiven Stromquelle 66. die daraufhin positiven Strom dem Speicherkondensator 63 zufuhrt. Wird dem Speicherkondensator 68 positiver Strom zugeführt, so steigt dessen Spannungspegel zur gewünschten Gleichspannung am Klemmverbindung*· puiikt 62 an. Wenn der Pegel der am Speicherkondensator 68 anliegenden Spannung auf einen Pegel angestiegen ist. auf den hin die Spannung am Klrmmverbindungspunkt 62 einen der Klemmbezugsspannung am Eingang des Komparators 64 entsprechenden Pegel erreicht hat. bewirkt der Komparator 64 am Eingang der Steueriogikschahung 65' einen Übergang im logischen Zustand. Der MECL-Logikwandler 77' spricht auf den Übergang des logischen Zustands an. indem er eine Änderung der logischen Zustände auf den komplementären Leitungen 78' und 79' in einer auu|?ew"M.en Übergangsrichtung bewirkt. An die Leitungen 78' und 79' ist ein UND-Gatter 83' angekoppelt, das auf die Änderung in den logischen Zuständen der Leitungen 78' und 79' in der gewünschten Übergangsrichtung einen kurzdauernden Impuls erzeugt. Dieser kurzdauernde Impuls wird dem Rücksetz-"0 Eingang R des Flip-i lops 111 zugeführt, wodurch das Flip-Flop 111 in den Zustand gesetzt wird, der das Freigabesignal vom Eingang des UND-Gattnrs 103 abschaltet. Durch das Abschalten des Freigabesignals wird das UND-Gatter 103 und damit die positive ^|!"' Stromquelle 66 unwirksam geschaltet. Die Stromzufuhr vom SpeichurKondensator 68 wird somit beendet und die gespeicherte Spannung wird zumindest für das verbleibende Intervall der Horizontalzeile des Videosi-The three release signals at the inputs of the AND gate 103 provide the condition for switching on the positive current source 66, which then supplies positive current to the storage capacitor 63. If positive current is fed to the storage capacitor 68, its voltage level rises to the desired direct voltage at the terminal connection * · puiikt 62. When the level of the voltage applied to the storage capacitor 68 has risen to a level. on which the voltage at the clamp connection point 62 has reached a level corresponding to the clamp reference voltage at the input of the comparator 64. the comparator 64 causes a transition in the logic state at the input of the control logic circuit 65 '. The MECL logic converter 77 'is responsive to the logic state transition. by causing a change in the logic states on the complementary lines 78 'and 79' in an auu |? ew "M.en transition direction. An AND gate 83 'is coupled to the lines 78' and 79 ', which is responsive to the change in the logic states of the lines 78 'and 79' generated in the desired direction of transfer a short duration pulse. This short duration pulse to the reset is "0 input R of flip-i lops supplied 111, whereby the flip-flop is set to the state 111 , which switches off the enable signal from the input of AND gate 103. By switching off the enable signal, the AND gate 103 and thus the positive ^|! "'Current source 66 switched ineffective. The power supply from the storage capacitor 68 is thus terminated and the stored voltage is at least for the remaining interval of the horizontal line of the video

pnals auf einem Pegel gehalten, der dem gewünschten l'ügcl am Klemmverbindungsptinkt 62 entspricht.pnals kept at a level that is desired l'ügcl at the clamp connection point 62 corresponds.

Beim Zurücksetzen des flip- f lops III werden die ursprünglichen Bedingungen des monostabilcn Multivibrators 106 und des Flip-Flops III wiederhergestellt, wodurch die UND-Gatter 103 und 104 und damit die positive und die negative Stromquelle 66 bzw. 67 unwirksam geschaltet werden. Sie bleiben bis zum Auftreten des nächsten Synchronimpulses am Klemmverbindungspunkt 62 in ihren ursprünglichen Schallzuständen. Beim Auftreten des nächsten Synchronimpulses veranlaßt die Synchronsignalabtrennstufe 50 über den monostabilen Multivibrator 107 einen erneuten Betriebszyklus, indem zuerst negativer und dann positiver Strom geliefert wird.Resetting the flip-lops f III to restore the original conditions of the monostabilcn multivibrator 106 and the flip-flop III, whereby the AND gate 103 and 104, and thus the positive and the negative current source 66 and 67 are rendered ineffective. They remain in their original sound states until the next sync pulse occurs at the clamping connection point 62. When the next synchronizing pulse occurs, the synchronizing signal separation stage 50 initiates a new operating cycle via the monostable multivibrator 107 , in which first negative and then positive current is supplied.

Wie gezeigt wurde, ermöglicht die Ausführungsform der Steuerlogikschaltung 65' nach F i g. 2, daß dem Spcicherkondcnsator 68 zuerst negativer Strom zugeführt wird, der die gespeicherte Spannung erheblich unter den am Klemmverbindungspunkl 62 gewünschten Pegel absenkt und daß dann dem .Speicherkondensator 68 solange positiver Strom zugeführt wird, bis die gespeicherte Spannung den am Klemmverbindungspiinkt 62 gewünschten Pegel erreicht. Diese Betriebsweise wird bei ursprünglichen Abweichungen der Spannung des Synchronimpulses am Klemmverbindungspunkt 62 sowohl nach unten als auch nach oben vom gewünschten Pegel eingehalten. Durch anfängliche Reduzierung der gespeicherten Spannung jnd darauffolgende Erhöhung, kann die Spannung am Klemmverbindungspunkt 62 in sehr hohem Ausmaß aufgelöst werden. Auflösungen von Bruchteilen eines Prozents des Synchronimpuls-Spannungspegels können ohne weiteres erreicht werden.As has been shown, the embodiment of the control logic circuit 65 'of FIG. 2 that the Spcicherkondcnsator 68 is first supplied with negative current, which significantly increases the stored voltage drops below the level desired at the clamp connection point 62 and that then the storage capacitor 68 positive current is supplied until the stored voltage peaks at the terminal connection 62 reached the desired level. In the case of original deviations, this operating mode is Voltage of the sync pulse at clamp connection point 62 both downwards and upwards maintained at the desired level. By initially reducing the stored voltage and then subsequently Increase, the tension at the clamp connection point 62 can be released to a very high degree will. Resolutions of fractions of a percent of the sync pulse voltage level can be achieved without further to be achieved.

0 Rlatl 7flirhniinopn 0 Rlatl 7flirhniinopn

Claims

Patentanspruch:Claim:

Klemmschaltung zum Klemmen eines Schaltungspunkts in einem Videosignalweg an einen durch ein Bezugssignal festgelegten Klemmspannungspegel, mit einem an den Videosignale eg angekoppelten Spannungsspeicher, in welchem ein zur Gleichspannungskorrektur des Klemmspannungspegels erforderlicher Spannungswert speicherbar ist, mit einem Komparator, welcher das an seinen ersten Eingang zugeführte Videosignal mit dem an seinen zweiten Eingang zugeführten Bezugssignal vergleicht und ein Korrektursignal abgibt, wenn ein innerhalb jeder Austastlücke des Videosignals auftretender Bezugsspannungspegel von dem Klemmspannungspegel abweicht, mit einer dem Spannungsspeicher zur Änderung des zur Gleichspannungskorrektur erforderlichen, gespeicherten Spannungswerts Strom zuführenden Stromquelle, mit einer auf das Korrektursignal des Komparators sowie auf ein die Austastlik'.cen des Videosignals bezeichnendes Steuersignal ansprechenden Steuerlogikschaltung zur Steuerung der Stromquelle in jeder der Austastlücken im Sinne einer Angleichung des Bezugsspannungspegels an den Klemmspannungspegel und mit einer den Spannungsspeicher mit dem Videosignalweg verbindenden Pufferstufe, wobei der das Videosignal aufnenmende Eingang des Komparators und die Pufferstufe gemeinsam an den zu klemmenden Schaltur.gspunkl angeschlossen sind, wobei die Steuerlogikschaltung eine Sperrschaltung »'ifweist, die die Stromquelle bei Eintreffen des Steuersignals zur Stromabgabe freigibt und nach Angleichung cks Bezugsspannungspegels an den Klemmspannungspegel abhängig vom Korrektursignal bis zum nächsten Eil. .reffen des Steuersignals für die Stromabgabe sperrt, nach Anspruch I des Hauptpatents 2365 509, dadurch gekennzeichnet, daß die Sperrschaltung (103, 104, 106, 111) einen von dem Steuersignal für die Dauer eines festgelegten Zeitintervalls in seinen quasistabilen Zustand schaltbaren monostabilen Mulitvibrator (106) aufweist, der im quasi-stabilen Zustand ein erstes Signal und in seinem stabilen Zustand ein zweites Signal abgibt, und daß zur Steuerung der Stromquelle (66, 67) zwei Gatter vorgesehen sind, von denen das erste Gatter (104) auf das erste Signal und das Steuersignal anspricht und die Stromquelle (66,67) zur Stromabgabe in einer ersten Stromrichtung freigibt und von denen das zweite Gatter (103) auf das zweite Signal und das Korrektursignal anspricht und die Stromquelle (66,67) zur Stromabgabe in einer zweiten Stromrichtung auf das zweite Signal hin einschaltet und abhängig vom Korrektursignal abschaltet.Clamp circuit for clamping a node in a video signal path to one through a Reference signal fixed clamping voltage level, with a coupled to the video signals eg Voltage memory, in which a voltage value required for direct voltage correction of the terminal voltage level can be stored, with a Comparator that compares the video signal fed to its first input with that of its second Compares the input reference signal and outputs a correction signal if there is one within each Blanking interval of the video signal occurring reference voltage level from the clamping voltage level deviates, with a stored voltage value current in the voltage memory for changing the voltage value required for direct voltage correction supplying current source, with one on the correction signal of the comparator and on a die Austastlik'.cen of the video signal indicative control signal responsive control logic circuit to control the power source in each of the blanking intervals in the sense of an approximation of the Reference voltage level to the terminal voltage level and with a voltage memory with the Buffer stage connecting the video signal path, the input of the video signal receiving the Comparator and the buffer stage are connected together to the Schaltur.gspunkl to be clamped are, the control logic circuit having a blocking circuit which releases the current source when the control signal arrives to output current and after adjusting cks reference voltage level the clamping voltage level depending on the correction signal up to the next speed. . The control signal for the current output blocks, according to claim I. of the main patent 2365 509, characterized in that the blocking circuit (103, 104, 106, 111) one of the control signal for the duration of a fixed time interval in its quasi-stable State switchable monostable multi-vibrator (106), which is in the quasi-stable state first signal and emits a second signal in its stable state, and that to control the Current source (66, 67) two gates are provided, of which the first gate (104) to the first signal and the control signal responds and enables the current source (66, 67) to output current in a first current direction and of which the second gate (103) responds to the second signal and the correction signal and the current source (66,67) for current output in a second current direction to the second Signal switches on and switches off depending on the correction signal.

ι οι ο