DE4215668A1

DE4215668A1 - Digital video signal clipper circuit - charges or discharges capacitor during current flow from PWM output to analogue video signal input to A=D converter

Info

Publication number: DE4215668A1
Application number: DE19924215668
Authority: DE
Inventors: Heinrich Dipl Ing Schemmann; Albrecht Dr Ing Rothermel
Original assignee: Deutsche Thomson Brandt GmbH
Current assignee: Deutsche Thomson Brandt GmbH
Priority date: 1992-05-13
Filing date: 1992-05-13
Publication date: 1993-11-18
Anticipated expiration: 2012-05-14
Also published as: DE4215668C2

Abstract

The circuit includes an analog-digital convertor (1) which converts an analog video signal (Va) to a digital video signal (Vd). An amplitude signal is derived from the digital signal to control the direct voltage at the input to the A/D convertor. The digital video signal is applied to an analyser stage (4) controlled during the dark current shoulder. The analyser output is applied to the input of the A/D convertor via a pulse width modulator (6) during the successive line-synchronous pulses. USE/ADVANTAGE - Esp. suitable for integrated circuits for TV receivers with digital signal processing. Simple circuit which prevents video line disturbance and has no direct feedback effect.

Description

Die Erfindung geht aus von einer Klemmschaltung gemäß dem Oberbegriff des Anspruchs 1. Eine derartige Klemmung eines digitalen Videosignals ist z. B. erforderlich, wenn zwei verschiedene digitale Videosignale miteinander verknüpft werden oder wenn eine Folgeschaltung, z. B. ein A/D-Wandler, nur einen begrenzten Dynamikbereich aufweist. Bei einer Klemmschaltung wird im allgemeinen nach einer kapazitiven Ankoppelstufe ein Referenzpegel im Videosignal, insbesondere der Schwarzpegel oder Synchronpegel, auf einen vorgegebenen Soll-Wert gezwungen. Eine derartige Klemmschaltung wird auch in integrierten, digitalen Videoprozessoren benötigt, die das Videosignal als erstes einem A/D-Wandler zuführen. Bei einer derartigen Klemmschaltung sind folgende Eigenschaften und Vorteile erwünscht:The invention is based on a clamping circuit according to the Preamble of claim 1. Such a clamping a digital video signal is e.g. B. required if two different digital video signals are linked together or if a sequential circuit, e.g. B. an A / D converter, only one has a limited dynamic range. With a clamp circuit is generally after a capacitive coupling stage a reference level in the video signal, especially the Black level or synchronous level, to a predetermined target value forced. Such a clamp circuit is also in integrated digital video processors needed that First feed the video signal to an A / D converter. At a Such clamping circuit are the following properties and Advantages wanted:

Die Klemmschaltung muß sich auf einem integrierten Schaltkreis in einer digitalen CMOS-Technologie implementieren lassen, wobei ein Minimum an IC-externen Komponenten erwünscht ist. Als Ist-Wert für den Regelkreis soll das digitale Videosignal nach der A/D-Wandlung dienen. Der aktive Teil der Zeilen, also die Zeilenhinlaufzeit von etwa 52 µs sowie die Schwarzschulter, sollen dabei ungestört bleiben. Die Impedanz der Videosignalquelle soll beliebig sein. Abschneide- und Rundungsfehler einer rein digitalen Pegelkorrektur sind dabei nicht erwünscht oder nicht akzeptabel.The clamp circuit must be on an integrated circuit have implemented in a digital CMOS technology, a minimum of IC-external components is desired is. The digital video signal should be the actual value for the control loop after the A / D conversion. The active part of the lines, So the line delay time of about 52 µs and the Black shoulder, should remain undisturbed. The impedance the video signal source should be arbitrary. Clipping and Rounding errors of a purely digital level correction are involved not wanted or unacceptable.

Der Erfindung liegt die Aufgabe zugrunde, eine Klemmschaltung für ein digitales Videosignal zu schaffen, die insbesondere für einen integrierten Schaltkreis geeignet ist und die obengenannten Forderungen weitestgehend erfüllt. Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Bei der erfindungsgemäßen Lösung wird also während der Zeit des Stromflusses vom Ausgang des PWM-(Pulsweiten)-Modulators zu dem analogen Videosignal am Eingang des A/D-Wandlers der Koppelkondensator geladen oder entladen. Negativer Nebeneffekt ist, daß sich eine Spannung zur Videospannung addiert, die dem Spannungsabfall des Stromes an der Impedanz der Signalquelle und anderen in Reihe geschalteten Widerständen wie die Leitungszuführungen oder im IC: ESD-Schutzstrukturen, Band-Draht entspricht. Da der Stromfluß aber nur während der Zeit des Synchronsignals erfolgt, wird der aktive Teil der Videozeile nicht gestört. Ebenso ist eine direkte Rückwirkung auf die Schwarzschultermessung ausgeschlossen. Innerhalb des Klemmregelkreises liegt auch der A/D-Wandler. Deshalb werden seine Offsetfehler ausgeregelt und wirken sich nicht aus. Das wäre insbesondere bei der Digitalisierung von Farbdifferenzsignalen störend, da schon geringe Fehler des Farbtons gut sichtbar sind.The invention has for its object a clamping circuit for creating a digital video signal that in particular is suitable for an integrated circuit and the The above requirements are largely met. This task is solved by the invention specified in claim 1. Advantageous developments of the invention are in the subclaims specified. In the solution according to the invention thus during the time of the current flow from the output of the PWM (pulse width) modulator to the analog video signal on Input of the A / D converter the coupling capacitor loaded or unload. A negative side effect is that there is tension added to the video voltage, the voltage drop of the current at the impedance of the signal source and others in series switched resistors such as the cable leads or in the IC: ESD protective structures, tape wire corresponds. Since the Current flow takes place only during the time of the synchronous signal, the active part of the video line is not disturbed. There is also a direct reaction to the black shoulder measurement locked out. Within the clamping control loop is also the A / D converter. That is why its offset errors adjusted and have no effect. That would be special disruptive when digitizing color difference signals, since even slight errors in the color tone are clearly visible.

Die Erfindung wird im folgenden anhand der Zeichnung an einem Ausführungsbeispiel erläutert. Darin zeigtThe invention is based on the drawing on a Exemplary embodiment explained. In it shows

Fig. 1 ein Blockschaltbild der erfindungsgemäßen Schaltung und Fig. 1 is a block diagram of the circuit according to the invention and

Fig. 2 Kurven zur Erläuterung der Wirkungsweise der Schaltung nach Fig. 1. Fig. 2 shows curves for explaining the operation of the circuit of FIG. 1.

In Fig. 1 wird das analoge Videosignal Va über den Koppelkondensator Ck dem integrierten Schaltkreis IC zugeführt und gelangt dort auf den A/D-Wandler 1. Der Wandler 1 generiert periodisch mit dem angelegten Takt C digitale Ausgangswörter aus dem angelegten analogen Videosignal. Mit dem Tiefpaßfilter 2 wird das Videosignal von hochfrequenten Komponenten befreit, insbesondere von modulierten Farbträgeranteilen (PAL, NTSC, SECAM). Ein derartiges tiefpaßgefiltertes Eingangssignal CL wird im allgemeinen auch für andere Zwecke benötigt, so daß dieser Aufwand nicht nur für die beschriebene spezielle Klemmung notwendig ist.In FIG. 1, the analog video signal Va is fed to the integrated circuit IC via the coupling capacitor Ck and arrives there at the A / D converter 1 . The converter 1 periodically generates digital output words with the applied clock C from the applied analog video signal. The low-pass filter 2 frees the video signal from high-frequency components, in particular from modulated color carrier components (PAL, NTSC, SECAM). Such a low-pass filtered input signal CL is generally also required for other purposes, so that this effort is not only necessary for the special clamping described.

Das digitale, tiefpaßgefilterte Videosignal CL wird der Subtrahierstufe 3 zugeführt, die die Differenz zwischen den ankommenden Werten des Videosignals und dem Referenzwert BPR, nämlich dem Schwarzschulterreferenzwert (black porch reference), berechnet. Das Ausgangssignal der Subtrahierstufe 3 gelangt auf die Auswertstufe 4, der einerseits der Takt C und andererseits der Aktivierungsimpuls MWin (Fig. 2) zugeführt werden. Die Auswertstufe 4 bewirkt eine Mittelung über die Schwarzschulter und wird während der hinteren Schwarzschulter durch den Aktivierungsimpuls MWin aktiviert. Er summiert alle Werte von der Subtrahierstufe 3 während der Zeit auf. Dadurch ergibt sich in jeder Zeile ein Wert für die Differenz zwischen dem Soll-Wert der Schwarzschulter und dem Ist-Wert im Signal CL. Die Ausgangsspannung der Auswertstufe 4 gelangt auf das digitale Filter 5, das auch als Regler bezeichnet werden kann und die Eigenschaften des Regelkreises bestimmt. In jeder Zeile erhält das Filter 5 einen Eingangswert und berechnet daraus einen Ausgangswert. Im einfachsten Fall kann das Filter 5 nur aus einem Faktor bestehen; ein besseres Verhalten ergibt sich mit einem Proportional-Integral-Glied, einem sogenannten PI-Regler.The digital, low-pass filtered video signal CL is fed to the subtracting stage 3 , which calculates the difference between the incoming values of the video signal and the reference value BPR, namely the black porch reference value. The output signal of the subtracting stage 3 reaches the evaluation stage 4 , to which the clock C on the one hand and the activation pulse MWin ( FIG. 2) on the other hand are supplied. The evaluation level 4 effects an averaging over the black shoulder and is activated during the rear black shoulder by the activation pulse MWin. It sums up all values from subtracting level 3 during the time. This results in a value in each line for the difference between the target value of the porch and the actual value in the signal CL. The output voltage of the evaluation stage 4 reaches the digital filter 5 , which can also be referred to as a controller and determines the properties of the control loop. The filter 5 receives an input value in each line and calculates an output value therefrom. In the simplest case, the filter 5 can consist of only one factor; better behavior results with a proportional-integral element, a so-called PI controller.

Entsprechend dem einmal pro Zeile sich ergebenden Ausgangswert des Filters 5 wird nun der Gleichspannungswert des analogen Videosignals vor dem A/D-Wandler 1 korrigiert. Dazu gelangt die Ausgangsspannung des Filters 5 auf den Pulsweitenmodulator 6 mit Stromausgang. Der Modulator 6 wird ebenfalls mit dem Takt C gesteuert und während eines Zeitfensters mit dem Aktivierungsimpuls SWin aktiviert, das sich im Bereich des jeweils folgenden Zeilensynchronimpulses befindet. Für eine der Eingangszahl entsprechende Anzahl der Taktimpulse C wird eine Stromquelle eingeschaltet und der Verbindungspunkt a des Kondensators Ck mit dem Eingang des Wandlers 1 durch den Strom Iout geladen. Mit N-Takten der Länge T ergibt sich eine Pegelverschiebung umThe DC voltage value of the analog video signal upstream of the A / D converter 1 is now corrected in accordance with the output value of the filter 5 which occurs once per line. For this purpose, the output voltage of the filter 5 reaches the pulse width modulator 6 with a current output. The modulator 6 is also controlled with the clock C and activated during a time window with the activation pulse SWin, which is located in the area of the following line synchronizing pulse. For a number of clock pulses C corresponding to the number of inputs, a current source is switched on and the connection point a of the capacitor Ck to the input of the converter 1 is charged by the current Iout. With N clocks of length T, there is a level shift by

dU = ±IO_*N_*T/Ck.dU = ± IO _* N _* T / Ck.

Io ist der Strom der schaltbaren Konstantstromquelle im Pulsweitenmodulator 6. Für eine Pegelverschiebung nach oben und unten wird je nach Vorzeichen der Zahl am Eingang des Pulsweitenmodulators eine positive oder eine negative Stromquelle verwendet.Io is the current of the switchable constant current source in the pulse width modulator 6 . Depending on the sign of the number at the input of the pulse width modulator, a positive or a negative current source is used for a level shift up and down.

Das digitale, auf den Referenzwert BPR geklemmte Videosignal Vd steht an der Klemme 7 für die weitere Signalverarbeitung zur Verfügung.The digital video signal Vd clamped to the reference value BPR is available at terminal 7 for further signal processing.

Claims

1. Clamping circuit for a digital video signal with an A / D converter ( 1 ) converting the analog video signal (Va), a manipulated variable for controlling the DC voltage position at the input of the A / D converter ( 1 ) from the digital video signal (Vd) is obtained, characterized in that the digital video signal (Vd) is applied to an evaluation stage ( 4 ) which is effectively controlled during the black shoulder, the output signal of which via a pulse width modulator ( 6 ) during the chronologically following line synchronizing pulse to the input of the A / D converter ( 1 ) acts.

2. Circuit according to claim 1, characterized in that there is a low-pass filter ( 2 ) between the output of the A / D converter ( 1 ) and the input of the evaluation stage ( 4 ).

3. A circuit according to claim 2, characterized in that the cut-off frequency of the low-pass filter ( 2 ) is dimensioned such that components of a modulated color carrier superimposed on the video signal are suppressed.

4. A circuit according to claim 2, characterized in that the output of the low-pass filter ( 2 ) is connected to an input of a subtracting stage ( 3 ), at the other input of which a digital reference value (BPR) is applied for the clamping and whose output is connected to the input of the Evaluation stage ( 4 ) is connected.

5. A circuit according to claim 1, characterized in that a gating pulse (MWin) occurring during the back porch is applied to an activation input of the evaluation stage ( 4 ).

6. A circuit according to claim 1, characterized in that the output of the evaluating stage (4) is connected to the input of the pulse width modulator (6) through a the characteristics of the control circuit determining digital filter (5).

7. Circuit according to claim 6, characterized in that the digital filter ( 5 ) contains a proportional-integral element (PI controller).

8. A circuit according to claim 1, characterized in that an activation pulse (SWin) occurring in the area of the following line synchronizing pulse is applied to an activation input of the pulse width modulator ( 6 ) during a time window.

9. Circuit according to claim 1, characterized in that the output of the evaluation stage ( 4 ) is a current output.