DE3812662A1 - Semiconductor component with superconducting connections - Google Patents

Semiconductor component with superconducting connections

Info

Publication number
DE3812662A1
DE3812662A1 DE19883812662 DE3812662A DE3812662A1 DE 3812662 A1 DE3812662 A1 DE 3812662A1 DE 19883812662 DE19883812662 DE 19883812662 DE 3812662 A DE3812662 A DE 3812662A DE 3812662 A1 DE3812662 A1 DE 3812662A1
Authority
DE
Grant status
Application
Patent type
Prior art keywords
semiconductor
zone
connection
chip
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19883812662
Other languages
German (de)
Inventor
Tadashi Saitoh
Yasuo Wada
Shoji Shukuri
Eiichi Murakami
Masaaki Aoki
Kazuo Yano
Shigeru Honjyo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76891Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53285Conductive materials containing superconducting materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

A semiconductor component is disclosed which comprises a functional zone and a connection zone, the connection zone having superconducting connections which form an improved connection pattern with the functional zone. The functional zone is constituted by a semiconductor chip or chips with IC, LSI etc. or partial zones of an individual FET element. The improved connection pattern, either within the chip or from chip to chip, provides semiconductor components which have short transit delay times and solve various technical problems which result from the contact between the superconducting material and the semiconductor material. <IMAGE>

Description

Die Erfindung betrifft in Halbleiter-Bauelement und mehr im einzelnen ein Halbleiter-Bauelement, welches zur Verwendung in Hochgeschwindigkeitscomputern oder Großcomputern mit großem Informationsverarbeitungsvermögen ausgelegt ist. The invention relates to semiconductor device and more particularly to a semiconductor device, which is designed for use in high-speed computers, or mainframe computers with large information processing capacity.

Die betroffenen Halbleiter-Bauelemente umfassen IC- oder LSI-Halbleiter-Bauelemente, welche als logische Schaltungen und/oder Speicherschaltungen in einem Computer verwendet werden können. The semiconductor devices involved include IC or LSI semiconductor devices which can be used as logic circuits and / or memory circuits in a computer.

Der Fortschritt bei hochintegrierten IC-Bauelementen wie beispielsweise dem Silizium-VLSI-Schaltkreis (Si-VLSI) ist in den letzten Jahren äußerst bedeutend. Progress in highly integrated IC devices such as the silicon VLSI circuit (Si VLSI) is extremely significant in recent years. Durch Miniaturisierung des Elementaufbaus sind Erhöhungen der Operationsgeschwindigkeit sowie Vergrößerungen der Packungsdichte entwickelt worden. Miniaturization of the device structure increases the speed of operation and increases in density have been developed. Was dabei benötigt oder gewünscht wird, ist die Mikrofertigungstechnik. What is needed here or desired, the microfabrication technology.

Bei Entwicklung der Mikrofertigungstechniken zur Verminderung der Bauelementabmessungen wird die RC -Verteilungs verzögerungszeit, welche dem Verbindungsverdrahtungswiderstand R und der dieser Verbindung zugehörigen Kapazität C zugeschrieben wird, nicht-vernachlässigbar. In development of microfabrication techniques for reducing the device dimensions, the RC is -Verteilungs delay time, which is attributed to the connection wiring resistance R and the capacitance C of this compound associated, non-negligible. Technische Zweckdienlichkeiten zur Verminderung des Verbindungsver drahtungswiderstandes durch Abwandlung des Schaltungsverbindungsaufbaus sind z. Technical expediencies to reduce Verbindungsver drahtungswiderstandes by modifying the circuit connection establishment are for. B. in der japanischen Patentveröffentlichung JP-B-57-46 658 vorgeschlagen worden. As has been proposed in Japanese Patent Publication JP-B-57-46658. In dieser Veröffentlichung ist in einer integrierten Schaltung mit einer Mehrzahl von partiellen Schaltkreiselementbereichen ein Paar Verbindungsverdrahtungen zum Verbinden der entsprechenden partiellen Schaltkreiselementbereiche vorgesehen. In this publication, in an integrated circuit having a plurality of partial circuit element regions, a pair of connection wirings is provided for connecting the respective partial circuit element regions. Eine der Verbindungen weist einen relativ hohen Widerstand auf, und die andere Verbindung weist einen relativ niedrigen Widerstand auf. One of the compounds has a relatively high resistance, and the other compound has a relatively low resistance. Die beiden Verbindungen sind an mehreren Stellen verbunden. The two links are connected at several points. Diese Technik kann im Vergleich mit dem herkömmlichen Aufbau den äquivalenten Verbindungswiderstand vermindern, wodurch die Verteilungsverzögerungszeit vermindert wird und eine Verbesserung der Operationsgeschwindigkeit ermöglicht wird. This technique can reduce the equivalent connection resistance as compared with the conventional structure, whereby the distribution of delay time is reduced and an improvement in the operation speed is made possible.

Diese Technik kann aber den Widerstand jeder Verbindungs verdrahtung selbst nicht vermindern. but this technique can not reduce wiring resistance of each connection itself. Also gibt es natürlich eine Grenze bei der Verminderung des Verbindungs- oder Ver drahtungswiderstandes und folglich der Verteilungsverzöge rungszeit. So there is obviously a limit to the reduction of connection or Ver drahtungswiderstandes and consequently delay time of Verteilungsverzöge.

Zur Beseitigung dieser Beschränkung ist ein Konzept zur Bildung von Verbindungsverdrahtungen, welche Elemente und/oder Chips untereinander mit supraleitenden Materialien verbinden, vorgeschlagen worden in "Super-conductivity and its Applications", Sangyo Tosho, Mai 1986, Seiten 161-162. To eliminate this limitation is a concept of forming connection wirings which connect elements and / or chips with each other with superconducting materials have been proposed in "super-conductivity and its Applications", Sangyo Tosho, May 1986, pages 161-162. Durch Bilden von Zwischenelement- oder Zwischenchip- Verbindungsverdrahtungen mit supraleitenden Materialien kann der damit verknüpfte Verbindungswiderstand auf Null vermindert werden, und folglich kann die Laufzeit oder Verteilungsverzögerungszeit weitgehend vermindert werden. By forming Zwischenelement- or Zwischenchip- connection wirings with superconducting materials associated therewith connection resistance can be reduced to zero, and thus the duration or distribution of delay time can be largely reduced.

Die Erfinder haben jedoch im Verlauf der Forschung und Entwicklung das Vorhandensein von Problemen, wie unten beschrieben, bei der Anwendung von supraleitenden Materialien als Material für Verbindungsverdrahtungen entdeckt. The inventors have discovered, however, in the course of research and development, the presence of problems, as described below in the application of superconducting materials as a material for wiring connection.

Eine typische MOS-IC-Struktur ist in Fig. 1 gezeigt. A typical MOS-IC structure is shown in FIG. 1. In einem Siliziumsubstrat 11 sind Halbleiterelemente wie beispielsweise MOS-Feldeffekttransistoren (FET) und MOS- Kondensatoren in aktiven Bereichen ausgebildet, welche durch eine umgebende Feldoxydschicht 18 definiert sind. In a silicon substrate 11, semiconductor elements such as MOS field-effect transistors (FET) and MOS capacitors formed in active regions which are defined by a surrounding field oxide layer eighteenth In Fig. 1 ist auf der linken Seite ein MOS-FET und auf der rechten Seite ein MOS-Kondensator gezeigt. In Fig. 1, a MOS-FET and to the right of a MOS capacitor is shown on the left side. Der MOS-FET umfaßt einen Source-Bereich 13 und einen Drain-Bereich 14 , welche im Abstand voneinander in der Oberfläche des Siliziumsubstrats 11 ausgebildet sind, ferner eine Gate- Elektrode 12 , welche oberhalb des Siliziumsubstrats 11 über eine Gateoxydschicht 17 zwischen den Source- und Drain-Bereichen 13 und 14 ausgebildet ist. The MOS-FET comprising a source region 13 and a drain region 14 which are formed from each other in the surface of the silicon substrate 11 at a distance, further, a gate electrode 12, above the silicon substrate 11 via a gate oxide layer 17 between the source and drain regions is formed. 13 and 14 Der MOS-Kondensator umfaßt eine isolierende Oxydschicht 17 und eine Kondensatorelektrode 16 , welche auf dem Siliziumsubstrat 11 ausgebildet ist. The MOS capacitor comprises an insulating oxide layer 17, and a capacitor electrode 16 which is formed on the silicon substrate. 11 Verbindungsschichten 15 sind auf den Source- und Drain-Bereichen 13 und 14 ausgebildet sowie auf Stellen, wo Verdrahtungen gewünscht werden. Tie layers 15 are formed on the source and drain regions 13 and 14 and at locations where interconnections are desired. Diese elektrischen Leiter, welche auf dem Substrat 11 gelegen sind, beispielsweise Elektroden 12 und 16 und Verbindungen 15 , können aus supraleitendem Material gebildet sein. These electrical conductors, which are located on the substrate 11, for example electrodes 12 and 16 and connections 15 can be formed of superconducting material. Wenn das Halbleiter-Bauelement unter die kritische Temperatur Tc des supraleitenden Materials abgekühlt wird, verschwindet die Verzögerung des Signals, die Widerständen in Verbindungsverdrahtungen und Leitbereichen zugeschrieben wird. When the semiconductor device is cooled below the critical temperature Tc of the superconducting material, the delay of the signal, which is attributed to resistors in connection wirings and guide portions disappears. Die Charakteristik oder das Betriebsverhalten des MOS-IC wird dann allein durch die materialeigene Charakteristik des MOS-FET usw. bestimmt. The characteristics or the performance of the MOS-IC is then determined solely by the material's own characteristic of the MOS-FET and so on.

Eine Verzögerungszeit t w eines Verdrahtungssystems kann im allgemeinen ausgedrückt werden in Form eines Verbin dungsverdrahtungswiderstandes R w und einer den Widerstand begleitenden Verbindungsverdrahtungskapazität C w als t w = C w · R w . A delay time t w of a wiring system can be generally expressed in the form of a dung Verbin wiring resistance R w and a resistance accompanying connection wiring capacity C w as w t = C w x R w.

Bei Verwendung eines supraleitenden Materials als Material des Verbindungssystems und durch Abkühlen des Systems unter die kritische Temperatur T c wird der Verbindungsverdrahtungs widerstand R w null. When using a superconducting material as the material of the connection system and by cooling the system below the critical temperature T c of the connection wiring is resistance R w zero. Dadurch wird die Verzögerungszeit t w des Verbindungssystems null. Thus, the delay time t w of the connection system zero.

Wenn ein Source-Widerstand R s vorhanden ist, wird die Steil heit oder Vorwärtssteilheit g m eines MOS-Transistors von der Eigensteilheit g m ° abgesenkt auf When a source resistance R s is present, the ball-headed or transconductance g m of a MOS transistor of the specially transconductance g m ° is lowered to

Durch Verminderung des Source-Widerstandes R s auf Null unter Anwendung eines supraleitenden Materials kann die Verminderung der Steilheit g m aufgrund des Vorhandenseins eines Source-Widerstandes vermieden werden. By reducing the source resistance R s to zero by using a superconducting material, the reduction in the transconductance g m can be avoided due to the presence of a source resistance.

Die Gate-Eingangs-Verzögerungszeit t g kann ausgedrückt werden in Form einer Gate-Kapazität C g und eines Gatewiderstandes R g als t g = R g · C g . The gate-input delay time t g may be expressed in the form of a gate capacitance C g and a gate resistor R g as t g = R g · C g. Wenn der Gate-Widerstand null ist, wird t g = 0. Also kann die Eingangsverzögerungszeit vernachlässigt werden. When the gate resistance is zero is t g = 0. Thus, the input delay time can be neglected.

Wenn ein supraleitendes Material praktisch in einem MOS-IC usw. verwendet wird, können Kontakte zwischen dem Halbleiter und dem supraleitenden Material Probleme verursachen. If a superconducting material is used practically in a MOS IC, etc., contacts between the semiconductor and the superconducting material can cause problems.

1. Wenn ein supraleitendes Material direkt auf einer Halbleiteroberfläche abgeschieden wird, können die Metallelemente wie beispielsweise Ba, Cu, usw., welche in dem supraleitenden Material enthalten sind, in die Oberfläche und in die Masse des Halbleiterelements eindringen und dieses dadurch verunreinigen. 1. When a superconducting material is deposited directly onto a semiconductor surface, the metal elements such as Ba, Cu can, etc., which are contained in the superconducting material to penetrate the surface and in the bulk of the semiconductor element and contaminate characterized.

2. Wenn ein supraleitendes Material direkt mit einem Halbleiterkörper verbunden wird, kann an der Kontaktfläche eine Energie- oder Potentialschwelle hergestellt werden. 2. When a superconducting material is directly connected to a semiconductor body, an energy or potential barrier can be produced at the contact surface. Ein Strom, der anderenfalls durch diese Kontaktfläche fließen würde, kann durch die Diodenwirkung aufgrund dieser Potentialschwelle blockiert werden. A current that would otherwise flow through this contact surface can be blocked by the diode action due to this potential barrier.

Diese von den Erfindern entdeckten technischen Probleme stellen ernsthafte Hindernisse bei der Realisierung praktischer Halbleiter-Bauelemente dar. This was discovered by the inventors technical problems pose serious obstacles to the realization of practical semiconductor devices.

Gemäß einem Aspekt der Erfindung wird ein Halbleiter-Bauelement mit einer äußerst kleinen Verteilungsverzögerungszeit geschaffen. According to one aspect of the invention, a semiconductor device is provided with a very small distribution of delay time. In den Halbleiter-Bauelementen gemäß diesem Aspekt der Erfindung sind Schaltungsverbindungsver drahtungen, welche Halbleiterchips wie beispielsweise ICs und LSIs und/oder Halbleiter-Logikschaltungen und/oder Halbleiter-Speicherschaltungen verbinden, welche in einem gleichen Substrat, das heißt in aktiven Bereichen, ausgebildet sind, aus supraleitendem Material oder supraleitenden Materialien gebildet. In the semiconductor devices according to this aspect of the invention Schaltungsverbindungsver are wirings which connect semiconductor chips such as ICs and LSIs, and / or semiconductor logic circuits and / or semiconductor memory circuits in a same substrate, that is, in active regions are formed, formed of superconducting material, or superconducting materials. Solche Halbleiter-Bauelemente zeigen einen Aufbau, bei welchem die supraleitende Verbindungsverdrahtung nicht direkt mit dem Aktivbereich verbunden ist. Such semiconductor devices show a construction in which the superconducting connection wiring is not directly connected to the active region.

Gemäß einem beschränkteren Aspekt der Erfindung wird ein Halbleiter-Bauelement geschaffen, bei welchem die supraleitende Verdrahtung und der nicht direkt mit der supraleitenden Verdrahtung verbundene Aktivbereich verbunden sind über eine Verbindungseinrichtung, die aus einem von den supraleitenden Materialien verschiedenen leitenden Material wie beispielsweise einem normalen leitenden Metall gebildet wird. In accordance with a more limited aspect of the invention, a semiconductor device is provided, wherein the superconducting wiring and the active region is not directly connected to the superconducting wiring are connected by a connecting means consisting of a material different from the superconducting materials conductive material such as, for example, a normal conductive metal is formed. Bei Verwendung solch eines Aufbaus können der aktive Bereich und die supraleitende Verdrahtung getrennt und unabhängig voneinander hergestellt werden. When using such a construction, the active region and the superconducting wiring may be separately and independently prepared. Auf diese Weise kann eine Verunreinigung des aktiven Bereichs zum Zeitpunkt der Herstellung vermieden werden, um ein Halbleiter-Bauelement zu schaffen, welches leicht herzustellen ist und eine hohe Zuverlässigkeit aufweist. In this way, contamination of the active region can be avoided at the time of manufacture to provide a semiconductor device which is easy to manufacture and has high reliability.

Gemäß einem anderen Aspekt der Erfindung wird ein Halbleiter-Bauelement geschaffen, bei welchem ein aktiver Bereich und eine elektrisch damit verbundene supraleitende Verbindungsverdrahtung physisch direkt verbunden sind und die Störstellenkonzentration und/oder die Störstellenkon zentrationsverteilung in dem Halbleiter-Grenzflächenbereich des aktiven Bereichs, der mit der supraleitenden Verbin dungsverdrahtung in Kontakt steht, so gewählt werden, daß sie vorbestimmte Bedingungen erfüllen. According to another aspect of the invention, a semiconductor device is provided in which an active region and an electrically associated superconducting connection wiring are physically directly connected, and the impurity concentration and / or the Störstellenkon zentrationsverteilung in the semiconductor interface portion of the active region with the superconducting Verbin dung wiring is in contact are chosen so as to satisfy predetermined conditions. Gemäß diesem Aspekt wird ein Halbleiter-Bauelement geschaffen, bei welchem an der Grenzfläche zwischen dem supraleitenden Verbindungsglied und dem aktiven Bereich ein Kontakt mit erwünschter Charakteristik oder gewünschten Charakteristiken gebildet wird. According to this aspect, a semiconductor device is provided, wherein at the interface between the superconducting connecting member and the active region, a contact having a desired characteristic or desired characteristics is formed.

Ein Vorteil der Erfindung besteht darin, daß eine Schaltungsverbindung mit äußerst kleinem Widerstand hergestellt werden kann. An advantage of the invention is that a circuit connection with extremely low resistance can be produced. Daher kann die Verteilungsverzögerungszeit aufgrund der Schaltungsverbindungsverdrahtung bedeutend vermindert werden, um ein Halbleiter-Bauelement hoher Operationsgeschwindigkeit zu realisieren. Therefore, the distribution delay time can be significantly reduced because of the circuit connection wiring to realize a semiconductor device high operation speed.

Ein weiterer Vorteil der Erfindung besteht in folgendem: Da bei der Verbindung der supraleitenden Verbindungsverdrahtung mit dem aktiven Bereich kein Kontakt zwischen dem supraleitenden Material und dem Halbleitermaterial besteht oder keine Schwelle zum Blockieren des Stroms bei dem Kontakt zwischen den beiden Materialien vorhanden ist, kann ein Halbleiter-Bauelement von hoher Zuverlässigkeit und ausgezeichneten Arbeitskenngrößen verwirklicht werden. Another advantage of the invention consists in the following: Since the compound of the superconducting connection wiring is or with the active region is no contact between the superconducting material and the semiconductor material is no threshold for blocking the flow is present at the contact between the two materials may be a semiconductor -Bauelement of high reliability and excellent work characteristics are realized.

Ein weiterer Vorteil der Erfindung besteht darin, daß es keine Verunreinigung in dem Halbleiter-Grenzflächenbereich in dem Aktivbereich gibt, welche durch den direkten Kontakt zwischen der supraleitenden Verbindungsverdrahtung und dem aktiven Bereich verursacht wird, oder selbst dann, wenn eine Verunreinigung auftritt, die der Verunreinigung zugeschriebene Verschlechterung der Operationsgeschwindigkeit des aktiven Bereichs äußerst gering ist. Another advantage of the invention is that there is no contamination in the semiconductor interface area in the active region, which is caused by the direct contact between the superconducting connection wiring and the active region, or even if contamination occurs, the contaminant ascribed to degradation of the operation speed of the active region is extremely low. Auf diese Weise kann ein stabil betreibbares Halbleiter-Bauelement geschaf fen werden. In this way a stable operable semiconductor device geschaf fen can be.

Die Erfindung kann aus verschiedenen Teilen oder verschiedenen Schritten und deren Anordnungen bestehen. The invention may consist of several parts or various steps and arrangements thereof. Ausführungsbeispiele der Erfindung werden nachfolgend im einzelnen anhand der Zeichnungen beschrieben. Embodiments of the invention will be described in detail below with reference to the drawings. Es zeigt: It shows:

Fig. 1 einen Querschnitt eines Halbleiter-MOS-IC-Elements zur Erläuterung der Erfindung; 1 shows a cross section of a semiconductor MOS-IC element for explaining the invention.

Fig. 2 und 3 Querschnitte von Halbleiter-Bauelementen gemäß Ausführungsformen der Erfindung; Fig. 2 and 3 are cross-sections of semiconductor devices according to embodiments of the invention;

Fig. 4 bis 8 Querschnitte weiterer Ausführungsformen, bei welchen ein supraleitendes Material in den Verbindungsverdrahtungen zwischen Halbleiterchips des Typs IC, LSI, usw. verwendet wird. FIGS. 4 to 8 are cross sections of other embodiments, in which a superconducting material used in the connection wirings between the semiconductor chip of the type IC, LSI, etc.. Dabei zeigen die Fig. 7 und 8 besondere Fälle, in denen ein supraleitendes Material in der Mehrlagen-Ver drahtungsplatte verwendet wird; Here, Figs 7 and in which a superconducting material is used in the multilayer Ver drahtungsplatte 8 special cases.

Fig. 9, 10 und 11 Diagramme zur Erläuterung der Kenngrößen des Kontakts zwischen dem supraleitenden Material und dem Halbleitermaterial, und zwar: Fig. 9, 10 and 11 are diagrams for explaining the characteristics of the contact between the superconducting material and the semiconductor material, namely:

Fig. 9 die Beziehung zwischen der Störstellenkonzentration an der Halbleitergrenzfläche und dem Kontaktwiderstand; Fig. 9 shows the relationship between the impurity concentration at the semiconductor interface and the contact resistance;

Fig. 10 die Beziehung zwischen dem Abstand x von der Grenzfläche zu dem pn-Übergang und dem Übergangskriechstrom; Figure 10 shows the relationship between the distance x from the interface to the p-n junction and the Übergangskriechstrom. und and

Fig. 11 die Beziehung zwischen der Störstellenkonzentration an der Halbleitergrenzfläche und der Höhe der an der Grenzfläche gebildeten Schottky-Schwelle; Figure 11 shows the relationship between the impurity concentration at the semiconductor interface and the height of the formed at the interface Schottky threshold.

Fig. 12A, 12B und 12C Querschnitte einer Ausführungsform eines LDD-Elements, wobei die Figuren verschiedene Schritte des Fertigungsprozesses erläutern; FIG. 12A, 12B and 12C are cross sections of an embodiment of an LDD member, said figures illustrate different steps of the manufacturing process; sowie as

Fig. 13 und 14 Querschnitte von Ausführungen eines Schottky-FET und -HEMT. Fig. 13 and 14 are cross sections of embodiments of a Schottky FET and -HEMT.

Anhand von Fig. 2, welche eine erfindungsgemäße Aus führungsform eines Halbleiter-Bauelements zeigt, wird die Verbindungsstruktur zwischen einem supraleitenden Material eines supraleitenden Verbindungsgliedes und einem Halbleiter eines aktiven Bereichs beschrieben. Referring to Fig. 2 showing an off inventive guide die of a semiconductor device, the connecting structure between a superconducting material of a superconducting link and a semiconductor of an active region will be described. Das Halbleiter-Bauelement umfaßt einen supraleitenden Verbindungsteil, wo supraleitende Verbindungsverdrahtungen ausgebildet sind, und einen aktiven Bereich, wo ein oder mehrere Halbleiterelemente ausgebildet sind. The semiconductor device includes a superconducting connecting portion where superconducting connection wirings are formed, and an active region, where one or more semiconductor elements are formed. Supraleitende Verbindungsverdrahtungen 21 werden auf einem Isolatorsubstrat 22 durch die bekannte Photolithografietechnik gebildet. Superconductive connection wirings 21 are formed on an insulating substrate 22 by the known photolithography technique. Dieses Isolatorsubstrat 22 kann ein gewöhnliches keramisches substrat zur Verwendung in integrierten Schaltungen sein oder ein Halbleitersubstrat, das mit einer Isolierbeschich tung versehen ist. This insulator substrate 22 may be an ordinary ceramic substrate for use in integrated circuits, or a semiconductor substrate which is provided with a Isolierbeschich processing. Ein oxidiertes Silizium-Substrat ist besser als ein keramisches Substrat geeignet zur Ausbildung feiner Verbindungsstrukturen auf diesem und zur Anpassung des Substrats an das Halbleiterelement. An oxidized silicon substrate is better than a ceramic substrate suitable for forming fine structures in this connection and for adjusting the substrate to the semiconductor element. Das für die supraleitenden Verbindungsglieder 21 verwendete Material ist z. The material used for the superconducting connecting links 21 is z. B. YBa₂Cu₃O₇. B. YBa₂Cu₃O₇.

Die supraleitende Dünnschicht kann mit Elektronenstrahlbeschichtung oder mit Aufstäubungsbeschichtung gebildet werden, während das Substrat aufgeheizt wird. The superconducting thin film can be formed by electron beam coating or sputter deposition while the substrate is heated. Supraleitende Verbindungsglieder 21 einer mehrschichtigen Struktur werden gebildet durch Kombinieren von supraleitenden Schichten mit Isolierschichten, z. Superconducting link members 21 of a multilayer structure formed by combining superconducting layers with insulating layers, for example. B. SiO₂-Isolierfilmen usw., unter Verwendung der Photolithografietechnik usw. Der auf diese Weise gebildete supraleitende Verbindungsverdrahtungsteil 26 hat praktisch eine Null-Verteilungsverzögerungszeit. B. SiO₂ insulating films, etc., by using the photolithography technique, etc. The thus-formed superconducting connection wiring portion 26 has substantially a zero distribution of delay time. Ein Aktivbereichsteil 27 mit Halbleiterschaltungen 24 , welche in einem Silizium-Kristallsubstrat 23 durch die bekannten Mikro- oder Feinverfahren gebildet werden, wird mit den supraleitenden Verbindungsverdrahtungen 21 über Verbindungsmetallhöcker 25 verbunden. An active region portion 27 with semiconductor circuits 24, which are formed in a silicon single crystal substrate 23 by the well-known micro or fine method, is connected to the superconducting connection wirings 21 via connecting metal bumps 25th Da die supraleitenden Verbindungsverdrahtungen 21 des supraleitenden Verbindungsverdrahtungsteils 26 und die Halbleiterschaltungen 24 des Aktivbereichteils 27 keinen direkten Kontakt bilden, können der supraleitende Verbindungsverdrahtungsteil und der Aktivbereichsteil getrennt gefertigt werden, und folglich kann die Verunreinigung des Aktivbereichteils durch das Element oder die Elemente, welche das supraleitende Material bilden, vermindert werden. Since the superconducting connection wirings 21 of the superconducting connection wiring portion 26 and the semiconductor circuits 24 of the active region portion 27 form no direct contact, the superconducting connection wiring part and the active region part can be manufactured separately, and consequently the contamination of the active region portion, by the element or elements which the superconducting material form, are reduced.

Anhand von Fig. 3 wird ein Halbleiter-Bauelement gemäß einer anderen Ausführungsform beschrieben. Referring to Fig. 3, a semiconductor device will be described according to another embodiment.

Supraleitende Verbindungsverdrahtungen sind auf einem Isolatorsubstrat ausgebildet. Superconductive connection wirings are formed on an insulating substrate. Die Bildung der supraleitenden Glieder kann entweder mittels Vakuumbeschichtung oder mittels billigem Druck erfolgen. The formation of the superconducting elements can be done either by vacuum coating or by means of reasonable pressure. Hier wird der letztere Prozeß erläutert. Here, the latter process is explained. Pulver von La₂O₃, CuO und SrO₃ und ein Bindemittel werden gemischt, um eine Paste zu bilden. Powders of La₂O₃, CuO and SrO₃ and a binder are mixed to form a paste. Diese Paste wird auf ein Tonerdekeramiksubstrat 32 gedruckt, um Strukturen zu bilden. This paste is printed on an alumina ceramic substrate 32 to form structures. Dann wird das Substrat 32 in einer Sauerstoffatmosphäre bei 1100°C zehn Stunden lang gesintert, um supraleitende Verbindungsverdrahtungen 31 zu bilden. Then, the substrate 32 is sintered for ten hours in an oxygen atmosphere at 1100 ° C to form superconducting connection wirings 31st Halbleiterschaltungen 34 werden in Silizium-Kristallsubstraten 33 mittels der bekannten feinen Prozesse (fine?) ausgebildet, um aktive Bereiche 37 zu bilden. Semiconductor circuits 34 are formed in silicon crystal substrates 33 by means of the known processes fine (fine?) To form active regions 37th Diese aktiven Bereiche 37 und der getrennt gefertigte supraleitende Verbindungsverdrahtungsteil 36 werden untereinander verbunden mit Metalldrähten 35 wie beispielsweise Golddrähten usw., um ein Halbleiter-Bauelement zu schaffen. These active regions 37 and the separately manufactured superconducting wiring connection part 36 are interconnected by metal wires 35 such as gold wires, etc. in order to create a semiconductor device. Mit dieser Ausführungsform können ähnliche Vorteile wie mit der Ausführungsform von Fig. 2 erzielt werden. With this embodiment, similar advantages as with the embodiment of Fig. 2 can be obtained. Die Metalldrähte 35 können aus einem supraleitenden Material gebildet werden. The metal wires 35 can be formed from a superconducting material.

Anhand von Fig. 4 wird eine weitere Ausführungsform beschrieben. Referring to Fig. 4, a further embodiment will be described. Eine Struktur aus supraleitenden Verbindungsverdrahtungen 41 wird auf einem Isolatorsubstrat 42 aus Keramik oder Harz auf ähnliche Art gebildet wie im Fall von Fig. 2. Auf dem so gefertigten supraleitenden Verbindungsverdrahtungsteil 46 werden IC-Chips 44 durch ein Klebemittel 43 angebracht, um als aktive Bereiche zu dienen. A structure of superconducting connection wirings 41 is on an insulating substrate 42 made of ceramic or resin formed in a similar manner as in the case of FIG. 2. In the thus fabricated superconducting connection wiring part 46 IC chips are mounted 44 by an adhesive 43 so as active regions to serve. Bondinseln auf den IC-Chips 44 werden mit den supraleitenden Verbindungsverdrahtungen 41 mittels der bekannten Drahtbondtechnik verbunden, um ein Halbleiter-Bauelement fertigzustellen. Bond pads on the IC chips 44 are connected to the superconducting connection wirings 41 by means of known wire bonding technique, to complete a semiconductor device. Auch bei dieser Ausführungsform wird kein direkter Kontakt zwischen dem Halbleitermaterial der IC-Chips, welche die aktiven Bereiche sind, und dem supraleitenden Material der supraleitenden Ver bindungsverdrahtungen 41 gebildet. Also in this embodiment there is no direct contact between the semiconductor material of the IC chips, which are the active regions, and the superconducting material of the superconducting Ver will bond wirings 41 are formed.

Anhand der Fig. 5A und 5B werden noch weitere Aus führungsformen von Verbindungen beschrieben, welche sogenannte "Flip-Chip-Packungen" sind. For further be EMBODIMENTS compounds described which so-called "flip-chip packages" are with reference to FIGS. 5A and 5B. In Fig. 5A werden supraleitende Verbindungsverdrahtungen 51 auf einem Keramik- oder einem Glassubstrat 52 ausgebildet. In Fig. 5A superconducting connection wirings are formed on a ceramic or a glass substrate 52 51st Dann werden Halbleiterchips 57 mit ICs (Integrated Circuit, Integrierte Schaltung) oder LSI (Large-scale integration, Großintegration) usw. mit Lötmittel oder halbleitendem Harz 55 auf dem Substrat 52 angebracht. Then, the semiconductor chip (integrated circuit Integrated Circuit) or LSI (Large-scale integration, large scale integration) 57 with ICs etc. attached with solder or semiconductive resin 55 on the substrate 52nd Fig. 5B zeigt ebenfalls ein Flip-Chip-Halbleiter-Bauelement. Fig. 5B also shows a flip-chip semiconductor device. Eine Oxyd- Isolierschicht 53 aus SiO₂ usw. wird auf einem Silizium- Substrat 52 ausgebildet, um ein Isolatorsubstrat zu bilden. A Oxyd- insulating layer 53 of SiO₂, etc. is formed on a silicon substrate 52 to form an insulator substrate. Andere Teile des Halbleiter-Bauelements von Fig. 5B sind denen von Fig. 5A ähnlich. Other parts of the semiconductor device of FIG. 5B are similar to those of Fig. 5A.

Anhand von Fig. 6 wird eine weitere Ausführungsform beschrieben. Referring to Fig. 6, another embodiment will be described. In der Figur bezeichnet das Bezugszeichen 62 leitende Trägerglieder, genannt Leiterrahmen. In the figure, numeral 62 senior support members called leadframe. Eine Verdrahtungsschicht 61-1 , auf welcher eine supraleitende Verdrahtungsstruktur ausgebildet ist, wird mit einer Isolierklebeschicht 63 auf dem Leiterrahmen angebracht. A wiring layer 61-1 on which a superconducting wiring pattern is formed is mounted with a Isolierklebeschicht 63 on the lead frame. Chips 64 mit ICs, Transistoren, usw. werden auf dieser Verdrahtungsschicht 61-1 auf ähnliche Art wie in dem in Fig. 4 gezeigten Fall angebracht. Chips 64 with ICs, transistors, etc. are mounted on this wiring layer 61-1 in a similar manner as in the example shown in Fig. 4 case. Die jeweiligen Chips 64 und die supraleitenden Verbindungsverdrahtungen sind verbunden unter Verwendung von Drähten 65 aus Gold usw. Die Figur zeigt einen Fall, in welchem Drahtbonden vorgenom men wird unter Verwendung von Bondinseln 61-2 , welche auf der Verdrahtungsschicht 61-1 ausgebildet sind. The respective chips 64 and the superconductive connection wirings are connected using wires 65 of gold, etc. The figure shows a case in which wire bonding is vorgenom men using bonding pads 61-2 which are formed on the wiring layer 61-1. Das Halb leiter-Bauelement dieses Typs ist, obzwar in der Figur nicht gezeigt, üblicherweise in ein Passivierungsmaterial wie beispielsweise Harz eingegossen in der Weise, daß es zwischen den Leiterrahmen 62 auf der rechten und der linken Seite angeordnet ist. The semiconductor device of this type is, although not shown in the figure, usually in a passivation material such as resin is poured in such a way that it is disposed between the lead frame 62 on the right and the left. Auch bei dieser Ausführungsform wird kein direkter Kontakt zwischen den supraleitenden Verdrahtungen und dem Halbleiter der Chips gebildet. Also in this embodiment, no direct contact between the superconducting wires and the semiconductor chips is formed. Sie sind immer über eine Verbindungseinrichtung verbunden, die aus einem von den supraleitenden Materialien verschiedenen leitenden Material wie beispielsweise Golddraht gebildet ist. They are always connected via a connecting device which is formed of a material different from the superconducting materials conductive material such as gold wire.

Anhand der Fig. 7 und 8 werden Ausführungsformen beschrieben, welche die sogenannte "Mehrlagen-Verdrahtungsplatte" verwenden. Referring to Figs. 7 and 8 show embodiments which use the so-called "multilayer wiring board" are described. In Fig. 7 wird ein supraleitender Verbindungsverdrahtungsteil 70 , welcher einen mehrschichtigen dreidimensionalen Verdrahtungsaufbau aufweist, ausgebildet, indem auf einem aus Halbleitermaterial wie beispielsweise Silizium bestehenden Substrat 72 Schichten 78 aus organischem Isoliermaterial wie beispielsweise Poly-imide und supraleitende Verbindungsverdrahtungen 71 kombiniert werden. In Fig. 7, a superconducting connection wiring part 70 having a multi-layered three dimensional wiring structure is formed by combining organic insulating material such as poly-imides and superconducting connection wirings 71 on an existing semiconductor material such as silicon substrate 72 layers 78. Sogenannte "Kontaktlöcher" 76 sind an ausgewählten Stellen ausgebildet, um die jeweiligen supraleitenden Verbindungsverdrahtungen 71 , eine auf der unteren Fläche des Substrats 72 ausgebildete Erdelektrode 73 und die leitenden Bereich 77 , welche die Erdungsleitungen bilden, zu verbinden mit leitenden Gliedern, welche die Kontaktlöcher ausfüllen oder bedecken. So-called "contact holes" 76 are formed at selected locations to the respective superconducting connection wirings 71, an electrode formed on the lower surface of the substrate 72 ground electrode 73 and the conductive region 77, which form the ground lines to be connected to conductive members which fill the contact holes or cover. Die supraleitenden Verbindungsverdrahtungen 71 sind aus den jeweiligen Schichten aus supraleitendem Material in dem supraleitendem Verbindungsverdrahtungsteil 70 strukturiert durch das bekannte Verfahren wie beispielsweise Aufstäubung. The superconducting connection wirings 71 are made of the respective layers of superconducting material in the superconducting connection wiring portion 70 patterned by the known method such as sputtering. Mehrere Chips 74 , z. A plurality of chips 74, z. B. IC, LSI, usw., welche die aktiven Bereiche sind, werden auf dem supraleitendem Verbindungsverdrahtungsteil 70 angebracht über Bondinseln 79 und Löthöcker 75-1 . As IC, LSI, etc., which are the active regions are provided on the superconducting connection wiring portion 70 via bonding pads 79 and solder bumps 75-1. Das Chip 74f a ist auch mit den supraleitenden Verdrahtungen 71 verbunden über Golddrähte 75-2 , wodurch es mit einer (nicht gezeigten) Stromquelle verbunden wird. The chip 74f is also connected to a superconducting wirings 71 via gold wires 75-2, whereby it is connected to a (not shown) current source. Das leitende Material, welches die Kontaktlöcher 76 ausfüllt oder bedeckt, kann ein supraleitendes Material sein. The conductive material filling the contact holes or covered 76 may be a superconducting material.

Das Halbleiter-Bauelement von Fig. 8 verwendet eine keramische Mehrlagen-Verdrahtungsplatte. The semiconductor device of FIG. 8 uses a ceramic multi-layer wiring board. Ähnlich dem Bauelement von Fig. 7 weist das Halbleiter-Bauelement von Fig. 8 einen supraleitenden Verbindungsteil 80 auf, welcher aus mehrlagigen supraleitenden Verdrahtungen 81-1 , Kontaktlöchern 81-2 und mehrlagigen Isolierschichten 82 gebildet ist. Similar to the device of FIG. 7, the semiconductor device of FIG. 8 to a superconducting connecting part 80 which is formed from multi-layer superconducting wirings 81-1, 81-2 contact holes and the multilayer insulating layers 82nd In Abweichung von Fig. 7 sind die Isolierschichten 82 aus Keramik gebildet. In deviation from Fig. 7, the insulating layers 82 are formed of ceramic. Daher sind selbst ohne das Si-Substrat 72 von Fig. 7 die jeweiligen supraleitenden Verdrahtungen 81-1 und die Kontaktlöcher (auch das supraleitende Material) 81-2 fest gelagert durch die Steifheit der Isolierschichten 82 . Therefore, even without the Si substrate 72 of Fig. 7, the respective superconducting wirings 81-1 and the contact holes (including the superconducting material) fixedly supported by the stiffness of the insulating layers 81-2 82nd Ferner sind bei dieser Ausführungsform an der Vorderfläche und Rückfläche des supraleitenden Verbindungsteils 80 supraleitende Elektroden 86 für die externen Verbindungen ausgebildet. Further, in this embodiment on the front surface and rear surface of the superconducting connecting part 80 superconducting electrodes 86 are formed for the external connections. Einige der supraleitenden Elektroden 86 sind mit einem Isoliermaterial 83 beschichtet. Some of the superconducting electrodes 86 are coated with an insulating 83rd Vorbestimmte Abschnitte dieser supraleitenden Elektroden 86 sind mit mehreren Chips, 84 , IC usw., verbunden über Leiterglieder 85 wie beispielsweise Löthöcker. Predetermined portions of this superconducting electrodes 86, etc. with a plurality of chips 84, IC, connected to conductor members 85 such as solder bumps. Fig. 8 zeigt Chips 84 nur auf der unteren Fläche. Fig. 8 shows only 84 chips on the lower surface. Es versteht sich, daß ebenso Chips auch auf der oberen Fläche vorgesehen werden können. It is understood that as chips may also be provided on the upper surface.

Bei den oben beschriebenen Ausführungsformen sind zwar nur supraleitende Verbindungsverdrahtungen in dem supraleitenden Verbindungsteil ausgebildet, es können aber auch andere Komponenten eingebracht werden. In the above described embodiments, although only superconductive connection wirings are formed in the superconducting joint part, but there may also be incorporated other components. Der supraleitende Verbindungsteil kann auf einem Halbleiter-Wafer wie beispielsweise einem Si-Substrat oder einem zusammengesetzten Halbleitersubstrat wie beispielsweise GaAs gebildet werden. The superconducting joint part may be formed on a semiconductor wafer such as a Si substrate or a compound semiconductor substrate such as GaAs. Ferner können in dem Wafer auch Elemente wie Dioden, Transistoren, usw. gebildet werden. Further elements such as diodes, transistors, etc., can be formed in the wafer. Einer der wichtigen Punkte bei den oben beschriebenen Ausführungsformen besteht darin, daß das Halbleitermaterial in dem aktiven Bereich und die supraleitenden Verbindungsglieder keinen direkten Kontakt bilden. One of the important points in the above described embodiments is that the semiconductor material in the active region and the superconducting connecting links do not form a direct contact. Wenn der Aufbau die getrennte Fertigung des supraleitenden Verbindungsteils und der aktiven Bereiche zuläßt, wie oben in Verbindung mit den beschriebenen Ausführungsformen beschrieben, bringt es ferner einen Vorteil mit sich, daß das Metallelement oder die Metallelemente, welche supraleitende Verbindungsglieder bilden, daran gehindert werden können, in das Halbleitermaterial einzudringen, wenn die supraleitenden Verbindungsglieder gefertigt werden. If the structure allows the separate production of the superconducting connecting part and of the active regions, as described above in connection with the described embodiments, it brings also an advantage that the metal element or the metal elements constituting superconducting connecting members can be prevented, penetrate into the semiconductor material when the superconductive connecting elements are manufactured.

In den vorhergehenden Ausführungsformen werden Aufbauten beschrieben, welche supraleitende Verbindungsglieder für die Verdrahtungen zwischen Chips wie beispielsweise IC, LSI, usw. verwenden. In the preceding embodiments, structures are described that use superconducting connecting members for the wiring between chips such as IC, LSI, etc.. Die Erfindung ist nicht auf solche Aufbauten beschränkt. The invention is not limited to such structures. Die Verbindungen der Halbleiter-Bauelemente können Verbindungsverdrahtungen in einem diskreten Bauelement oder in einem Einzelelement wie beispielsweise einem FET (Field-effect transistor) umfassen, ferner Verbindungsverdrahtungen für verbindende Schaltkreiselemente, z. The compounds of the semiconductor devices can connect wirings in a discrete component or in a single element such as a FET (Field-effect transistor) comprise further connection wirings for connecting circuit elements, z. B. Verbindungsverdrahtungen in einem IC-Chip, Verbindungsverdrahtungen zur Verbindung von IC-Chips untereinander, wie oben beschrieben, oder Verbindungsverdrahtungen wie Leiterrahmen, wie in Fig. 6 gezeigt. B. connection wirings shown in an IC chip, connection wirings for connecting the IC chip to each other, as described above, or connection wirings such as lead frame, as shown in Fig. 6. Bedeutsam bei der Erfindung ist die Tatsache, daß in einem Halbleiter-Bauelement diejenigen Verbindungsverdrahtungen, bei denen die Verteilungsverzögerungszeit zum Problem wird, ohne Rücksicht auf den Ort der Verbindungsverdrahtung aus einem oder mehreren supraleitenden Materialien gebildet sind und ein Verbesserung an der Verbindung des supraleitenden Materials mit dem aktiven Bereich (z. B. FET, IC-Chip, usw.) erzielt wird. Important in the invention is the fact that with a semiconductor device those connection wirings, wherein the distribution of delay time becomes a problem, without regard to the location of the connection wiring of one or more superconducting materials are formed and an improvement in the connection of the superconducting material (, etc. z. B. FET, IC chip) is obtained the active region. Die Konstruktion dieser Verbesserung ist oben unter den Aspekten und Vorteilen der Erfindung beschrieben, und bei den vorangehenden Ausführungsformen ist eine besondere Art des Aufbaus beschrieben worden. The construction of this improvement is described above with the aspects and advantages of the invention, and in the foregoing embodiments, a special type of construction has been described. Nachfolgend wird nun ein Aufbau anderer Art beschrieben. Subsequently, a structure of another kind will be described. Die folgenden Ausführungsformen sind für Verbindungsverdrahtungen in Halbleiterelementen vorgesehen. The following embodiments are provided for connection wirings in semiconductor elements.

Bei den folgenden Ausführungsformen werden Ausführungen bezüglich des Verdrahtungsaufbaus in einem Einzelelement im einzelnen beschrieben. In the following embodiments, explanations regarding the wiring structure in a single element will be described in detail. Es leuchtet ein, daß die folgenden Ausführunsformen in Kombination mit den vorhergehenden Ausführungsformen verwendet werden können. It is obvious that the following Ausführunsformen may be used in combination with the previous embodiments.

Anhand von Fig. 9 wird die erfinderische Entdeckung beschrieben, welche den Kontakt zwischen dem supraleitenden Material und dem Halbleitermaterial verbessert. Referring to Fig. 9, the inventive discovery is described which improves the contact between the superconducting material and the semiconductor material. Fig. 9 erläutert die Beziehung des Kontaktwiderstands (Ω/cm²) des Kontakts, welcher von einem supraleitenden Material einer perovskite (?) Verbindung von Yttrium, Barium, Kupfer und Sauerstoff mit Silizium einer Temperatur unterhalb der kritischen Temperatur Tc gebildet wird, zu der Störstellenkonzentration an der Grenzfläche (surface ?) in einem p-leitenden oder n-leitenden Silizium. Fig. 9 shows the relationship of the contact resistance described (Ω / cm) of the contact, which is formed from a superconducting material of a perovskite (?) Compound of yttrium, barium, copper and oxygen with silicon at a temperature below the critical temperature Tc to the impurity concentration at the interface (surface?) in a p-type or n-type silicon. Wie aus der Figur ersichtlich, vermindert sich der Kontaktwiderstand rapide bei Störstellenkonzentrationen gleich oder größer als etwa 1,5×10¹⁸ cm -3 . As can be seen from the figure, the contact resistance decreases rapidly with impurity concentrations equal to or greater than about 1.5 x 10¹⁸ cm -3. Die Grenzflächen-Stör stellenkonzentration des Halbleitermaterials kann vorzugsweise in diesem Bereich gewählt werden. The interfacial sturgeon site concentration of the semiconductor material may preferably be selected in this area. Ferner kann zur Erzielung eines praktischen Werts des Kontaktwiderstands, 10 -6 Ω/cm² oder weniger, die Störstellenkonzentration noch besser vorzugsweise bei oder oberhalb 4×10¹⁸ cm -3 gewählt werden ohne Rücksicht auf den Typ der Leitfähigkeit. Further, the impurity concentration can be used to obtain a practical value of the contact resistance, 10 -6 Ω / cm or less, even more preferably be selected at or above 4 × 10¹⁸ cm -3, regardless of the type of conductivity. Der Kontaktwiderstand zeigt tatsächlich eine Temperaturabhängigkeit, aber die in dieser Ausführungsform gezeigten Daten gelten im wesentlichen allgemein bei den Temperaturen bei der kritischen Temperatur Tc oder darunter. The contact resistance actually shows a temperature dependence, but the data shown in this embodiment are generally substantially at the temperatures at the critical temperature Tc or less. Und zwar gilt die Beziehung von Fig. 9 im wesentlichen allgemein bei nicht höher als Tc liegenden Temperaturen, und folglich kann die Störstellenkonzentration an der Halbleitergrenzschicht ohne Rücksicht auf die Arbeitstemperatur festgelegt werden, um den Kontaktwiderstand unter einen bestimmten Wert herabzudrücken. Namely, the relationship of Fig. 9 substantially is generally at not higher than Tc lying temperatures, and thus the impurity concentration may be set at the semiconductor interface without regard to the working temperature, to depress the contact resistance below a certain value.

Anhand von Fig. 10 wird eine andere Charakteristik bezüglich des Kontakts zwischen dem Supraleiter und dem Halbleiter beschrieben. Referring to Fig. 10 a different characteristic with respect to the contact between the superconductor and the semiconductor will be described. Diese Figur zeigt Meßergebnisse zur Beziehung zwischen dem Abstand x von der Grenzfläche zwischen dem Supraleiter und dem Halbleiter zu dem pn-Übergang und dem Sperrstrom I L des Übergangs bei Anlegen einer Sperrvorspannung von 5 V. Es ist zu sehen, daß der Sperrstrom gut und bei einem im wesentlichen konstanten Wert liegt, wenn x 0,02 µm oder mehr beträgt. This figure shows results of measurement of the relationship between the distance x from the interface between the superconductor and the semiconductor to the pn junction and the reverse current I L of the junction when a reverse bias voltage of 5 V. It can be seen that the reverse current well and is a substantially constant value when x is 0.02 micrometers or more. Daher ist vorzugsweise der Abstand x von der Grenzfläche zwischen dem Supraleiter und dem Halbleiter zu dem pn-Übergang wenigstens gleich 0,02 µm zu wählen. Therefore, the distance x is preferably to select from the interface between the superconductor and the semiconductor to the p-n junction at least equal to 0.02 microns.

Die Durchbruchsspannung des Übergangs nimmt mit Vergrößerung des Abstands x zu. The breakdown voltage of the transition increases with increase in the distance x. Wenn der Abstand x etwa 0,02 µm beträgt, liegt die Durchbruchsspannung bei 3 bis 4 V. Wenn der Abstand x auf etwa 0,07 µm erhöht wird, wird die Durchbruchsspannung ausreichend groß, dh etwa 10 V. Das liegt daran, daß die Störstellenkonzentration an der Grenzfläche zwischen dem Supraleiter und dem Halbleiter ausreichend hoch ist, dh nicht weniger als 1×10¹⁹ cm -3 und bei dem pn-Übergangsabschnitt in der Größenordnung 1×10¹⁵ cm -3 liegt. When the distance x is about 0.02 microns, the breakdown voltage is 3 to 4 V. When the distance x is increased to about 0.07 microns, the breakdown voltage is sufficiently large, that is about 10 V. This is because that the impurity concentration at the interface between the superconductor and the semiconductor is sufficiently high, ie, not less than 1 x 10¹⁹ is cm -3, and at the pn junction portion in the order of 1 × 10¹⁵ cm -3. Also ist die Feldintensitätsverteilung scharf, und ein Durchbruch kann leicht auftreten. So the field intensity distribution is sharp, and a breakthrough is likely to occur.

Die in dieser Ausführungsform gezeigten Ergebnisse können ähnlich für n⁺p-Übergänge und p⁺n-Übergänge gelten. The results shown in this embodiment can similarly apply to n⁺p transitions and p⁺n transitions.

Anhand von Fig. 11 wird ein Schottky-Kontakt zwischen einem Supraleiter und einem Halbleiter beschrieben. Referring to Fig. 11, a Schottky contact between a superconductor and a semiconductor is described. Die Figur zeigt die Beziehung der Höhe der Schottky-Sperrschicht, welche an der Grenzfläche zwischen dem Supraleiter und dem Halbleiter gebildet wird, zu der Störstellenkonzentration in dem Halbleiter. The figure shows the relationship of the height of which is formed at the interface between the superconductor and the semiconductor of the Schottky barrier layer to the impurity concentration in the semiconductor. Wie aus der Figur ersichtlich, kann die Höhe der Schottky-Sperrschicht durch Steuern der Störstellenkonzentration frei entschieden werden. As can be seen from the figure, the height of the Schottky barrier can be freely decided by controlling the impurity concentration. Die Sperrschichthöhe beginnt scharf abzunehmen, wenn die Störstellenkonzentration über etwa 1×10¹⁷ cm -3 ansteigt. The barrier height begins to decrease sharply if the impurity concentration increases above about 1 × 10¹⁷ cm -3. Das in dieser Ausführungsform verwendete supraleitende Material ist ein Yttorium-Barium-Kupfer-Oxyd. The superconducting material used in this embodiment is a Yttorium-barium-copper-oxide. Es hat sich gezeigt, daß bei Verwendung anderer supraleitender Materialien Beziehungen auftreten, die etwas unterschiedlich, aber im wesentlichen der Beziehung in Fig. 11 ähnlich sind. It has been found that relationships occur when using other superconducting materials that are slightly different, but substantially similar to the relationship in Fig. 11. Daher wird es möglich, einen Schottky-Kontakt von vorherbestimmten Kenndaten zu erzeugen. Therefore, it becomes possible to form a Schottky contact of predetermined characteristics. Gute Kontaktcharakteristiken könnten insbesondere mit Grenzflächen-Störstellenkonzentrationen von 6×10¹⁷ cm -3 oder weniger erzielt werden. Contact good characteristics could be achieved -3 or less in particular interfacial impurity concentrations of 6 × 10¹⁷ cm. Es hat sich gezeigt, daß oberhalb dieser Konzentration sich insbesondere die Sperrkennlinie des Übergangs verschlechterte, und daß solche Übergänge für praktische Anwendungen nicht sehr geeignet waren. It has been shown that above this concentration, particularly worsened the reverse characteristic of the transition, and that such transitions for practical applications were not very suitable.

Anhand der Fig. 12A, 12B und 12C wird eine Ausführungsform eines Bauelements mit schwachdotierter Drain-Elektrode (LDD) beschrieben. With reference to FIGS. 12A, 12B and 12C an embodiment of a device having lightly doped drain (LDD) will be described. Dieser FET wird unter Nutzung der in den Fig. 9 und/oder 10 gezeigten Charakteristiken gefertigt. This FET is manufactured using the characteristics shown in FIGS. 9 and / or 10.

In Fig. 12A wird ein Element - Isolationsoxydfilm 122 - mit einer Dicke von 0,06 µm auf einem p-leitenden ( 100 )- orientierten Silizium-Substrat 121 mit einem spezifischen Widerstand von 10 Ω · cm ausgebildet. . Isolationsoxydfilm 122 - - having a thickness of 0.06 microns on a p-type (100) - in Figure 12A, an element is oriented silicon substrate 121 formed with a resistivity of 10 Ω · cm. Ein Gateoxydfilm 123 einer Dicke von 20 µm, ein polykristallines Siliziumgate 124 einer Dicke von 0,35 µm, seitliche Abstandsteile 125 und ein schwach dotierter Diffusionsbereich 126 von 10¹⁷ cm -3 werden durch die bekannten Verfahren gebildet. A gate oxide film 123 of a thickness of 20 .mu.m, a polycrystalline silicon gate 124 of a thickness of 0.35 microns, lateral spacers 125 and a lightly doped diffusion region 126 of 10¹⁷ cm -3 are formed by the known method.

In Fig. 12B wird, nachdem ein Teil des in Fig. 12A gezeigten Gateoxydfilms 123 entfernt worden ist, ein Film aus einem supraleitenden Material (eine Yttrium-Barium-Kupfer-Sauerstoffverbindung) durch Aufstäuben bis zu einer Dicke von etwa 0,02 µm aufgetragen, Arsen wird ionenimplantiert durch Ionenimplantation bei einer Beschleunigungsenergie von 150 keV bis zu einer Dosis von 1×10¹⁶ cm -2 , und der Aufbau wird durch kurzdauerndes Glühen bei 1000°C zehn Sekunden lang hitzebehandelt, um einen supraleitenden Film 127 und n⁺-Diffusionsbereiche 128 zu erzeugen. , After a part of the gate oxide film shown in Fig. 12A has been removed 123 in FIG. 12B, (a yttrium-barium-copper-oxygen compound) is applied, a film of a superconducting material by sputtering to a thickness of about 0.02 microns , arsenic is ion-implanted by ion implantation at an acceleration energy of 150 keV to a dose of 1 × 10¹⁶ cm -2, and the assembly is heat-treated for ten seconds by short-lasting annealing at 1000 ° C to form a superconducting film 127 and n⁺-type diffusion regions generate 128th Hier war die Übergangstiefe des n⁺-Diffusionsbereich 128 0,01 µm, und die Arsenkonzentration an der Grenzfläche mit dem supraleitenden Film 127 betrug etwa 3×10²⁰cm -3 . Here, the junction depth of the n⁺ diffusion region 128 was 0.01 micron, and the arsenic concentration at the interface with the superconducting film 127 was about 3 × 10²⁰cm -3.

Bei der vorliegenden Ausführungsform wurden n⁺-Bereiche gebildet, nachdem ein supraleitendes Material abgeschieden war. In the present embodiment, n⁺-areas have been formed after a superconducting material was deposited. Es ist auch möglich, zuerst n⁺-Bereiche zu bilden und dann einen supraleitenden Film zu bilden. It is also possible to first form n + regions and then to form a superconducting film. Letzteres ist vorteilhaft, wenn flache Übergänge zu bilden sind, da die Bedingungen zur Aktivierung der Störstelle willkürlich gewählt werden können. The latter is advantageous when shallow junctions are to be formed, because the conditions may be arbitrarily selected to activate the impurity.

In Fig. 12C werden ein aus Phosphor-Silikatglas (PSG) gebildeter Zwischenschicht-Isolierfilm 129 und aus einem supraleitendem Material gebildete Verbindungsverdrahtungsglieder 120 auf dem Aufbau von Fig. 12B ausgebildet, um ein Halbleiterbauelement zu vollenden. In Fig. 12C, a phosphor-silicate glass (PSG) formed interlayer insulating film 129 and connection wiring members formed of a superconducting material are formed on the structure of FIG. 12B 120 to complete a semiconductor device. In dieser Ausführungsform wird zur Bildung der Verbindungsverdrahtungen 120 ein supraleitendes Material verwendet. In this embodiment, a superconducting material is used for forming the connection wirings 120th Gute Ergebnisse könnten auch unter Verwendung der herkömmlichen Aluminium- oder Aluminiumlegierungsverdrahtungen erzielt werden. Good results could be achieved using the conventional aluminum or aluminum alloy wires. Insbesondere für LSIs hoher Stromdichte ist es vorteilhaft, die Verbindungsverdrahtungen mit Aluminium oder Aluminiumlegierung zu bilden. In particular, for LSIs of high current density, it is advantageous to form the connection wiring with aluminum or aluminum alloy. Dies liegt daran, daß das supraleitende Material des Yttrium-Barium-Kupfer-Sauerstoffsystems eine maximal zulässige Stromdichte von höchstens etwa 10⁵ A/cm² besitzt. This is because that the superconducting material of the yttrium-barium-copper-oxygen system has a maximum allowable current density of at most about 10⁵ A / cm². Dies ist für Hochstrom-LSIs nicht geeignet. This is not suitable for high-power LSIs. Es ist möglich, ein supraleitendes Material als Gateelektrode zu verwenden. It is possible to use a superconducting material as the gate electrode.

Das Betriebsverhalten von Transistoren und ICs, welche Transistoren nutzen, wurde bedeutend verbessert bei Verwendung von supraleitendem Material oder supraleitenden Materialen für die Steuerelektrode (Gate), die Source- Elektrode, die Drain-Elektrode und die Verdrahtungsschichten. The operational behavior of transistors and ICs which utilize transistors, was significantly improved with the use of superconducting material or superconductor materials for the control electrode (gate), the source electrode, the drain electrode and the wiring layers. Wenn zum Beispiel eine Verzögerungszeit einer mit der herkömmlichen Minimalabmessung von 1,25 µm gefertigten Steuerelektrode 0,4 ns betrug, schuf eine ähnliche Steuerelektrode bei Verwendung eines supraleitenden Materials für sämtliche Leiter des Transistors eine Gate-Verzögerungszeit von 0,2 ns, was das Doppelte der herkömmlichen Ge schwindigkeit ist. For example, if a delay time of 1.25 microns made with the conventional minimum dimension control electrode was 0.4 ns, created a similar control electrode by using a superconducting material for all of the conductors of the transistor, a gate delay time of 0.2 ns, which doubles the is speed of conventional Ge.

Anhand der Fig. 13 und 14 werden Ausführungsformen des Schottky-Gate-FET beschrieben. Referring to Figs. 13 and 14 embodiments of the Schottky gate FET will be described.

Fig. 13 zeigt im Querschnitt den Aufbau eines MES-FET. Fig. 13 shows in cross section the structure of a MES-FET. Siliziumionen wurden in einen Oberflächenbereich eines halbionisierenden GaAs-Substrats 131 implantiert, wo ein FET zu bilden war, mit einer Beschleunigungsenergie von 75 keV und einer Dosis von 1×10¹³ cm -2 durch Ionenimplantation, um eine Kanalschicht 132 mit einer Störstellenkonzentration von 2×10¹⁷ cm -3 und einer Tiefe von 0,15 µm zu bilden. Silicon ions were implanted into a surface region of a semi-ionizing GaAs substrate 131, where a FET is to be formed at an acceleration energy of 75 keV and a dose of 1 x 10¹³ cm -2 by ion implantation to form a channel layer 132 having an impurity concentration of 2 x 10¹⁷ cm to form -3 and a depth of 0.15 microns. Eine supraleitende Gate- oder Steuerelektrode 133 eines Yttrium-Barium-Kupfer-Sauerstoff-Systemmaterials wurde durch Aufstäubung auf das GaAs-Substrat 131 auf eine Dicke von 0,3 µm aufgetragen. A superconducting gate or control electrode 133 of a yttrium-barium-copper-oxygen system material was applied by sputtering, on the GaAs substrate 131 to a thickness of 0.3 microns. Dann wurden Siliziumionen durch Ionenimplantation mit einer Beschleunigungsenergie von 150 keV und einer Dosis von 1×10¹⁴ cm -2 in das GaAs-Substrat 131 implantiert, wobei die supraleitende Gate-Elektrode 133 als Maske verwendet wurde, um Source/Drain-Bereiche 134 mit einer Störstellenkonzentration von 1×10¹⁸ cm -3 und einer Tiefe von 0,3 µm zu bilden. Then, silicon ions were implanted by ion implantation with an acceleration energy of 150 keV and a dose of 1 x 10¹⁴ cm -2 into the GaAs substrate 131, the superconducting gate electrode 133 used as a mask to form source / drain regions 134 with a to form impurity concentration of 1 × 10¹⁸ cm -3 and a depth of 0.3 microns. Dann wurde ein Isolierfilm 135 aufgetragen und bearbeitet, um Kontaktlöcher aufzuweisen. Then, an insulating film 135 was applied and processed to have contact holes. Dann wurden aus einer Dreifachschicht von Gold-Germanium (Au-Ge), Nickel (Ni) und Gold (Au) gebildete Source/Drain-Elektroden 136 mit einer Dicke von 0,3 µm durch Abheben gebildet. Then, from a triple layer of gold-germanium (Au-Ge), nickel (Ni) and gold (Au) formed source / drain electrodes 136 formed with a thickness of 0.3 microns by lift-off. Die Sperrschichthöhe des Schottky-Kontakts, der aus der Kanalschicht 132 und der supraleitenden Gate-Elektrode 133 gebildet wurde, betrug etwa 0,4 V, und die Schwellenspannung des MES FET betrug 0,2 V. The barrier height of the Schottky contact, which has been formed from the channel layer 132 and the superconducting gate electrode 133 was about 0.4 V, and the threshold voltage of the MES FET was 0.2 V.

Während der herkömmliche MES-FET (Metall-Halbleiter-FET) bei Verwendung einer Gate-Elektrode aus Wolfram-Silizid (WSi₂) mit einer Gate-Länge von 0,8 µm eine Gate-Verzögerungszeit von 50 ps erbrachte, hatte der MES-FET dieser Ausführungsform bei ähnlicher Gate-Länge unter Verwendung einer supraleitenden Gateelektrode eine verbesserte Verzögerungszeit von 30 ps. While the conventional MES-FET (metal semiconductor FET) using a gate electrode is made of tungsten silicide (WSi₂) having a gate length of 0.8 microns yielded a gate delay time of 50 ps, ​​had the MES FET in this embodiment, a similar gate length using a superconducting gate electrode an improved delay time of 30 ps.

Anhand von Fig. 14 wird eine Ausführungsform eines High-Electron-Mobility-Transistors (HEMT) beschrieben. Referring to Fig. 14 an embodiment of a High Electron Mobility transistor (HEMT) will be described. Die Figur zeigt den Querschnittsaufbau eines HEMT-Elements. The figure shows the cross sectional structure of a HEMT element. Auf einem halbisolierenden GaAs-Substrat 141 ließ man eine GaAs-Schicht 147 einer Dicke von 0,5 µm und eine n-leitende AlGaAs-Schicht 148 einer Dicke von 0,06 µm epitaxial aufwachsen, um einen Hetero-Übergang an der AlGaAs-Grenzfläche zu bilden. On a semi-insulating GaAs substrate 141 was allowed a GaAs layer 147 to a thickness of 0.5 microns and an n-type AlGaAs layer 148 grown to a thickness of 0.06 microns epitaxially to a hetero-junction at the AlGaAs interface to build. Eine supraleitende Gate-Elektrode 143 , gebildet aus einem supraleitendem Film aus Yttrium-Barium-Kupfer-Sauerstoffsystemmaterial, mit einer Dicke von 0,3 µm wurde durch Aufstäuben aufgetragen. A superconducting gate electrode 143, formed of a superconducting film of yttrium-barium-copper-oxygen system material having a thickness of 0.3 microns was applied by sputtering. Dann wurde eine Isolierschicht 145 um die supraleitende Gate-Elektrode 143 herum aufgetragen. Then, an insulating layer was applied around the superconducting gate electrode 143 around 145th Auf dem Substrat wurden dort, wo der Isolierfilm 145 nicht gebildet wurde, durch selektives epitaxiales Wachstum Source/Drain-Bereiche 144 aus stark dotierten n-leitenden GaAs-Schichten einer Dicke von 0,2 µm gebildet. On the substrate, were where the insulating film was not formed 145, formed by selective epitaxial growth source / drain regions 144 from heavily doped n-type GaAs layers having a thickness of 0.2 microns. Auf diesen Source/Drain-Bereichen 144 wurden Source/Drain- Elektroden 146 gebildet. In these source / drain regions 144 source / drain electrodes 146 were formed. Hier hatte die n-leitende AlGaAs-Schicht 148 eine Donator-Konzentration von 5×10¹⁷ cm -3 , und die Sperrschichthöhe des Schottky-Kontakts mit der supraleitenden Gate-Elektrode betrug etwa 0,6 V. Here, the n-type AlGaAs layer 148 had a donor concentration of 5 × 10¹⁷ cm -3, and the barrier height of the Schottky contact with the superconducting gate electrode was about 0.6 V.

Bei dem Halbleiterelement dieses Typs bilden die von der n-leitenden AlGaAs-Schicht 148 in die GaAs-Schicht 147 zugeführten Elektronen (Träger) ein zweidimensionales Gas, welches in der Nachbarschaft des Hetero-Übergangs 149 mit hoher Geschwindigkeit transportiert. In the semiconductor element of this type supplied from the n-type AlGaAs layer 148 in the GaAs layer 147 electrons (carriers) form a two-dimensional gas transported in the vicinity of the hetero-junction 149 at a high speed.

Das HEMT-Element dieser Ausführungsform mit einer Gate-Länge von 0,9 µm zeigte verbesserte Kenndaten einer Schwellenspannung von -0,4 V und eines Verstärkungsfaktors 600 mS/mm. The HEMT device of this embodiment with a gate length of 0.9 microns showed improved characteristics of a threshold voltage of -0.4 V and a gain 600 mS / mm. Es erbrachte ferner eine Gate Verzögerungszeit von 5 ps, was etwa die Hälfte des Wertes des herkömmlichen HEMT-Elements ist, welches eine Gate-Elektrode aus Titan-Platin (Ti-Pt) verwendet. It also revealed a gate delay time of 5 ps, which is about half the value of the conventional HEMT element which uses a gate electrode made of titanium-platinum (Pt-Ti).

Anstelle der n-leitenden Halbleiterschicht 148 kann eine p-leitende Halbleiterschicht verwendet werden, um ein Element zu bilden, welches positive Löcher mit hoher Geschwindigkeit transportiert. Instead of the n-type semiconductor layer 148, a p-type semiconductor layer can be used to form an element which transports positive holes at high speed. In solch einem Fall wird hinsichtlich der Beziehung zwischen der supraleitenden Gate-Elektrode 143 und der Halbleiterschicht 148 die Stör stellenkonzentration in der Halbleiterschicht 148 bei dem Kontaktabschnitt der supraleitenden Gate-Elektrode vorzugsweise so gewählt, daß sie gleich 6×10¹⁷ cm -3 oder weniger ist, wie in Verbindung mit Fig. 11 beschrieben. In such a case, is 148, the interference filters concentration in the semiconductor layer 148 with respect to the relationship between the superconducting gate electrode 143 and the semiconductor layer is preferably chosen at the contact portion of the superconducting gate electrode so that it is equal to 6 × 10¹⁷ cm -3 or less , as described in connection with FIG. 11.

Obwohl die Erfindung hauptsächlich unter Bezug auf Silizium- oder GaAs-Bauelemente beschrieben worden ist, versteht es sich, daß andere Halbleiter auch verwendet werden können, einschließlich Materialien aus GaAlAs, InP, InGaAsP, und dergleichen. Although the invention has been described primarily with reference to silicon or GaAs devices, it is understood that other semiconductors may also be used, including materials made from GaAlAs, InP, InGaAsP, and the like.

Ferner ist die Erfindung mit Bezug auf YBa₂Cu₃O₇ als supraleitendes Material beschrieben worden; Further, the invention has been described with reference to YBa₂Cu₃O₇ as a superconducting material; es ist zu bemerken, daß andere supraleitende Materialien ebenfalls verwendet werden können, einschließlich Materialien aus RE M₂Cu₃O 7- w , worin RE wenigstens ein aus der Gruppe La, Y, Sr, Yb, Lu, Tm, Dy, Sc, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Ho und Er ausgewähltes Material ist und M wenigstens eines der Materialien Ba, Sr, Ca und K ist. It is to be noted that other superconducting materials may also be used, including materials made from RE M₂Cu₃O 7- w, where RE is at least one selected from the group La, Y, Sr, Yb, Lu, Tm, Dy, Sc, Ce, Pr Nd, Sm, Eu, Gd, Tb, Ho, and Er selected material, and M is at least one of the materials Ba, Sr, Ca, and K is.

(Diese weisen eine sogenannte sauerstoffdefiziente perovskite-Struktur oder eine K₂NiF₄-Struktur auf und sind Hochtemperatur-Supraleit-Materialien, welche Supraleitfähigkeit bei Temperaturen nahe der flüssigen Stickstofftemperatur zeigen.) (These have a so-called oxygen-deficient perovskite structure or a K₂NiF₄ structure and are high-temperature superconducting materials which exhibit superconductivity at temperatures near the liquid nitrogen temperature.)

Die Erfindung ist anhand bevorzugter Ausführungsformen beschrieben worden. The invention has been described with reference to preferred embodiments. Offensichtlich werden dem Fachmann beim Lesen und Verstehen der Beschreibung Abwandlungen einfallen. Apparent to those skilled in reading and understanding the specification alterations will occur. Die Erfindung schließt im Rahmen der Ansprüche sämtliche derartigen Änderungen ein. The invention includes within the scope of the claims an any such changes.

Claims (18)

  1. 1. Halbleiter-Bauelement, gekennzeichnet durch wenigstens einen Funktionsbereich ( 27; 37; 44; 57; 64; 74; 84; 121, 126, 128 ) mit einem Halbleiterbereich ( 24; 33; 44; 57; 64; 74; 84; 121, 126 ), welcher durch ein elektrisches Feld und/oder elektrischen Strom elektrisch arbeitet, einen Verbindungsbereich ( 26; 36; 46; 56; 61-1, 61-2, 62, 63; 70, 72, 73; 80; 127, 120, 129 ) mit supraleitenden Verbindungen ( 21; 31; 41; 51; 61-1, 61-2; 71; 81-1, 81-2; 127 ), welche dem Halbleiterbereich das elektrische Feld und/oder den elektrischen Strom zuführen, sowie Einrichtungen ( 25; 35; 45; 55; 58; 65; 75-1, 75-2; 85; 128 ) zum Verbinden des Halbleiterbereichs mit den supraleitenden Verbindungen in der Weise, daß kein direkter Kontakt der supraleitenden Verbindungen mit dem Halbleiterbereich hergestellt wird. 1. A semiconductor device, characterized by at least one functional area (27; 37; 44; 57; 64; 74; 84; 121, 126, 128) (with a semiconductor region 24; 33; 44; 57; 64; 74; 84; 121, 126) which electrically operates by an electric field and / or electric power, a connecting portion (26; 36; 46; 56; 61-1, 61-2, 62, 63; 70, 72, 73; 80; 127 , 120, 129) with superconducting compounds (21; 31; 41; 51; 61-1, 61-2; 71; 81-1, 81-2; 127), which the semiconductor region, the electric field and / or the electric current perform, and means (25; 35; 45; 55; 58; 65; 75-1, 75-2; 85; 128) for connecting the semiconductor region with the superconductive compounds in such a way that no direct contact of the superconducting compounds having the semiconductor region is made.
  2. 2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zum Verbinden aus Metall besteht. 2. The component according to claim 1, characterized in that the means for connecting comprises metal.
  3. 3. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Funktionsbereich ein IC-Chip oder ein LSI-Chip ist. 3. The component according to claim 1, characterized in that the function area is an IC chip or an LSI chip.
  4. 4. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Verbindungsbereich ein Substrat ( 23; 32; 42; 52; 62; 72; 82 ) umfaßt, welches die supraleitenden Verbindungen trägt. 4. The component according to claim 1, characterized in that the connecting portion, a substrate (23; 32; 42; 52; 62; 72; 82) which carries the superconducting compounds.
  5. 5. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die supraleitenden Verbindungen einen mehrschichtigen Aufbau aufweisen. 5. The component according to claim 1, characterized in that the superconducting compounds have a multilayer structure.
  6. 6. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zum Verbinden eine Drahtbondeinrichtung und/oder eine Flip-Chip-Bondeinrichtung ist. 6. The component according to claim 1, characterized in that the means for connecting a wire bonding device and / or a flip-chip bonding means.
  7. 7. Bauelement nach Anspruch 4, dadurch gekennzeichnet, daß das Substrat aus Glas oder Keramik besteht. 7. The component according to claim 4, characterized in that the substrate is made of glass or ceramic.
  8. 8. Halbleiterbauelement, gekennzeichnet durch ein Substrat ( 121 ), einen auf dem Substrat ausgebildeten Strompfadbereich ( 126 ), eine Einrichtung ( 124 ) zur Steuerung des Stromes in dem Strompfadbereich, wenigstens eine supraleitende Verbindung ( 120 ), die dem Strompfadbereich Strom zuführt, sowie wenigstens einen Halbleiterbereich ( 128 ), der zwischen dem Strompfadbereich und der supraleitenden Verbindung angeordnet ist in der Weise, daß kein direkter Kontakt zwischen dem Strompfadbereich und der supraleitenden Verbindung hergestellt wird. 8. A semiconductor device, characterized by a substrate (121), a formed on said substrate current path region (126), means (124) for controlling the current in the current path region, at least one superconductive connection (120) that supplies the current path of the field current, as well as at least one semiconductor region (128) disposed between the current path region and the superconducting compound in such a way that no direct contact between the current path region and the superconducting compound is prepared.
  9. 9. Bauelement nach Anspruch 8, dadurch gekennzeichnet, daß der Halbleiterbereich eine Störstellenkonzentration von nicht weniger als 1,5×10¹⁸cm -3 aufweist. 9. The component according to claim 8, characterized in that the semiconductor region having an impurity concentration of not less than 1.5 x 10¹⁸cm -3.
  10. 10. Bauelement nach Anspruch 9, dadurch gekennzeichnet, daß der Halbleiterbereich eine Dicke von nicht weniger als 0,02 µm aufweist. 10. The component according to claim 9, characterized in that the semiconductor region has a thickness of not less than 0.02 microns.
  11. 11. Halbleiter-Bauelement, gekennzeichnet durch ein Substrat ( 131; 141 ), eine auf dem Substrat ausgebildete Stapelstruktur, die einen aktiven Bereich ( 132; 148, 147 ) bildet, einen Verbindungsbereich ( 133, 136; 143, 146 ), der mit der Stapelstruktur verbunden ist und wenigstens eine Elektrode ( 133; 143 ) aus supraleitendem Material aufweist, durch welche dem aktiven Bereich ein elektrisches Feld zugeführt wird, wobei wenigstens ein Teil des aktiven Bereichs, mit welchem die Elektrode in Kontakt steht, eine Störstellenkonzentration von nicht mehr als 6×10¹⁷ cm -3 aufweist. 11. A semiconductor device, characterized by a substrate (131; 141) formed on said substrate stack structure including an active region (132; 148, 147) forms a connecting portion (133, 136; 143, 146) connected to the stacked structure is connected and at least one electrode (133; 143) of superconducting material through which an electric field is applied to the active region, wherein at least part of the active region, with which the electrode is in contact, an impurity concentration of not more having a 6 × 10¹⁷ cm -3.
  12. 12. Bauelement nach Anspruch 11, dadurch gekennzeichnet, daß die Elektrode und der aktive Bereich einen Schottky- Kontakt bilden. 12. The component according to claim 11, characterized in that the electrode and the active region form a Schottky contact.
  13. 13. Bauelement nach Anspruch 11, dadurch gekennzeichnet, daß die Stapelstruktur eine im wesentlichen nicht-dotierte Halbleiterschicht ( 147 ) umfaßt, wo sich Stromträger als zweidimensionales Gas bewegen. 13. The component according to claim 11, characterized in that the stack structure comprises a substantially non-doped semiconductor layer (147) where the current carriers move as a two-dimensional gas.
  14. 14. Halbleiter-Bauelement, gekennzeichnet durch wenigstens ein Halbleiterchip mit darin ausgebildeten Halbleiterelementen, welches erste Bondbereiche trägt, die aus elektrisch leitendem Material bestehen und auf einer Oberfläche des Chips angeordnet sind, Verbindungseinrichtungen, welche Verbindungsverdrahtungen aus supraleitendem Material aufweisen und zweite Bondbereiche aufweisen, sowie Leitglieder, welche aus einem elektrisch leitenden Material bestehen und die ersten Bondbereiche mit den zweiten Bondbereichen elektrisch verbinden. 14. A semiconductor device, characterized by at least one semiconductor chip having formed therein semiconductor elements carrying first bonding areas, which consist of electrically conductive material and are arranged on a surface of the chip, connecting means which have connection wirings of superconducting material and having second bonding areas and conductive members which are composed of an electrically conductive material and electrically connect the first bond regions with the second bonding areas.
  15. 15. Bauelement nach Anspruch 14, dadurch gekennzeichnet, daß die Verbindungseinrichtung ein Isolatorsubstrat um faßt, auf welchem die Verbindungsverdrahtungen ausgebildet sind. 15. The component according to claim 14, characterized in that the connecting device an insulator substrate is bordered, on which the connection wirings are formed.
  16. 16. Bauelement nach Anspruch 15, dadurch gekennzeichnet, daß eine Mehrzahl von Halbleiterchips vorgesehen ist. 16. The component according to claim 15, characterized in that, a plurality of semiconductor chips.
  17. 17. Bauelement nach Anspruch 16, dadurch gekennzeichnet, daß die Leitglieder Metallhöcker umfassen. 17. The component according to claim 16, characterized in that the conductive members comprise metal bumps.
  18. 18. Bauelement nach Anspruch 16, dadurch gekennzeichnet, daß die Mehrzahl von Halbleiterchips auf dem Isolatorsubstrat getragen wird und die Leitglieder Metalldrähte umfassen. 18. The component according to claim 16, characterized in that said plurality of semiconductor chips carried on the insulating substrate and the conductive members comprise metal wires.
DE19883812662 1987-04-17 1988-04-15 Semiconductor component with superconducting connections Withdrawn DE3812662A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9302887A JPS63260062A (en) 1987-04-17 1987-04-17 Semiconductor device
JP9513587A JP2728400B2 (en) 1987-04-20 1987-04-20 Semiconductor device

Publications (1)

Publication Number Publication Date
DE3812662A1 true true DE3812662A1 (en) 1988-10-27

Family

ID=26434478

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883812662 Withdrawn DE3812662A1 (en) 1987-04-17 1988-04-15 Semiconductor component with superconducting connections

Country Status (1)

Country Link
DE (1) DE3812662A1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282012A2 (en) * 1987-03-09 1988-09-14 Semiconductor Energy Laboratory Co., Ltd. Superconducting semiconductor device
GB2211662A (en) * 1988-01-16 1989-07-05 Int Computers Ltd Multichip carriers with superconductive interconnections
EP0466611A1 (en) * 1990-07-13 1992-01-15 Sumitomo Electric Industries, Ltd. Composite comprising a silicon substrate and layered superconducting thin films
US5100870A (en) * 1988-01-11 1992-03-31 At&T Bell Laboratories Method of making a superconducting oxide comprising contacting a melt with an oxygen-containing atmosphere
EP0485188A1 (en) * 1990-11-09 1992-05-13 International Business Machines Corporation Electronic package comprising an interconnection board
EP0586558A1 (en) * 1991-05-08 1994-03-16 Superconductor Technologies Inc. Multichip interconnect module including superconductive materials
US6678540B2 (en) * 2001-08-22 2004-01-13 Northrop Grumman Corporation Transmission line single flux quantum chip-to -chip communication with flip-chip bump transitions

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282012A2 (en) * 1987-03-09 1988-09-14 Semiconductor Energy Laboratory Co., Ltd. Superconducting semiconductor device
EP0282012A3 (en) * 1987-03-09 1989-09-13 Semiconductor Energy Laboratory Co., Ltd. Superconducting semiconductor device
US5100870A (en) * 1988-01-11 1992-03-31 At&T Bell Laboratories Method of making a superconducting oxide comprising contacting a melt with an oxygen-containing atmosphere
GB2211662A (en) * 1988-01-16 1989-07-05 Int Computers Ltd Multichip carriers with superconductive interconnections
GB2211662B (en) * 1988-01-16 1991-01-16 Int Computers Ltd Multichip carriers
EP0466611A1 (en) * 1990-07-13 1992-01-15 Sumitomo Electric Industries, Ltd. Composite comprising a silicon substrate and layered superconducting thin films
EP0485188A1 (en) * 1990-11-09 1992-05-13 International Business Machines Corporation Electronic package comprising an interconnection board
US5212626A (en) * 1990-11-09 1993-05-18 International Business Machines Corporation Electronic packaging and cooling system using superconductors for power distribution
EP0586558A1 (en) * 1991-05-08 1994-03-16 Superconductor Technologies Inc. Multichip interconnect module including superconductive materials
EP0586558A4 (en) * 1991-05-08 1994-07-13 Superconductor Tech Multichip interconnect module including superconductive materials
US6678540B2 (en) * 2001-08-22 2004-01-13 Northrop Grumman Corporation Transmission line single flux quantum chip-to -chip communication with flip-chip bump transitions

Similar Documents

Publication Publication Date Title
DE19610135C1 (en) Electronic device, esp. for switching hv electric currents
DE4101167A1 (en) CMOS FET circuit layout - has common gate and drain electrodes in vertical or lateral configuration
DE3942640A1 (en) Matrix-form MOS device structure - has ring channel layers in each cell and fourth zone symmetric to four cells
DE19815907C1 (en) Field effect semiconductor element
DE102009032486A1 (en) The optoelectronic component
DE3806164A1 (en) Semiconductor component having a high breakdown voltage
DE3932621A1 (en) Semiconductor component with gate electrode - buried in groove of substrate element zone, with two=part source and drain zones
DE19629088A1 (en) Vertical silicon carbide field effect transistor for use in extreme environment
EP0307850A1 (en) Si/SiGe semiconductor body
DE3816002A1 (en) High-mos field effect transistor and integrated control circuit here for
EP0989611A2 (en) Short-circuit resistant IGBT module
EP0101000A2 (en) Integrated semiconductor circuit, comprising bipolar and MOS transistors on the same chip, and method of making the same
DE10250575A1 (en) Insulated gate bipolar transistor with monolithically integrated antiparallel diode, has complimentary electrode of antiparallel diode formed by semiconductor well on front side
DE10351028A1 (en) The semiconductor device as well as suitable for this manufacturing / assembly process
DE3823270A1 (en) Semiconductor device and method for its manufacture
DE3731000A1 (en) Integrated semiconductor arrangement
DE19522364C1 (en) Semiconductor transistor bonding pad arrangement
DE4112905A1 (en) Leitfaehigkeitsmodulations-mosfet and process for its manufacture
DE4024728A1 (en) MOS device, esp. power vertical-MOSFET - with high switch=off capacitance and no signal conductor effects
EP0268941A1 (en) MOS field-effect transistor structure with extremely flat source/drain regions and silicides connection regions, and method of manufacturing these within an intergrated circuit
EP0833392A2 (en) Field effect controllable vertical semiconductor device
DE3711033A1 (en) MOSFET semiconductor device
DE102005048447A1 (en) Semiconductor power component e.g. bipolar transistor, for high-voltage application, has charge compensation regions with vertically stacked pn-junctions, where sum of breakdown voltages of junctions is smaller than voltage of drift zones
DE19644821C1 (en) Controllable semiconductor structure for use instead of JFET, MESFET
EP0062100A2 (en) Thyristor with internal-current amplification, and process for its operation

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8141 Disposal/no request for examination