DE3740612A1 - Anordnung zur synchronisation der schalt- und sperrphasen zweier getakteter gleichspannungswandler - Google Patents

Description

Die Erfindung betrifft eine Anordnung zur Synchronisation der Schalt- und Sperrphasen zweier getakteter Gleichspan­ nungswandler, die je eine Regelschaltung mit einem eige­ nen Oszillator enthalten, wobei die Oszillatoren der Re­ gelschaltungen synchronisiert sind und jede Regelschal­ tung zwei pulsbreitenmodulierbare Schalttakte abgibt.

Eine derartige Anordnung ist aus der DE 35 24 768 A1 be­ kannt. Solche Anordnungen werden eingesetzt, wenn mehrere Gleichspannungswandler z.B. an das gleiche Versorgungs­ netz angeschlossen sind. Sie dämpfen oder verhindern Störspannungen, die sich sonst auf dem Versorgungsnetz mit unterschiedlichen Frequenzen ausbreiten würden.

Bekanntlich belastet ein Gleichspannungswandler je nach Wandlertyp nur während der Leitphase (vgl. hierzu Wüste­ heck, J.: Gleichspannungswandler für Schaltnetzteile, Elektronik (1978), Heft 4, Seiten 102 bis 107) oder nur während der Sperrphase seines Schalttransistors eine Ver­ sorgungsspannungsquelle. Sind mehrere Gleichspannungs­ wandler gleichen Typs und mit eigenen Oszillatoren an ein Versorgungsnetz angeschlossen, so ist die Belastung bei unkorreliertem Lauf der Oszillatoren unter Umständen gleichmäßig über die Zeit verteilt, jedoch treten Stör­ spannungen als Mischprodukte mit niederfrequenten Antei­ len auf. Um diese Anteile zu vermeiden, werden die Oszil­ latoren der Gleichspannungswandler synchronisiert. Die (unmodulierten) Taktsignale aller Oszillatoren stimmen dann nach Frequenz und Phase überein; es sind Rechteck­ schwingungen mit dem Tastverhältnis 1/2. Eine Synchroni­ sation der Oszillatoren mehrerer Gleichspannungswandler ist kein Problem, da die Oszillatoren Bestandteil von im Handel erhältlichen Regelschaltungen (Pulsbreitenmodula­ toren) sind, und an diesen Bausteinen (z.B. UC2846, SG2846 und LT2846 der Firmen Unitrode Corporation, Sili­ con General und Linear Technologie) gesonderte Anschlüsse für die Synchronisation der Oszillatoren vorgesehen sind. Es bleibt also das Problem der gleichmäßigen Bela­ stung der Versorgungsspannungsquelle, denn auch eine un­ gleichmäßige Belastung führt zu erhöhten Störspannungen.

Zur Erläuterung dieses Problems sei nochmals erwähnt, daß an zwei Anschlüssen der aufgezählten Bausteine im Be­ triebsfall pulsbreitenmodulierbare Schalttakte anliegen, die bis auf eine Phasenverschiebung miteinander überein­ stimmen. Die Verschiebung beträgt eine halbe Periode des unmodulierten Schalttaktes, also des Taktsignales, das der Oszillator erzeugt, das aber nicht notwendig (ver­ gleiche z.B. DE 35 24 768 A1) dem Anwender der oben er­ wähnten Regelschaltungen zur Verfügung steht. Durch den Modulationsvorgang werden die Impulse des unmodulierten Schalttaktes höchstens verkürzt, so daß auch die Maximal­ länge der Impulse eines modulierten Schalttaktes eine halbe Periodendauer des unmodulierten Schalttaktes be­ trägt. Daher stimmen die Anstiegsflanken eines der modu­ lierbaren Schalttakte mit denen des unmodulierten Schalt­ taktes überein, während die Impulse des anderen modulier­ baren Schalttaktes in die Impulspausen des ersten bzw. die des unmodulierten Schalttaktes fallen.

Im folgenden sollen zwei Schalttakte, die durch Puls­ breitenmodulation aus Rechteckschwingungen gleicher Fre­ quenz mit dem Tastverhältnis 1/2 hervorgegangen sind, gleichphasig genannt werden, wenn ihre Impulse und damit auch ihre Impulspausen immer in das gleiche Zeitintervall von der Länge einer Halbperiode der Rechteckschwingung fallen; sie sollen gegenphasig genannt werden, wenn die Impulspausen des einen Schalttaktes und die Impulse des anderen immer in das gleiche Zeitintervall fallen.

Unter Verwendung der beiden pulsbreitenmodulierbaren und gegenphasigen Schalttakte einer ersten Regelschaltung wird bei der bekannten Anordnung der eingangs genannten Art der unmodulierte Schalttakt mit einem Flip-Flop zu­ rückgewonnen. Mit dem unmodulierten Takt werden dann wei­ tere Flip-Flops derart gesteuert, daß an einem Ausgang der Anordnung einer der beiden pulsbreitenmodulierbaren Schalttakte der zweiten Regelschaltung anliegt, der zu einem vorbestimmten pulsbreitenmodulierbaren Schalttakt der ersten Regelschaltung gleichphasig oder gegenphasig ist, vorausgesetzt, die Oszillatoren der Regelschaltungen sind synchronisiert. Dann läßt sich ohne weiteres errei­ chen, daß die Leitphasen der beiden Gleichspannungswand­ ler in die gleiche Halbperiode des unmodulierten Schalt­ taktes oder in verschiedene Halbperioden fallen, indem die Schalttransistoren mit gleichphasigen oder gegenpha­ sigen pulsbreitenmodulierbaren Schalttakten angesteuert werden. Bei mehreren Gleichspannungswandlern, deren Os­ zillatoren synchronisiert sind, wird die gesamte Last auf zwei Halbperioden dadurch gleichmäßig verteilt, daß mit gegebenenfalls mehreren Schaltungen der eingangs genann­ ten Art die Phasenlage (gleichphasig oder gegenphasig) von je zwei pulsbreitenmodulierbaren Schalttakten a prio­ ri festgelegt wird.

Die bekannte Schaltung ist taktgebunden. Der Erfindung liegt die Aufgabe zugrunde, für eine Anordnung der eingangs genannten Art eine Variante anzugeben, die eine nichttaktgebundene Realisierung zuläßt.

Diese Aufgabe wird dadurch gelöst, daß ein pulsbreitenmo­ dulierbarer Schalttakt der ersten Regelschaltung einem ersten Signaleingang und ein pulsbreitenmodulierbarer Schalttakt der zweiten Regelschaltung einem zweiten Sig­ naleingang eines Schaltwerkes zugeführt werden, daß das Schaltwerk zwei Ausgänge aufweist, an denen zueinander komplementäre Ausgangsvariablen anliegen, die jeweils ei­ nen steuerbaren Schalter steuern, daß über je einen Schalter einer der beiden pulsbreitenmodulierbaren Schalttakte der zweiten Regelschaltung geleitet ist, daß das Schaltwerk einen nachtriggerbaren Zeitschalter ent­ hält, der durch ein vorbestimmtes Wertepaar der Eingangs­ variablen mindestens für eine Periode des unmodulierten Schalttaktes eingeschaltet wird und von allen anderen Wertepaaren der Eingangsvariablen unbeeinflußt bleibt, und daß die Ausgangsvariablen des Schaltwerkes eindeutig vom Schaltzustand des Zeitschalters abhängen.

Vorteilhafte Ausgestaltungen der Erfindungen sind in den Unteransprüchen angegeben. Anhand eines Ausführungsbei­ spiels und der Figuren soll die Erfindung näher erläutert werden.

Es zeigen:

Fig. 1 ein erfindungsgemäßes Prinzipschaltbild und

Fig. 2 das Schaltbild eines taktungebundenen Ausfüh­ rungsbeispiels.

In Fig. 1 sind mit PWM 1 und PWM 2 die beiden Regelschal­ tungen (Pulsbreitenmodulatoren) zweier hier nicht näher dargestellter Gleichspannungswandler bezeichnet. Die Schalttransistoren der Gleichspannungswandler sind die Feld-Effekt-Transistoren T 1 und T 2. Über eine Leitung f sind die Oszillatoren der Regelschaltung PWM 1 und PWM 2 synchronisiert. Ein Ausgang Q 1 der Regelschaltung PWM 1 ist mit dem Steuereingang des Transistors T 1 und mit ei­ nem Eingang E 1 eines Schaltwerkes SW verbunden. Ein Aus­ gang Q 1 der Regelschaltung PWM 1 bleibt unbenutzt. An den Ausgängen Q 1 und Q 1 liegen (im Betriebsfall) pulsbreiten­ modulierte Schalttakte an, die sich darin unterscheiden, daß sie um eine halbe Periodendauer des unmodulierten Schalttaktes zeitlich gegeneinander verschoben sind; sie sind also im eingangs definierten Sinne gegenphasig. Ent­ sprechendes trifft für die Ausgänge Q 2 und Q 2 der zweiten Regelschaltung PWM 2 zu.

Im folgenden wird nun der Fall erläutert, in dem die Leitphase des ersten Schalttransistors T 1 in die gleiche Halbperiode wie die Sperrphase des zweiten Schalttransis­ tors T 2 fallen soll, die beiden Transistoren also mit ge­ genphasigen (pulsbreitenmodulierten) Schalttakten ange­ steuert werden müssen. Zusätzlich soll der Binärwert eins einem Schaltimpuls und der Binärwert null einer Impuls­ pause entsprechen.

Werden die beiden Gleichspannungswandler bzw. die beiden Regelschaltungen PWM 1 und PWM 2 eingeschaltet, so hängt es trotz der Synchronisation der Oszillatoren über die Leitung f vom Zufall ab, ob z.B. die pulsbreitenmodulier­ ten Schalttakte an den sich entsprechenden Ausgängen Q 1 und Q 2 gegenphasig oder gleichphasig sind. Zur Prüfung, welcher der beiden Fälle vorliegt, ist auch der pulsbrei­ tenmodulierte Schalttakt am Ausgang Q 2 einem Eingang E 2 des Schaltwerkes SW zugeführt. Sind die Schalttakte an den Ausgängen Q 1 und Q 2 gleichphasig (dieser Fall wird unterstellt), so treten auch gleiche Binärwerte mit dem Binärwert eins an den Eingängen E 1 und E 2 des Schaltwer­ kes SW auf. Die Variable am Ausgang A 1 des Schaltwer­ kes SW nimmt dann den Wert 1 an und schließt damit einen Schalter (Schalter im leitenden Zustand) S 2; fast gleich­ zeitig nimmt am Ausgang A 2 die Ausgangsvariable den Wert 0 an und öffnet dadurch einen Schalter S 1 (Schalter im nicht leitenden Zustand).

Da der Steuereingang des Schalttransistors T 2 sowohl über die Kontaktstrecke des Schalters S 1 mit dem Ausgang Q 2 als auch über die Kontaktstrecke des Schalters S 2 mit dem Ausgang Q 2 verbindbar ist, wird nun nach dem oben unter­ stellten Sachverhalt der zum Schalttakt am Ausgang Q 1 ge­ genphasige Takt des Ausganges Q 2 an den Transistor T 2 ge­ leitet.

Die Ausgangsvariablen des Schaltwerkes SW werden - wegen eines in Fig. 1 nicht gezeigten nachtriggerbaren Zeit­ schalters (vgl. hierzu Tietze, U. und Schenk, Ch.: Halb­ leiter-Schaltungstechnik, Springer Verlag, Berlin, Hei­ delberg, New York, 1980, 5. Auflage, Seite 448 bis 450) für mindestens eine Periode des unmodulierten Schalttak­ tes auf den oben angegebenen Werten gehalten, sobald ein­ mal gleichzeitig eine binäre Eins an den Eingängen E 1 und E 2 aufgetreten ist; tritt vor dieser Zeit wieder eine binäre Eins an den Eingängen E 1 und E 2 auf, so werden die Ausgangsvariablen wiederum für mindestens eine weitere Periode auf dem selben Wert gehalten usw.. Andere Variab­ lenkombinationen an den Eingängen E 1 und E 2 beeinflussen den Zeitschalter nicht. Da die Werte der Ausgangsvariab­ len allein von seinem Schaltzustand abhängen, ändern sie sich nicht, solange der Zeitschalter eingeschaltet ist.

Durch die angegebene Schaltzeit des Zeitschalters wird erreicht, daß eine kurzzeitige Änderung der Eingangsva­ riablen nicht zu falschen Werten der Ausgangsvariablen des Schaltwerkes SW führt.

Nach dem Einschalten der beiden Regelschaltungen PWM 1 und PWM 2 dauert es eine zeitlang, bis sie an ihren Aus­ gängen Q 1, Q 1 und Q 2, Q 2 die pulsbreitenmodulierten Schalttakte abgeben. Bis zu diesem Zeitpunkt liegen an den genannten Ausgängen binäre Nullen an, so daß das Schaltwerk SW so reagiert, als ob gegenphasige Takte an seinen Eingängen anlägen, d.h., am Ausgang A 1 liegt der Binärwert 0 und am Ausgang A 2 der Binärwert 1 an. Damit ist der Schalter S 1 geschlossen und der Schalter S 2 ge­ öffnet.

Geben nun - wie im Beispiel unterstellt - die Regelschal­ tungen PWM 1 und PWM 2 gleichphasige Schalttakte an den Ausgängen Q 1 und Q 2 ab, ändern die Ausgangsvariablen des Schaltwerkes SW ihre Werte. Um sicherzustellen, daß bei diesem Variablenwechsel, der gleichzeitig zu einer Ände­ rung der Schaltzustände der Schalter S 1 und S 2 führt, zu keinem Augenblick beide Schalter geschlossen sind, ist im Schaltwerk SW eine Verzögerung derart vorgesehen, daß der Schalter S 2 verzögert geschlossen wird, also dann, wenn der Schalter S 1 mit Sicherheit geöffnet ist. Ein Schalt­ zustand, in dem beide Schalter S 1 und S 2 geschlossen sind, würde den Transistor T 2 gefährden.

Fig. 2 zeigt ein taktungebundenes (asynchrones) Ausfüh­ rungsbeispiel des Schaltungsprinzips nach Fig. 1. Bautei­ le sowie Ein- bzw. Ausgänge, die die gleiche Funktion haben wie in Fig. 1, sind in Fig. 2 mit den gleichen Be­ zugszeichen versehen. Die Funktion der Schalter S 1 und S 2 der Fig. 1 wird in der Schaltung nach Fig. 2 durch NAND- Gatter G 3 und G 4, ein Dioden-UND-Gatter D 2, D 3 und R 3 so­ wie eine Treiberstufe TS übernommen. Die NAND-Gatter G 3 und G 4 werden durch die Ausgangsvariablen an den Ausgän­ gen A 1 und A 2 des Schaltwerkes SW geschlossen bzw. geöff­ net. Das NAND-Gatter G 3 sperrt oder läßt den pulsbreiten­ modulierten Schalttakt am Ausgang Q 2 passieren; entspre­ chendes gilt für das NAND-Gatter G 4 und den Ausgang Q 2. Da wegen der NAND-Gatter G 3 und G 4 nicht ausreichend Lei­ stung an den Steuereingang des Transistors T 2 übertragen werden kann, werden die Ausgangssignale der NAND-Gat­ ter G 3 und G 4 über Dioden D 2 und D 3 zusammengeführt, de­ ren Anoden miteinander verbunden sind. Zusammen mit einem Widerstand R 3 bilden diese Dioden das Dioden-UND-Gatter. Der Verbindungspunkt der Dioden D 2 und D 3 ist über den Widerstand R 3 an den Pluspol einer Versorgungsspannungs­ quelle geführt und außerdem mit den Eingängen mehrerer parallel geschalteter Leistungsverstärker verbunden, die den Transistor T 2 öffnen oder schließen.

Die Eingänge E 1 und E 2 des Schaltwerkes SW sind identisch mit den beiden Eingängen eines NAND-Gatters G 1, das Be­ standteil des Schaltwerkes SW ist. Durch die Ausgangs­ spannung des Gatters G 1 wird ein Kondensator C 1 aufgela­ den, falls diese Spannung den niedrigeren (LOW) von zwei Spannungswerten (HIGH und LOW) annimmt. Wegen einer Dio­ de D 1, die zwischen den Kondensator C 1 und den Ausgang des Gatters G 1 geschaltet ist, kann der Kondensator C 1 nur über einen zu ihm parallel liegenden Widerstand R 1 wieder entladen werden. Die Zeitkonstante R 1 +C 1 ist so zu bemessen, daß sie größer als eine Periodendauer des unmodulierten Schalttaktes ist.

Die Spannung am Kondensator C 1 ist einerseits an den Aus­ gang A 2 des Schaltwerkes SW gelegt und wird andererseits durch ein Gatter G 2 invertiert sowie durch ein RC- Glied R 2, C 2 verzögert an den Ausgang A 1 gegeben. Auch hier ist die Zeitkonstante R 2 +C 2 größer als eine Perio­ dendauer des unmodulierten Schalttaktes zu wählen. Da­ durch wird verhindert, daß der Schalttransistor T 2 inner­ halb einer Periode des unmodulierten Schalttaktes zwei Schaltimpulse bekommt und damit Störspannungsspitzen am Ausgang des zweiten Gleichspannungswandlers auftreten.

Soll eine Potentialtrennung der beiden Gleichspannungs­ wandler vorgenommen werden, so läßt sich das am einfach­ sten erreichen, indem in die Leitung f ein potentialtren­ nender Baustein PT2 und vor den Eingang E 1 des Schaltwer­ kes SW ebenfalls ein potentialtrennender Baustein PT1 ge­ setzt wird. Bei den Bausteinen PT1 und PT2 handelt es sich entweder um Impulsübertrager oder um Optokoppler.

Claims (5)

1. Anordnung zur Synchronisation der Leit- und Sperrpha­ sen zweier getakteter Gleichspannungswandler, die je eine Regelschaltung mit einem eigenen Oszillator enthalten, wobei die Oszillatoren der Regelschaltungen synchroni­ siert sind und jede Regelschaltung pulsbreitenmodulierba­ re Schalttakte abgibt, dadurch gekennzeichnet,
daß ein pulsbreitenmodulierbarer Schalttakt der ersten Regelschaltung (PWM 1) einem ersten Signaleingang (E 1) und ein pulsbreitenmodulierbarer Schalttakt der zweiten Regelschaltung (PWM 2) einem zweiten Signaleingang (E 2) eines Schaltwerkes (SW) zugeführt werden, daß das Schaltwerk (SW) zwei Ausgänge (A 1, A 2) aufweist, an denen zueinander komplementäre Ausgangsvariablen an­ liegen, die jeweils einen steuerbaren Schalter (S 1, S 2) steuern,
daß über je einen Schalter (S 1, S 2) einer der beiden pulsbreitenmodulierbaren Schalttakte der zweiten Regel­ schaltung (PWM 2) geleitet ist,
daß das Schaltwerk (SW) einen nachtriggerbaren Zeitschal­ ter enthält, der durch ein vorbestimmtes Wertepaar der Eingangsvariablen mindestens für eine Periode des unmodu­ lierten Schalttaktes eingeschaltet wird und von allen an­ deren Wertepaaren der Eingangsvariablen unbeeinflußt bleibt, und daß die Ausgangsvariablen des Schaltwer­ kes (SW) eindeutig vom Schaltzustand des Zeitschalters abhängen.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Schaltwerk (SW) Verzögerungsglieder enthält, durch die ein gleichzeitiger Wertwechsel der Ausgangsva­ riablen derart verhindert wird, daß die beiden Schal­ ter (S 1, S 2) für mindestens eine Periode des unmodulier­ ten Schalttaktes gleichzeitig geöffnet sind.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß als Schalter (S 1, S 2) NAND-Gatter verwendet werden, deren Ausgangsvariablen durch ein Dioden-UND-Gatter (D 2, D 3, R 3) verknüpft und durch eine Treiberstufe (TS) ver­ stärkt werden.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Schaltwerk (SW) aus einem Eingangs-NAND-Gat­ ter (G 1) mit nachgeschalteter Diode (D 1) besteht, über die ein Kondensator (C 1) nur aufgeladen werden kann, wäh­ rend die Entladung des Kondensators (C 1) über einen er­ sten Widerstand (R 1) erfolgt, daß die Spannung am Kondensator (C 1) die erste Ausgangs­ variable (A 2) des Schaltwerkes darstellt und die inver­ tierte (G 2) sowie durch ein RC-Glied (R 2, C 2) verzögerte Spannung des Kondensators (C 1) die zweite Ausgangsvariab­ le (A 1) des Schaltwerkes (SW) darstellt.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß zur Potentialtrennung zwischen dem ersten und dem zweiten Gleichspannungswandler in die Leitung, über die der pulsbreitenmodulierbare Schalttakt der ersten Regel­ schaltung (PWM 1) dem Schaltwerk (SW) zugeführt wird, und in die Leitung, über die die beiden Oszillatoren der bei­ den Regelschaltungen (PWM 1, PWM 2) synchronisiert werden, potentialtrennende Bausteine (PT 1, PT 2) eingefügt sind.