DE3719535A1 - RADIATION-RESISTANT SEMICONDUCTOR CIRCUIT COMPONENT - Google Patents
RADIATION-RESISTANT SEMICONDUCTOR CIRCUIT COMPONENTInfo
- Publication number
- DE3719535A1 DE3719535A1 DE19873719535 DE3719535A DE3719535A1 DE 3719535 A1 DE3719535 A1 DE 3719535A1 DE 19873719535 DE19873719535 DE 19873719535 DE 3719535 A DE3719535 A DE 3719535A DE 3719535 A1 DE3719535 A1 DE 3719535A1
- Authority
- DE
- Germany
- Prior art keywords
- gallium arsenide
- radiation
- circuit component
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 39
- 230000005855 radiation Effects 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims abstract description 21
- 230000005669 field effect Effects 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 44
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims 3
- 230000005865 ionizing radiation Effects 0.000 abstract description 17
- 230000001052 transient effect Effects 0.000 abstract description 16
- 239000000969 carrier Substances 0.000 abstract description 5
- 230000004044 response Effects 0.000 abstract 1
- 230000034408 response to ionizing radiation Effects 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 34
- 239000002800 charge carrier Substances 0.000 description 18
- 206010073306 Exposure to radiation Diseases 0.000 description 12
- 230000008859 change Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 6
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 241001101998 Galium Species 0.000 description 1
- 241001676573 Minium Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010871 livestock manure Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Die Erfindung betrifft allgemein Halbleiterbauelemente oder Halbleiterschaltungsbauteile und im einzelnen strahlungsfeste Halbleiterschaltungsbauteile. The invention relates generally to semiconductor components or Semiconductor circuit components and in particular radiation-resistant Semiconductor circuit components.
Es ist bekannt, daß viele Nachrichtenübertragungssysteme im militärischen Bereich sowie Systeme im Weltraum so ausgebil det sein müssen, daß sie auch während und nach einer Anzahl von Strahlungsbelastungen bestehen bleiben und funktionieren. Im allgemeinen kennt man vier Arten von Strahlungsbelastungen.It is known that many communication systems in the military and space systems det must be that they also during and after a number of radiation exposure persist and function. Four types of radiation exposure are generally known.
An erster Stelle ist die Bestrahlung mit Neutronen zu nennen. Eine Neutronenbestrahlung tritt aufgrund von Neutronen auf, welche von einer Kernexplosion oder Kernereaktion ausgehen. Die Wirkung der Neutronen auf das Halbleitermaterial besteht in der Erzeugung von Gitterfehlern im Kristallgitter des Halb leiters. Diese Gitterfehler vermindern im allgemeinen die Be weglichkeit und die Lebensdauer der Träger im Halbleitermate rial und verschlechtern oder zerstören die Funktionsfähigkeit von Halbleiterbauelementen oder -schaltungsbauteilen, die aus dem betreffenden Halbleitermaterial gefertigt sind. Dieses Problem ist von besonderer Wichtigkeit in der bipolaren Sili ziumtechnologie, die sich für die Funktion der Schaltungsbau teile auf die Lebensdauer der Minoritätsladungsträger stützt. In Galliumarsenid liegen die Beschädigungsgrenzwerte wesent lich höher als bei Silizium.In the first place is the radiation with neutrons. Neutron radiation occurs due to neutrons, which start from a nuclear explosion or nuclear reaction. The neutrons have an effect on the semiconductor material in the generation of lattice defects in the crystal lattice of the half leader. These lattice errors generally reduce loading mobility and the life of the carrier in the semiconductor material rial and deteriorate or destroy the functionality of semiconductor devices or circuit components made from the semiconductor material in question are manufactured. This Problem is of particular importance in bipolar sili ziumtechnologie, which is for the function of the circuit construction parts based on the life of the minority charge carriers. The damage limit values are significant in gallium arsenide Lich higher than with silicon.
Die zweite Art von Bestrahlung ist die gesamte Bestrahlungs dosis oder das Integral über die Zeit der Strahlungseinwirkung von allen Strahlungsquellen, beispielsweise Gammastrahlung, Röntgenstrahlung und kosmische Strahlung. Bei einer sehr hohen Strahlungsbelastung bezüglich der Gesamtdosis tritt eine Be schädigung des Halbleitermaterials ähnlich wie bei der Neutro nenbestrahlung auf. Auch hier sind die Grenzwerte, bei denen das Galliumarsenid-Ausgangsmaterial eine Beschädigung erfährt, wesentlich höher und die Strahlungsbelastung bezüglich der Gesamtdosis ist im allgemeinen bei Galliumarsenid kein Problem. In der MOS-Technologie, bei der eine Oxidschicht unterhalb ei nes Übergangsbereiches vorgesehen ist, kann eine hohe Strah lungsbelastung bezüglich der Gesamtdosis in eingeschlossener Ladung innerhalb der Oxidschicht resultieren, wodurch die Funktion von MOS-Transistoren verhindert oder behindert wird.The second type of radiation is total radiation dose or the integral over the time of exposure to radiation from all radiation sources, for example gamma radiation, X-rays and cosmic rays. At a very high one Radiation exposure with respect to the total dose occurs Damage to the semiconductor material similar to that of the neutro radiation. Here, too, are the limit values at which the gallium arsenide starting material is damaged, much higher and the radiation exposure with respect to Total dose is generally not a problem with gallium arsenide. In MOS technology, where an oxide layer below egg nes transition area is provided, a high beam exposure to total dose included Charge result within the oxide layer, whereby the Function of MOS transistors is prevented or hindered.
Als dritte Art von Strahlungsbelastung ist im allgemeinen eine transiente ionisierende Strahlung zu nennen. Eine tran siente ionisierende Strahlung ist abhängig von der Höhe der Strahlungsdosis kurzer Impulse einer hohen Strahlungsbelastung, beispielsweise von 20 bis 1000 rad über eine Impulsdauer von fünf Nanosekunden bis drei Mikrosekunden. Im allgemeinen ist eine transiente ionisierende Strahlung ein Problem für analoge Bauelemente oder Schaltungsbauteile, da diese Strahlungsbela stung Fehler oder eine zeitweise Nichtfunktionsfähigkeit sol cher Schaltungsbauteile hervorruft, wenngleich diese Strah lungsbelastung im allgemeinen nicht zu einer dauerhaften Be schädigung des Bauelementes oder Schaltungsbauteiles führt.The third type of radiation exposure is general to call a transient ionizing radiation. A tran ionizing radiation depends on the amount of Radiation dose of short pulses of high radiation exposure, for example from 20 to 1000 rad over a pulse duration of five nanoseconds to three microseconds. Generally is transient ionizing radiation is a problem for analog Components or circuit components, since this radiation error or a temporary inoperability sol cher circuit components, although this beam Exposure burden generally not to a permanent load damage to the component or circuit component.
Sehr viel schwerwiegender ist jedoch die Folge dieser Strah lungsbelastung für Halbleiterbauelemente oder -schaltungsbau teile, beispielsweise Speicher wahlfreien Zugriffes, welche Daten in Form eines Einschaltzustandes oder Ausschaltzustan des von Transistoren speichern müssen. Hier stellt die Bela stung mit einer transienten ionisierenden Bestrahlung ein sehr schwerwiegendes Problem dar, nachdem eine derartige Strahlungsbelastung zu einem dauerhaften Verlust von Daten führen kann. Der Datenverlust geht folgendermaßen vor sich: Die Ladungen, welche während der transienten Ionisation im Halbleitermaterial erzeugt werden, wandern zu den Elektroden des Bauelementes hin und erzeugen einen primären Photolei tungsstrom. Der primäre Photoleitungsstrom wird unmittelbar in Abhängigkeit von der ionisierenden Strahlung erzeugt. Ein sekundärer Photoleitungsstrom resultiert aus den Wirkungen des primären Photoleitungsstromes, beispielsweise auf Elektro nenfallen oder Löcherfallen, welche in Abhängigkeit vom pri mären Photostrom ionisiert werden. Nach Beendigung des primä ren Photoleitungsstromes und der transienten ionisierenden Strahlung können diese Ladungsträgerfallen den Strom im Lei tungskanal des betreffenden Bauelementes modulieren. Ist der primäre Photoleitungsstrom ausreichend groß, so kann er den Zustand des betreffenden Transistors ändern oder umschlagen lassen. Wenn sich der Schaltungszustand des Transistors in einem digitalen Speichergerät ändert, werden Daten in dem Speichergerät, beispielsweise einem Speicher wahlfreien Zu griffs, verloren. Im Galliumarsenid ist beispielsweise die transiente Ionisation 50% höher als der entsprechende Wert in Silizium. Die Lebensdauer der ionisierten Ladungsträger in Galliumarsenid ist jedoch nur 1% der Lebensdauer der La dungsträger in Silizium.However, the consequence of this beam is much more serious load for semiconductor components or circuit construction share, such as random access memory, which Data in the form of an on state or an off state of transistors must store. Here is the Bela with a transient ionizing radiation very serious problem after such Radiation exposure to permanent loss of data can lead. The data loss happens as follows: The charges, which during the transient ionization in the Semiconductor material are generated, migrate to the electrodes of the component and produce a primary photolei current. The primary photoconductive current becomes immediate generated depending on the ionizing radiation. A secondary photoconductive current results from the effects of the primary photoconductive current, for example on electrical nen traps or pitfalls, which depend on the pri polar photocurrent can be ionized. After completion of the primary ren photoconductive current and the transient ionizing Radiation can cause these charge carriers to trap the current in the Lei modulation channel of the relevant component. Is the primary photoconductive current sufficiently large, so it can Change or change state of the transistor in question to let. If the switching state of the transistor in a digital storage device changes data in the Storage device, for example a random memory handles, lost. For example, in gallium arsenide transient ionization 50% higher than the corresponding value in silicon. The lifetime of the ionized charge carriers in gallium arsenide, however, is only 1% of the life of the La manure carrier in silicon.
Es kann daher festgestellt werden, daß Galliumarsenid weniger empfindlich gegenüber transienter ionisierender Strahlung ist als Silizium und daß mit diesem Material, ohne daß besondere Vorkehrungen getroffen werden müssen, eine Verbesserung um eine Größenordnung gegenüber Silizium erzielt werden kann. In bestimmten Anwendungsfällen aber, beispielsweise beim Ersatz von Speichern mit plattiertem Draht durch Speicher wahlfreien Zugriffes in ballistischen Systemen, liegt eine typische Do sisrate von 1012 rad/s für Bestrahlungsdauern von 5 Nanose kunden bis 100 Nanosekunden jenseits der gegenwärtig erreich baren Strahlungsfestigkeit von Galliumarsenid.It can therefore be stated that gallium arsenide is less sensitive to transient ionizing radiation than silicon and that an improvement of an order of magnitude compared to silicon can be achieved with this material without special measures having to be taken. In certain applications, however, for example when replacing memories with plated wire with random access memories in ballistic systems, a typical dose rate of 10 12 rad / s for irradiation times of 5 nanoseconds to 100 nanoseconds is beyond the currently achievable radiation strength of gallium arsenide.
Die vierte Art von Strahlungsbelastungen ist im allgemeinen ein einen Schaltungsumschlag oder eine Zustandsveränderung bewirkendes einmaliges Bestrahlungsereignis. Das einmalige Strahlungsereignis, welches einen Schaltungsumschlag bewirkt, stellt ein Problem ähnlich demjenigen bei transienter ionisie render Strahlungsbelastung dar, jedoch mit der Ausnahme, daß es als einzelner Vorgang auftritt, wenn statistisch auftre tende Partikel, beispielsweise ein Neutron, ein Alphateilchen, ein Betateilchen oder kosmische Strahlung das Halbleitermate rial treffen und dort einen vorübergehenden Photostrom auslö sen. Diese Erscheinung ist von besonderer Bedeutung in Spei chern wahlfreien Zugriffs hoher Schaltungsdichte, bei denen die Transistorstrukturen sehr klein sind und die Ladungsmenge, die in jedem Übergang gespeichert ist, entsprechend relativ klein ist. Bei Anwendungsfällen im erdnahen Bereich kann die se Schwierigkeit in bestimmten Graden durch Aufbringen einer Materialschicht über dem Halbleiter beseitigt werden. Diese Materialschicht ist so gewählt, daß sie Alphateilchen und Betateilchen absorbiert. In Anwendungsfällen im Weltraum, wo keine Atmosphäre zur Filterung der kosmischen Strahlung vorhanden ist und die Energie der kosmischen Strahlung bedeu tend höher ist als diejenige von Alphateilchen und Betateil chen, reicht die Materialschicht im allgemeinen nicht dazu aus, das Auftreten von Schaltungsumschlägen oder Schaltzu standsveränderungen aufgrund einzelner Strahlungsereignisse zu vermindern.The fourth type of radiation exposure is general on a circuit change or a change of state effecting one-time radiation event. The unique Radiation event which causes a circuit change, poses a problem similar to that of transient ionization render radiation exposure, except that it occurs as a single event when it appears statistically particles, for example a neutron, an alpha particle, a beta particle or cosmic radiation the semiconductor mat rial and trigger a temporary photocurrent there sen. This phenomenon is of particular importance in Spei high-density random access, where the transistor structures are very small and the amount of charge, which is stored in each transition, correspondingly relative is small. In applications near the ground, the difficulty in certain degrees by applying one Material layer over the semiconductor can be eliminated. These Material layer is chosen so that it contains alpha particles and Beta particles absorbed. In use cases in space, where there is no atmosphere for filtering cosmic rays is present and the energy of cosmic radiation is important tend to be higher than that of alpha particles and beta particles Chen, the material layer is generally not sufficient off, the occurrence of switching envelopes or switching changes in level due to individual radiation events to diminish.
Verschiedene Lösungen zur Überwindung des Problems einer transienten Ionisation bei verschiedenen Arten von Halblei terbauelementen oder -schaltungsbauteilen sind auf diesem Gebiete der Technik bekanntgeworden. Beispielsweise wurden Photodioden hergestellt, welche ein Galliumarsenidsubstrat und auf diesem eine Aluminium-Galliumarsenid-Sperrschicht und über dieser wiederum einen zweiten aktiven Galliumarsenidbe reich enthielten, wie aus der Veröffentlichung "Computer Mo deling and Radiation Testing of AlGaAs Photodiodes Structu res", von Osbourne u. a., JEEE Transactions in Nuclear Science, Band NS-28, Nr. 6, Dezember 1981, Seiten 4342 bis 4345 her vorgeht. Der aktive Galliumarsenidbereich und die Aluminium- Galliumarsenid-Sperrschicht sind jeweils so dotiert, daß sich an ihrer Trennfläche ein p-n-Übergang ergibt. Der Unterschied in den verbotenen Zonen zwischen dem Aluminium-Galliumarsenid und dem Galliumarsenid bildet eine Sperre gegenüber einem Mi noritätsladungsträgerstrom entweder vom aktiven Galliumarse nidbereich oder vom Galliumarsenidsubstrat in die Aluminium Galiumarsenid-Sperrschicht hinein. Wenn die zuvor genannte Sperre ausreichend groß ist, werden Minoritätsladungsträger, die in dem Substrat erzeugt werden, daran gehindert, die Alu minium-Galliumarsenid-Sperrschicht zu überqueren und in dem Übergang als Strom gesammelt zu werden. Osbourne beschreibt die Verwendung einer einzigen nicht abrupten Schicht aus AlGaAs, welche zu einer zweifachen bis dreifachen Verbesse rung der Strahlungsfestigkeit führt. Da Osbourne Ladung von einem p-n-Übergang sammelt, der von der Galliumarsenidschicht und der Aluminium-Galliumarsenid-Schicht gebildet wird, ist die Höhe des Beitrages des Substrates verhältnismäßig klein, da Osbourne Ladung nur aus einer Entfernung vom Übergang von etwa einer Diffusionslänge sammeln kann. Eine Diffusionslänge entspricht der Quadratwurzel des Produktes aus der Ladungs trägerbeweglichkeit im Halbleitermaterial und der Ladungs trägerlebensdauer in diesem Material.Different solutions to overcome the problem of one transient ionization in different types of semiacs terbauelemente or circuit components are on this Fields of technology have become known. For example, Manufactured photodiodes, which is a gallium arsenide substrate and on top of that an aluminum gallium arsenide barrier layer and a second active gallium arsenide over this contained richly, as from the publication "Computer Mo deling and Radiation Testing of AlGaAs Photodiodes Structu res ", by Osbourne et al., JEEE Transactions in Nuclear Science, Volume NS-28, No. 6, December 1981, pages 4342 to 4345 going on. The active gallium arsenide area and the aluminum Gallium arsenide barrier layer are each doped so that gives a p-n transition at their interface. The difference in the forbidden zones between the aluminum gallium arsenide and the gallium arsenide forms a barrier to a Mi nority carrier current either from the active gallium arsenic region or from the gallium arsenide substrate into the aluminum Galium arsenide barrier layer. If the aforementioned Is sufficiently large, minority carriers, which are generated in the substrate prevented the aluminum minium gallium arsenide junction and cross in the Transition to be collected as a stream. Osbourne describes the use of a single non-abrupt layer AlGaAs, which lead to a two to three-fold improvement radiation resistance. Since Osbourne charge of a p-n junction that collects from the gallium arsenide layer and the aluminum gallium arsenide layer is formed the amount of the contribution of the substrate is relatively small, since Osbourne charge only from a distance from the transition from can collect about a diffusion length. A diffusion length corresponds to the square root of the product from the cargo carrier mobility in the semiconductor material and the charge carrier life in this material.
Eine zweite bekannte Technik auf dem Gebiete, welche insbe sondere bei Bipolartransistoren Anwendung findet, wird im allgemeinen als dielektrische Isolation bezeichnet, wobei eine Wanne aus epitaktisch erzeugtem Silizium von einer Schicht aus Siliziumdioxid (SiO₂) umgeben ist und durch sie vom Substrat getrennt ist. Bei dieser Anordnung werden während einer transienten Ionisation im polykristallinen Siliziumsub strat erzeugte Ladungsträger durch den vom Siliziumdioxid ge bildeten Isolator getrennt gehalten. Während durch diese Maß nahme ein bestimmtes Maß zusätzlicher Strahlungsfestigkeit von Siliziumschaltungsbauteilen erreicht wird, kann diese Technik nicht mit Erfolg bei anderen Materialien, etwa bei Galliumarsenid, eingesetzt werden, da kein natürliches Oxid von Galliumarsenid bekannt ist. Die Technik der dielektrischen Isolation ist außerdem im allgemeinen eine sogenannte Flip/ Chip-Technologie, was bedeutet, daß Herstellungsmaßnahmen auf beiden Seiten eines Siliziumscheibchens vorgenommen werden müssen. Diese Technik ist verhältnismäßig teuer, liefert mit unter eine niedrige Ausbeute und gestattet nur Schaltungsbau teile mit einer verhältnismäßig geringen Dichte von Transisto ren.A second known technique in the field, which in particular is used in particular in bipolar transistors, in generally referred to as dielectric insulation, where a tub of epitaxially produced silicon from one Layer of silicon dioxide (SiO₂) is surrounded and by it is separated from the substrate. With this arrangement, during a transient ionization in the polycrystalline silicon sub Strat generated charge carriers by the ge of silicon dioxide formed isolator kept separate. While by that measure took a certain amount of additional radiation resistance is achieved by silicon circuit components, this can Technology not successful with other materials, such as Gallium arsenide, because no natural oxide of gallium arsenide is known. The technique of dielectric Isolation is also generally a so-called flip / Chip technology, which means that manufacturing measures on on both sides of a silicon wafer have to. This technology is relatively expensive and comes with under a low yield and only allows circuit construction parts with a relatively low density from Transisto ren.
Durch die Erfindung soll die Aufgabe gelöst werden, Halblei terbauelemente oder -schaltungsbauteile erhöhter Strahlungs festigkeit gegenüber Strahlungseinwirkung der vorgenannten Arten zu schaffen, wobei unterschiedliche Halbleitermateria lien verwendet werden können.The object of the invention is to solve the problem terbauelemente or circuit components of increased radiation resistance to radiation from the aforementioned To create species with different semiconductor materials lien can be used.
Diese Aufgabe wird durch die Merkmale des anliegenden Patent anspruches 1 gelöst.This object is achieved through the features of the attached patent Claim 1 solved.
Im einzelnen ist bei dem hier angegebenen Halbleiterschal tungsbauteil oder -bauelement ein Substrat vorgesehen, wel ches ein erstes Halbleitermaterial der Gruppe III-V des perio dischen Systems enthält, auf dem sich eine Strahlungssperr schicht befindet, die mindestens eine Schicht aus demselben Material der Gruppe III-V des Substrates enthält, die zwi schen einem Paar von Schichten geordnet sind, die ein zwei tes, unterschiedliches Material der Gruppe III-V enthalten. Das zweite Material hat ein größeres verbotenes Band als das erste Material, ferner ein Leitfähigkeitsband mit einer Ener gie, die größer ist als die Energie des Leitfähigkeitsbandes des ersten Materials und ein Valenzband mit einer Energie die niedriger ist als die Energie des Valenzbandes des ersten Ma terials. Über der Absperrschicht befindet sich eine Konfigura tion, welche einen Metall-Halbleiter-Feldeffekttransistor (MESFET) bildet. Die Konfiguration kann eine in geeigneter Weise dotierte kristalline Schicht des ersten Materials der Gruppe III-V enthalten, auf der Ohm'sche Kontaktbereiche für die Source-Elektrode und die Drain-Elektrode sowie ein Gate bereich hergestellt sind, der einen Schottky-Sperrschicht übergang mit dem Halbleiterbereich bildet, um auf diese Weise einen Metall-Halbleiter-Feldeffekttransistor zu verwirklichen.In particular, the semiconductor scarf specified here tion component or component provided a substrate, wel ches a first semiconductor material of group III-V of the perio contains the system on which there is a radiation barrier layer, which is at least one layer of the same Contains material of group III-V of the substrate, the zwi are arranged in a pair of layers, the one two Group III-V material included. The second material has a larger prohibited band than that first material, also a conductivity tape with an ener gie, which is greater than the energy of the conductivity band of the first material and a valence band with an energy that is lower than the energy of the valence band of the first Ma terials. A configuration is located above the barrier layer tion, which is a metal-semiconductor field effect transistor (MESFET) forms. The configuration can be a suitable one Way doped crystalline layer of the first material of the Group III-V included on the ohmic contact areas for the source electrode and the drain electrode and a gate area are made of a Schottky barrier transition to the semiconductor region forms in this way to implement a metal-semiconductor field effect transistor.
Bei dieser Anordnung bilden die abwechselnden Schichten aus dem ersten und dem zweiten Material eine Mehrzahl von poten tiellen Schranken für Ladungsträger, die in Abhängigkeit von Strahlungseinwirkung entstehen. Die in dem Substrat während der Einwirkung transienter ionisierender Strahlung erzeugten Ladungsträger müssen ein Sperrniveau überwinden, das dem Un terschied in den Energiebanden zwischen dem ersten und dem zweiten Material entspricht. Die Elektronen und die Löcher, die in der Sperrschicht vorhanden sind, werden um einen Fak tor proportional dem Exponenten (E/kT) reduziert, wobei E die Valenzband- oder Leitungsband-Diskontinuität, k die Boltzman-Konstante und T die Temperatur des Halbleitermate rials, ausgedrückt in Grad Kelvin (°K) bedeuten. Die Ladungs träger, welche die Potentialsperre nicht überwinden, ver schwinden durch Rekombination und tragen daher nicht zur Er zeugung eines primären Photostromes im aktiven Bereich des Bauelementes oder Bauteiles bei. Die große potentielle An zahl von Ladungsträgern, welche im Substrat aufgrund einer Strahlungsbelastung erzeugt werden können, werden daher im wesentlichen von den aktiven Bereichen des Feldeffekttransi stors ferngehalten und demgemäß wird im wesentlichen kein pri märer Photostrom im aktiven Bereich aufgebaut, so daß ein Um schlag beispielsweise des logischen Schaltzustandes eines Feldeffekttransistors oder ein vorübergehender Fehler in einer Analogschaltung, bei der ein solcher Feldeffekttransistor ein gesetzt ist, vermieden wird. In einer besonderen Ausgestal tung des Halbleiterschaltungselementes oder Halbleiterbautei les der hier angegebenen Art enthält ein Metall-Halbleiter- Feldeffekttransistor ein Substrat, welches aus Galliumarsenid besteht oder dieses Material enthält sowie eine Strahlungs sperrschicht, welche mindestens eine undotierte Schicht aus Galliumarsenid aufweist, die zwischen einem Paar undotierter Schichten aus Aluminium-Galliumarsenid (Al x Ga1 - x As) gelegen ist, worin x das Legierungsverhältnis, also das Verhältnis von Aluminium zu Arsen ist und im Bereich von 0,1 bis 1,0 liegt. Über der letzten Lage der Sperrschicht befindet sich eine aktive Schicht mit kristallinem dotiertem Galliumarsenid. Auf dieser Schicht wiederum sind in Ohm'schem Kontakt mit der Schicht Source-Elektroden und Drain-Elektroden gebildet, die sich über bestimmten Bereichen der aktiven Schicht befinden und zwischen der Source-Elektrode und der Drain-Elektrode be findet sich eine Gate-Elektrode aus einem einen Schottky- Sperrschichtübergang bildenden Metall, welches entsprechenden Kontakt zu dem aktiven Bereich zwischen den Source- und Drain- Elektroden hat. Bei dieser Anordnung werden abhängig von ionisierender Strahlung im Substrat erzeugte Ladungsträger von den aktiven Schichten des Feldeffekttransistors isoliert gehalten. Demgemäß wird im wesentlichen kein aus dem Substrat stammender Photostrom gesammelt, wodurch der Grenzwert der Strahlungsfestigkeit erhöht wird, oberhalb dessen ein Umschlag des Schaltungszustandes des Feldeffekttransistors stattfinden könnte, wenn dieser Transistor Teil einer digitalen logischen Schaltung etwa innerhalb eines Speichers wahlfreien Zugriffes bildet, oder es wird ein erhöhter Grenzwert erreicht, um vor übergehende Fehler in einer Analogschaltung mit einem solchen Transistor zu vermeiden. In this arrangement, the alternating layers of the first and the second material form a plurality of potential barriers for charge carriers, which arise as a function of radiation. The charge carriers generated in the substrate during exposure to transient ionizing radiation must overcome a barrier level which corresponds to the difference in the energy bands between the first and the second material. The electrons and holes present in the junction are reduced by a factor proportional to the exponent (E / kT) , where E is the valence band or conduction band discontinuity, k the Boltzman constant and T the temperature of the semiconductor material , expressed in degrees Kelvin (° K). The charge carriers, which do not overcome the potential barrier, disappear by recombination and therefore do not contribute to the generation of a primary photocurrent in the active area of the component or component. The large potential number of charge carriers, which can be generated in the substrate due to radiation exposure, are therefore kept essentially away from the active areas of the field effect transistor and accordingly essentially no primary photocurrent is built up in the active area, so that an impact, for example the logical switching state of a field effect transistor or a temporary error in an analog circuit in which such a field effect transistor is set is avoided. In a special embodiment of the semiconductor circuit element or semiconductor component of the type specified here, a metal-semiconductor field-effect transistor contains a substrate which consists of gallium arsenide or contains this material and a radiation barrier layer which has at least one undoped layer of gallium arsenide which is between a pair undoped layers of aluminum gallium arsenide (Al x Ga 1 - x As) is located, where x is the alloy ratio, that is the ratio of aluminum to arsenic and is in the range from 0.1 to 1.0. An active layer with crystalline doped gallium arsenide is located above the last layer of the barrier layer. On this layer, in turn, ohmic contact with the layer forms source electrodes and drain electrodes, which are located over certain regions of the active layer and between the source electrode and the drain electrode, a gate electrode is found a Schottky barrier junction metal that has appropriate contact to the active area between the source and drain electrodes. In this arrangement, charge carriers generated in the substrate as a function of ionizing radiation are kept isolated from the active layers of the field effect transistor. Accordingly, essentially no photocurrent originating from the substrate is collected, thereby increasing the limit value of the radiation resistance above which a change in the circuit state of the field effect transistor could take place if this transistor forms part of a digital logic circuit, for example within a memory, or it becomes an increased limit value is reached in order to avoid transient errors in an analog circuit with such a transistor.
Im übrigen bilden vorteilhafte Ausgestaltungen und Weiterbil dungen Gegenstand der dem Anspruch 1 nachgeordneten Ansprüche, deren Inhalt hierdurch ausdrücklich zum Bestandteil der Be schreibung gemacht wird, ohne an dieser Stelle den Wortlaut zu wiederholen.In addition, advantageous refinements and refinements the subject matter of claims subordinate to claim 1, the content of which hereby expressly forms part of the Be is made without the wording at this point to repeat.
Im folgenden werden Ausführungsbeispiele unter Bezugnahme auf die Zeichnung näher erläutert. Es stellt darIn the following, exemplary embodiments are described with reference to FIG the drawing explains in more detail. It shows
Fig. 1 ein Blockschaltbild einer charakteristi schen Anordnung von Speicherzellen für einen Speicher wahlfreien Zugriffs, Fig. 1 is a block diagram of a rule charac array of memory cells for a random access memory,
Fig. 2 ein schematisches Schaltbild einer Speicher zelle in einer gepufferten logischen Feld effekttransistorschaltung (BFT), Fig. 2 is a schematic diagram of a memory cell in a buffered logic field effect transistor circuit (BFT),
Fig. 3 eine Aufsicht auf einen Feldeffekttransi stor als Teil der Speicherzelle in Gestalt einer gepufferten logischen Feldeffekt transistorschaltung gemäß Fig. 2, Fig. 3 is a plan view of a Feldeffekttransi stor as part of the memory cell in the form of a buffered logic field effect transistor circuit according to Fig. 2,
Fig. 4 einen Querschnitt entsprechend der in Fig. 3 angedeuteten Schnittlinie 3-3, Fig. 4 is a cross section corresponding to the position indicated in Fig. 3 section line 3-3,
Fig. 5 einen vergrößerten Ausschnitt aus der Darstellung von Fig. 4 gemäß der Einzel zeit 5-5 zur Erläuterung des Aufbaus der Strahlungssperre, Fig. 5 shows an enlarged detail from the illustration of Fig. 4 according to the single time 5-5 for explaining the structure of the radiation barrier,
Fig. 6 eine graphische Darstellung der Energie banden des mehrschichtigen Aufbaus gemäß den Fig. 3 bis 5, Fig. 6 is a graph showing the energy bands of the multi-layer construction according to FIGS. 3 to 5,
Fig. 7 ein Diagramm, in dem der Photostrom über der Vorspannung bei einer Strahlungsdosis oder einer Dosisrate von 9 × 109 rad (GaAs)/s aufgetragen ist, wobei Kurven für drei Halbleiterstrukturen eingezeichnet sind, welche eine Verminderung des Photostromes bei Verwendung einer Sperrschicht ent sprechend den Fig. 3 bis 6 ausweisen und Fig. 7 is a diagram in which the photocurrent is plotted against the bias at a radiation dose or a dose rate of 9 × 10 9 rad (GaAs) / s, where curves are shown for three semiconductor structures that a reduction of the photocurrent when using a barrier layer accordingly expel 3 to 6 Figs. and
Fig. 8 ein Diagramm des Photostromes, aufgetragen über der Dosisrate für eine herkömmliche Halbleiterstruktur einerseits und für eine Struktur entsprechend den Fig. 3 bis 6 andererseits. Fig. 8 is a diagram of the photoelectric current, plotted against the dose rate for a conventional semiconductor structure on the one hand and for a structure according to Fig. 3 to 6 on the other.
Die Fig. 1 und 2 zeigen eine charakteristische Anordnung 10 von Speicherzellen 12 ÿ für einen Speicher wahlfreien Zu griffs. Jede der Speicherzellen 12 ÿ wird durch Leitungen BL j und gespeist, welche die j-te Bitleitung und die j -te Bit-Komplementärleitung für die j-te Bitposition der Speicher zelle 12 ÿ sind. Jede der Speicherzellen 12 ÿ der i-ten und j-ten Speicherzelle 12 ÿ wird außerdem durch eine von einer bestimmten Zahl von Wortleitungen W i beaufschlagt. Wie aus Fig. 1 ersichtlich und nachfolgend im einzelnen in Verbindung mit Fig. 2 beschrieben, kann also eine Eins oder eine Null selektiv in jede der Speicherzellen eingeschrieben oder von dort herausgelesen werden. Eine Eins oder Null wird in sämt liche Bits oder Stellen für das Wort 12 i eingeschrieben, indem der logische Signalzustand "0" oder "1", der in die jeweilige Zelle 12 ÿ eingeschrieben werden soll, auf den jeweiligen Bit leitungen BL j eingestellt wird und das Komplement des logi schen Wertes auf der jeweiligen Bitleitung eingestellt wird. Die Wortleitung W i wird dann in den logischen Zustand "1" gebracht und die Zellen der i-ten Wortzeile werden an der j-ten Bitposition beschrieben. Sämtliche Bitpositionen des i-ten Wortes werden abgelesen, indem die Wortleitung W i in ihrem logischen Zustand angehoben wird und die Spannungspegel abgetastet werden, die von der Speicherzelle an die jeweilige Bitleitung angekoppelt werden. In Fig. 1 sind notwendige, beispielsweise herkömmlichen Aufbau beseitzende Adressierdeco der, Lese-/Schreibschaltungen und Puffer-Interface-Schaltungen nicht dargestellt, welche dazu dienen, die Speicherzellenan ordnung 10 mit äußeren Geräten zu verbinden. Figs. 1 and 2 show a characteristic array 10 of memory cells 12 for a memory ÿ random to handle. Each of the memory cells 12 ÿ is fed by lines BL j and which are the j- th bit line and the j- th bit complement line for the j- th bit position of the memory cell 12 ÿ . Each of the memory cells 12 ÿ of the i- th and j- th memory cell 12 ÿ is also acted upon by one of a certain number of word lines W i . As can be seen from FIG. 1 and described in detail below in connection with FIG. 2, a one or a zero can thus be selectively written into or read from each of the memory cells. A one or zero is i inscribed by the logical signal "0" or "1", which is to be written ÿ in the respective cell 12, pipes on the respective bit in all different classes of bits or digits for the word 12 BL j is set and the complement of the logic value is set on the respective bit line. The word line W i is then brought into the logic state "1" and the cells of the i th word line are written at the j th bit position. All bit positions of the i th word are read by raising the word line W i in its logical state and sampling the voltage levels that are coupled from the memory cell to the respective bit line. In Fig. 1 necessary, for example conventional design eliminating addressing deco, read / write circuits and buffer interface circuits are not shown, which serve to connect the memory cell arrangement 10 to external devices.
In Fig. 2 ist eine Speicherzelle 12 ÿ gezeigt, wobei i die betreffende Speicherzelle in der i-ten Wortzeile und j die j-te Bitposition, welche die betreffende Zelle hat, bezeich net. Die Speicherzelle enthält eine Mehrzahl von Transistoren, vorliegend Metall-Halbleiter-Feldeffekttransistoren (MESFETS). Einzelheiten des Aufbaus derartiger Transistoren der hier an gegebenen Art werden nachfolgend in Verbindung mit den Fig. 3 bis 6 beschrieben. Die Speicherzelle 12 ÿ enthält ein Paar gepufferter logischer Schaltungsteile 13 und 33. Jeder logische Schaltungsteil, beispielsweise der logische Schal tungsteil 13 enthält wiederum ein Paar von Transistoren, vor liegend die mit 16 und 18 bezeichneten Transitoren, die als Inverter geschaltet sind, ferner einen Puffertransistor 14, der zwischen die Bitleitung und die Verbindung zwischen den Transistoren 16 und 18 gelegt ist und einen Niveauüber setzer mit den Transistoren 20 und 24 sowie eine Mehrzahl von Dioden, welche allgemein bei 23 eingezeichnet sind und in der Verbindung zwischen den Transistoren 20 und 24 liegen, wie aus der Zeichnung ersichtlich ist. Der Transistor 16 des In verters und der Transistor 24 des Niveauübersetzers sind außerdem in widerstandswirksamer Konfiguration geschaltet, wozu die Gate-Elektrode mit der Source-Elektrode dieser Tran sistoren verbunden ist, so daß sich ein vorbestimmter Wider stand oder eine Belastung entsprechend der Breite und der Länge der Gate-Elektrode des betreffenden Widerstandes ergibt. Der Transistor 18 des Inverters und der Transistor 20 des Ni veauübersetzers stellen jeweils die Schaltelemente des jewei ligen Schaltungsabschnittes dar.In FIG. 2, a memory cell 12 is shown ÿ, where i is the particular memory cell in the i th word line, and j is the j th bit position, which has the cell in question, designated net. The memory cell contains a plurality of transistors, in the present case metal-semiconductor field-effect transistors (MESFETS). Details of the construction of such transistors of the type given here are described below in connection with FIGS. 3 to 6. The memory cell 12 ÿ contains a pair of buffered logic circuit parts 13 and 33 . Each logic circuit part, for example the logic circuit device part 13 in turn contains a pair of transistors, lying before the transistors designated 16 and 18 , which are connected as inverters, also a buffer transistor 14 , which is between the bit line and the connection between the transistors 16 and 18 is placed and a level converter with the transistors 20 and 24 and a plurality of diodes, which are generally shown at 23 and lie in the connection between the transistors 20 and 24 , as can be seen from the drawing. The transistor 16 of the In verters and the transistor 24 of the level translator are also connected in a resistive configuration, for which purpose the gate electrode is connected to the source electrode of these transistors, so that there was a predetermined resistance or a load corresponding to the width and Length of the gate electrode of the relevant resistor results. The transistor 18 of the inverter and the transistor 20 of the Ni level converter each represent the switching elements of the respective circuit section.
In entsprechender Weise enthält der logische Schaltungsteil 33 einen Inverter mit den Transistoren 36 und 38, die in der gezeigten Weise verbunden sind, einen Puffertransistor 34, der zwischen dem gemeinsamen Anschluß der Transistoren 36 und 38 einerseits und der Bitleitung BL j gelegen ist, sowie einen Niveauübersetzer mit den Transistoren 40 und 44 und schließlich allgemein bei 42 eingezeichnete Dioden, die in der Verbindung zwischen den Transistoren 40 und 44 liegen. Die Transistoren 36 und 44 sind wiederum widerstandswirksam geschaltet, um jeweils eine Widerstandsbelastung zu erzeugen und die Transistoren 38 und 40 sind jeweils die Schaltelemen te.Correspondingly, the logic circuit part 33 contains an inverter with the transistors 36 and 38 which are connected in the manner shown, a buffer transistor 34 which is located between the common connection of the transistors 36 and 38 on the one hand and the bit line BL j , and one Level translator with transistors 40 and 44 and finally generally at 42 diodes located in the connection between transistors 40 and 44 . The transistors 36 and 44 are in turn switched to be effective to generate a resistance load, and the transistors 38 and 40 are each the switching elements.
Bei der gezeigten Schaltung sind die Drain-Elektroden der Transistoren 16, 20, 36 und 40 an eine Spannungsquelle V DD angeschaltet, welche im allgemeinen eine Spannung im Bereich von 2 Volt bis 2,5 Volt liefert. Die Source-Elektroden der Transistoren 24 und 44 sind an eine Spannungsquelle V SS ge legt, deren Spannung etwa -1,0 Volt beträgt. Um eine Spei cherzellenschaltung aus der Kombination der logischen Schal tungsteile 113 und 33 zu bilden, ist die Gate-Elektrode des Transistors 18 an die Drain-Elektrode des Transistors 44 an geschaltet und die Gate-Elektrode des Transistors 38 ist mit der Drain-Elektrode des Transistors 24 verbunden, derart, daß man ein Flip-Flop-Gerät erhält, das sich aus der Verbin dung der beiden logischen Schaltungsteile 13 und 33 ergibt.In the circuit shown, the drain electrodes of transistors 16, 20, 36 and 40 are connected to a voltage source V DD , which generally supplies a voltage in the range from 2 volts to 2.5 volts. The source electrodes of transistors 24 and 44 are connected to a voltage source V SS , the voltage of which is approximately -1.0 volts. In order to form a memory cell circuit from the combination of the logic circuit parts 113 and 33 , the gate of transistor 18 is connected to the drain of transistor 44 and the gate of transistor 38 is connected to the drain of Transistor 24 connected such that a flip-flop device is obtained which results from the connec tion of the two logic circuit parts 13 and 33 .
Die Speicherzelle arbeitet in der Weise, daß entweder eine logische "0" oder "1" an den Transistoren 24 oder 44 in fol gender Weise gespeichert wird: Ein Spannungssignal, das für eine logische "0" im allgemeinen -1 Volt und für eine logi sche "1" im allgemeinen +1 Volt mißt, wird den Schalttransi storen 18 oder 38 jedes der logischen Schaltungsteile zuge führt. In Abhängigkeit von einem solchen Spannungssignal tritt an den Drain-Elektroden der Transistoren 18 oder 38 eine Ausgangsspannung zwischn 0,2 Volt (logische "0") und 2,5 Volt (logische "1") auf.The memory cell operates in such a way that either a logic "0" or "1" is stored on the transistors 24 or 44 in the following manner: A voltage signal which is generally -1 volt for a logic "0" and for a logic "0" cal "1" generally measures +1 volt, the switching transistors will be fed 18 or 38 of each of the logic circuit parts. Depending on such a voltage signal, an output voltage between 0.2 volts (logic "0") and 2.5 volts (logic "1") occurs at the drain electrodes of transistors 18 or 38 .
Genauer gesagt, wenn eine logische "0" an die Leitung gelegt wird, und eine logische "1" an die Leitung BL gelegt wird, und die Wortleitung W i die Transistoren 14 und 34 an wählt, indem ein Signal entsprechend einer logischen "1" an die Leitung W i gelegt wird, so wird eine "1" in die Speicher zelle 12 ÿ eingeschrieben. Ein logischer Signalpegel "1" auf der Wortleitung W i ermöglicht es den Transistoren 14 und 34 in den Leitungszustand zu gehen. Wenn die zugehörige Bitlei tung oder BL den logischen Signalzustand "1" führt, dann wird der entsprechende Spannungspegel auf die Verbindung 15 oder auf die Verbindung 35 übertragen und bewirkt eine Ände rung des Schaltungszustandes des Transistors 18 und des Tran sistors 38, so daß eine logische "1" am Transistor 18 und eine logische "0" am Transistor 38 gespeichert werden, was einer logischen "0" auf der Bitleitung BL j entspricht. In entsprechender Weise wird eine logische "0" in die Zelle 12 ÿ eingeschrieben, indem der Bitleitung BL eine logische "0" und der Bitleitung eine logische "1" aufgeprägt wird.More specifically, when a logic "0" is applied to the line and a logic "1" is applied to the line BL , and the word line W i selects the transistors 14 and 34 by providing a signal corresponding to a logic "1" is placed on the line W i , a "1" is written into the memory cell 12 ÿ . A logic signal level "1" on the word line W i enables the transistors 14 and 34 to go into the line state. If the associated Bitlei device or BL leads to the logic signal state "1", then the corresponding voltage level is transmitted to connection 15 or to connection 35 and causes a change in the circuit state of transistor 18 and transistor 38 so that a logical "1" on transistor 18 and a logic "0" on transistor 38 are stored, which corresponds to a logic "0" on bit line BL j . In a corresponding manner, a logic "0" is written into the cell 12 ÿ by impressing a logic "0" on the bit line BL and a logic "1" on the bit line.
Wenn die Speicherzelle 12 ÿ abgefragt wird, um den Inhalt der Speicherzelle abzulesen, so nimmt die Wortleitung den logischen Schaltungszustand "1" an, wodurch sämtliche Stel len des i-ten Wortes angewählt werden. Ist eine logische "1" in der betreffenden Speicherzelle gespeichert, dann nimmt die Bitleitung BL den Schaltungszustand "1" an und die Bit leitung nimmt den Schaltungszustand "0" an. Leseschaltun gen, beispielsweise ein schaltender Vergleicher (nicht dar gestellt) oder FET-Pufferschaltungen (nicht dargestellt) kön nen dazu dienen, den Inhalt der Speicherzellen in der j-ten Wortstelle aus dem Speicher zu Pufferschaltungen (ebenfalls nicht dargestellt) weiterzugeben.When the memory cell 12 is interrogated to read the content of the memory cell, the word line assumes the logic circuit state "1", whereby all positions of the i th word are selected. If a logic "1" is stored in the relevant memory cell, then the bit line BL assumes the circuit state "1" and the bit line assumes the circuit state "0". Read circuits, for example a switching comparator (not shown) or FET buffer circuits (not shown) can serve to pass on the content of the memory cells in the jth word position from the memory to buffer circuits (also not shown).
Die n Speicherzellen 12 dienen zur Speicherung entweder einer logischen "0" oder einer logischen "1". Eine Unterbrechung oder ein Verlust des Inhaltes der Speicherzellen führt zu schwer wiegenden Fehlern für Geräte oder Systeme, die auf den Spei cherinhalt angewiesen sind. The n memory cells 12 serve to store either a logic "0" or a logic "1". An interruption or loss of the content of the memory cells leads to serious errors for devices or systems that rely on the memory content.
Wie eingangs beschrieben besteht eine der Schwierigkeiten, die bei der Verwendung von Transistoren enthaltenden Spei chern wahlfreien Zugriffes in einer Umgebung mit hoher Strah lenbelastung auftreten, darin, daß ein Verlust von Information aufgrund transienter ionisierender Strahlung eintritt. Wenn die transiente ionisierende Strahlung dazu ausreicht, den Schaltungszustand der Transistoren in der Anordnung zu verän dern und daher einen Umschlag des Schaltungszustandes und da mit eine Änderung des Inhaltes der Speicherzellen bewirkt, so geht der ordnungsgemäße Inhalt der Speicherzellen dauerhaft verloren.As described in the beginning, one of the difficulties the SpeI containing when using transistors secure random access in a high beam environment oil pollution occur in that a loss of information occurs due to transient ionizing radiation. If the transient ionizing radiation is sufficient for the Change the switching state of the transistors in the arrangement and therefore an envelope of the circuit state and there with a change in the content of the memory cells, so the proper content of the memory cells goes permanently lost.
Darüber hinaus erleiden analoge Schaltkreise, welche einer derartigen Strahlung ausgesetzt werden, vorübergehende Feh ler und zunächst verborgen bleibende Fehlerquellen aufgrund eines primären Photostromes, der im Halbleiter Elektronen fallen oder Löcherfallen auflädt.In addition, analog circuits suffer, which one exposed to such radiation, temporary mistake errors, which initially remain hidden due to errors of a primary photocurrent that generates electrons in the semiconductor falling or charging pitfalls.
Durch Schaffung einer Feldeffekttransistorstruktur, wie sie nachfolgend in Verbindung mit den Fig. 3 bis 6 beschrie ben wird, und welche einen hohen Grad von Widerstandsfähig keit gegenüber der Ansammlung eines primären Photostromes in Abhängigkeit von pulsierender ionisierender Strahlung hat, werden Umschläge des Schaltungszustandes aufgrund solcher Strahlung, wie sie allgemein in den Speicherzellen auftreten, oder vorübergehende Fehler in Analogschaltungen vermindert und entsprechend wird der Pegel der ionisierenden Strahlung, bei welcher Schaltungszustandsumschläge oder vorübergehende Fehler auftreten, heraufgesetzt.By creating a field effect transistor structure, as will be described below in connection with FIGS. 3 to 6, and which has a high degree of resistance to the accumulation of a primary photocurrent depending on pulsating ionizing radiation, changes in the circuit state due to such radiation , as they generally occur in the memory cells, or temporary errors in analog circuits are reduced and accordingly the level of ionizing radiation at which circuit state changes or temporary errors occur is increased.
Betrachtet man nunmehr die Fig. 3 und 4, so erkennt man, daß der Feldeffekttransistor 18 auf einem Substrat 52 gebil det ist, da Galliumarsenid oder ein anderes Material der Gruppe III-V enthält. Auf einer Oberfläche des Substrates ist ein als Erdungsebene dienender Leiterbelag 51 angebracht, während auf der anderen Oberfläche des Substrates eine Ab sperrschicht 54 gelegen ist, die genauer in Verbindung mit Fig. 4 beschrieben wird. Auf der Absperrschicht 54 befindet sich ein aktiver Bereich 56 aus Galliumarsenid oder einem anderen geeigneten Material der Gruppe III-V, der epitaktisch aufgewachsen ist oder durch Implantation mit geeignetem Mate rial dotiert ist, so daß im Kanalbereich ein gewünschter Do tierungspegel von etwa 1017 Ladungsträgern je Kubikzentimeter erreicht wird. Der aktive Bereich kann durch Bohrimplantation oder Sauerstoffimplantation in der dargestellten Weise in ein zelne Halbleiterelemente unterteilt sein oder aber durch Ätzung einzelner Mesastrukturen aufgeteilt werden. Auf dem aktiven Bereich 56 sind Kontaktbereiche 58 a und 58 b gebildet, die aus stark dotiertem Galliumarsenid oder einem anderen ge eigneten Material der Gruppe III-V bestehen, auf denen wie derum die Source-Elektrode und die Drain-Elektrode 60 a bzw. 60 b angeordnet sind. Die Kontaktbereiche 58 a und 58 b haben im allgemeinen eine Dotierungskonzentration von etwa 1018 Atomen je Kubikzentimeter und befinden sich unter der Source-Eektro de 60 a bzw. der Drain-Elektrode 60 b, so daß ein geringen Wi derstand aufweisender Ohm'scher Kontakt zwischen dem Metall der Elektroden 60 a und 60 b und dem Halbleitermaterial der Be reiche 58 a und 58 b entsteht. Zwischen der Source-Elektrode 60 a und der Drain-Elektrode 60 b liegt in der dargestellten Weise eine Gate-Elektrode 62. Die Gate-Elektrode 62 enthält ein Metall, das mit dem Material des aktiven Bereiches 56 einen Schottky-Sperrschichtübergang ausbildet.Turning now to FIGS. 3 and 4, it can be seen that the field effect transistor is det gebil on a substrate 52 18, as gallium arsenide or other material of the group III-V contains. On one surface of the substrate, a conductor covering 51 serving as a ground plane is attached, while on the other surface of the substrate there is a blocking layer 54 , which is described in more detail in connection with FIG. 4. On the barrier layer 54 there is an active region 56 made of gallium arsenide or another suitable group III-V material which has grown epitaxially or is doped by implantation with a suitable material, so that a desired doping level of approximately 10 17 charge carriers is present in the channel region per cubic centimeter is reached. The active region can be subdivided into a single semiconductor element by drilling implantation or oxygen implantation in the manner shown or else can be divided by etching individual mesa structures. On the active region 56 , contact regions 58 a and 58 b are formed which consist of heavily doped gallium arsenide or another suitable material from group III-V, on which the source electrode and the drain electrode 60 a and 60 , in turn b are arranged. The contact areas 58 a and 58 b generally have a doping concentration of about 10 18 atoms per cubic centimeter and are located under the source eektro de 60 a and the drain electrode 60 b , so that a low resistance ohmic contact between the metal of the electrodes 60 a and 60 b and the semiconductor material of the areas 58 a and 58 b arises. A gate electrode 62 lies between the source electrode 60 a and the drain electrode 60 b in the manner shown. Gate electrode 62 contains a metal that forms a Schottky junction with the material of active region 56 .
Aus Fig. 5 ist zu ersehen, daß die Absperrschicht 54 eine Mehrzahl abwechselnd aufeinanderfolgender Schichten 54 a, 54 b, wobei Materialschichten aus einem Material mit niedrigem ver botenem Band zwischen Materialschichten aus Material mit ho hem verbotenem Band eingelagert sind. Im einzelnen enthalten die Schichten 54 a eines Transistors 18 gemäß Fig. 3 für ein Substrat 52 aus Galliumarsenid Bereiche aus Alluminium-Gallium arsenid (AlxGa1 - x As) mit einem Zusammensetzungsverhältnis x von Aluminium zu Arsen von mindestens 0,1 bis 1,0. Vorzugs weise liegt x im Bereich von 0,3 bis 0,5. Höhere Konzentratio nen von Aluminium können die Trägerlebensdauer in dem Material Al x Gl1 - x As erhöhen, wodurch die Strahlungsfestigkeit etwas verschlechtert werden kann, da einiger in der Aluminium- Galliumarsenid-Schicht erzeugter Photostrom von dem Transi stor aufgenommen wird. Zwischen den Schichten aus Aluminium- Galliumarsenid befinden sich Schichten aus Galliumarsenid 54 b. Durch diese Anordnung entsteht ein Überlagerungsgitter mit aufeinanderfolgenden Abschnitten von Aluminium-Galliumarsenid und Galliumarsenid, wobei vorzugsweise jede Schicht eine Dicke von etwa 5 nm bis 50 nm hat. Eine Dicke von 10 nm ist zu be vorzugen. Im allgemeinen ist es zweckmäßig, daß das Aluminium- Galliumarsenid, welches der aktiven Schicht oder dem aktiven Bereich benachbart ist, verhältnismäßig dünn im Vergleich zur Dicke der aktiven Bereiche ist, doch sollte eine minimale Dicke von etwa 5 nm vorgesehen sein, um zu verhindern, daß die Ladungsträger durch einen Tunneleffekt durch die Schicht gelangen. Vorzugsweise werden die abwechselnd aufeinanderfol genden Schichten 54 a und 54 b auf dem Substrat 52 durch Mole külstrahlepitaxie abgelagert. Diese Ablagerungstechnik ist vorteilhaft, da sie die Erzeugung verhältnismäßig dünner Schichten gleichförmiger Schichtstärke ermöglicht und ins besondere da diese Technik wegen der Notwendigkeit eines Un terschiedes in den Energien der verbotenen Bänder einen ab rupten Übergang zwischen den aufeinanderfolgenden Schichten herzustellen gestattet. Hierdurch werden wesentliche Diffu sionsbereiche an der Trennfläche und Legierungsbildungen im Schichtenverband vermieden.From Fig. 5 it can be seen that the barrier layer 54 a plurality of alternating successive layers 54 a , 54 b , wherein layers of material made of a material with a low forbidden band between material layers of material with ho hem prohibited band. Specifically, the layers 54 contain a of a transistor 18 of Figure 3 for a substrate 52 of gallium arsenide regions of Aluminum gallium arsenide (Al x Ga 1 - x As). Having a composition ratio x of aluminum to arsenic of at least 0.1 to 1 , 0. Preferably, x is in the range from 0.3 to 0.5. Higher concentrations of aluminum can increase the carrier life in the material Al x Gl 1 - x As, which can reduce the radiation resistance somewhat, since some photocurrent generated in the aluminum gallium arsenide layer is absorbed by the transistor. Layers of gallium arsenide 54 b are located between the layers of aluminum gallium arsenide. This arrangement creates a superimposition grid with successive sections of aluminum gallium arsenide and gallium arsenide, each layer preferably having a thickness of approximately 5 nm to 50 nm. A thickness of 10 nm is preferred. In general, it is desirable that the aluminum gallium arsenide adjacent to the active layer or region be relatively thin compared to the thickness of the active regions, but a minimum thickness of about 5 nm should be provided to prevent that the charge carriers pass through the layer through a tunnel effect. Preferably, the alternating layers 54 a and 54 b are deposited on the substrate 52 by mole cooling epitaxy. This deposition technique is advantageous because it enables the production of relatively thin layers of uniform layer thickness and, in particular, because this technique allows an abrupt transition between the successive layers to be made because of the need for a difference in the energies of the prohibited bands. This avoids significant diffusion areas on the interface and alloy formation in the layer structure.
Die Absperrschicht 54 wirkt als Sperre zwischen dem Substrat und dem aktiven Bereich 56 für Ladungsträger, die aufgrund einer Beaufschlagung des Transistors 18 durch eine ionisie rende Strahlung erzeugt werden. Während der Einwirkung der ionisierenden Strahlung trifft beispielsweise Gammastrahlung oder kosmische Strahlung auf das Galliumarsenidsubstrat 52. Wenn eine derartige Strahlung das Galliumarsenid trifft, so werden in Abhängigkeit hiervon Löcherladungsträger oder La dungsträger in Gestalt von Elektronen erzeugt. Die Löcher und die Elektronen, die in dem Galliumarsenidsubstrat 52 er zeugt werden, haben das Bestreben, zur entsprechenden, am stärksten negativen oder am stärksten positiven Elektrode 60 a bzw. 60 b zu wandern. Das bedeutet, daß die Elektronen zur Elektrode mit dem stärker positiven Potential hinwandern und die Löcher zu der Elektrode mit dem stärker negativen Poten tial hinwandern.The barrier layer 54 acts as a barrier between the substrate and the active region 56 for charge carriers, which are generated due to exposure to the transistor 18 by ionizing radiation. During the action of the ionizing radiation, for example, gamma radiation or cosmic radiation strikes the gallium arsenide substrate 52 . If such radiation strikes the gallium arsenide, hole carriers or charge carriers in the form of electrons are generated as a function thereof. The holes and the electrons that it be generated in the gallium arsenide substrate 52, have to migrate the endeavor to the corresponding, most negative or most positive electrode 60 a or 60 b. This means that the electrons migrate to the electrode with the more positive potential and the holes migrate towards the electrode with the more negative potential.
Durch Zwischenlagerung der Absperrschicht 54 zwischen den ak tiven Bereich 56 des Transistors 18 und das Substrat 52 wer den sowohl die Elektronen als auch die Löcher, welche aufgrund transienter ionisierender Strahlung erzeugt werden, dazu gezwungen, eine Reihe von Potentialsperren zu überwinden, wie aus Fig. 6 erkennbar ist, wobei diese Potentialsperren durch die Unterschiede der Energien der verbotenen Bänder zwischen den jeweils abwechselnd aufeinanderfolgenden Schichten von Aluminium-Galliumarsenid und Galliumarsenid erzeugt werden. Die Leitfähigkeitsband-Diskontinuität (für Al0,3Ga0,7As) ist Δ E c =235 Millivolt und die Valenzband-Diskontinuität ist Δ E v =155 Millivolt. Nimmt man also eine Boltzman-Vertei lung für die Elektronen und die Löcher in der überlagerten Kristallstruktur an, so ergibt sich, daß jedesmal dann, wenn die Träger eine Potentialsperre überwinden, ihre Konzentra tion um einen Faktor vermindert wird, der exp(Δ E/kt) ent spricht, worin k die Boltzman-Konstante ist und t die Tempe ratur des Materials in Grad Kelvin ist. Diejenigen Ladungs träger, die die Potentialsperre nicht überwinden, rekombinie ren und tragen daher nicht zur Erzeugung eines Photostroms bei. Die Ladungsträger, welche in der Aluminium-Galliumarse nidschicht erzeugt werden, gewinnen Energie, wenn sie in die Potentialsenke fallen, welche aus dem Unterschied in den Ener gien der verbotenen Bänder zwischen Galliumarsenid und Alumi nium-Galliumarsenid resultiert. Innerhalb des Abstandes von 5 nm bis 50 nm in der Aluminium-Galliumarsenidschicht errei chen aber diese Ladungsträger ein thermisches Gleichgewicht und es ist somit nicht zu erwarten, daß sie zur Ansammlung eines primären Photostromes beitragen. Da weiterhin die Le bensdauer der Elektronen und Löcher im Aluminium-Gallium arsenid kürzer ist als im Galliumarsenid, ergibt sich eine höhere Rekombinationsgeschwindigkeit von Löchern und Elektro nen im Aluminium-Galliumarsenid und somit eine weitere Ver minderung des Beitrages der Ladungsträger, welche im Alumi nium-Galliumarsenid erzeugt werden, zur Ansammlung eines pri mären Photostromes.By interposing the barrier layer 54 between the active region 56 of the transistor 18 and the substrate 52, both the electrons and the holes, which are generated due to transient ionizing radiation, are forced to overcome a series of potential barriers, as shown in FIG. 6 can be seen, these potential barriers being generated by the differences in the energies of the prohibited bands between the alternating layers of aluminum gallium arsenide and gallium arsenide. The conduction band discontinuity (for Al 0.3 Ga 0.7 As) is Δ E c = 235 millivolts, and the valence band discontinuity is Δ E v = 155 millivolts. If one assumes a Boltzman distribution for the electrons and the holes in the superimposed crystal structure, the result is that each time the carriers overcome a potential barrier, their concentration is reduced by a factor that exp ( Δ E / kt) corresponds to where k is the Boltzman constant and t is the temperature of the material in degrees Kelvin. Those charge carriers that do not overcome the potential barrier recombine and therefore do not contribute to the generation of a photocurrent. The charge carriers that are generated in the aluminum gallium arsenide layer gain energy if they fall into the potential sink, which results from the difference in the energies of the prohibited bands between gallium arsenide and aluminum gallium arsenide. Within the distance of 5 nm to 50 nm in the aluminum gallium arsenide layer, however, these charge carriers reach a thermal equilibrium and it is therefore not to be expected that they will contribute to the accumulation of a primary photocurrent. Since the lifespan of the electrons and holes in aluminum gallium arsenide is shorter than in gallium arsenide, there is a higher recombination rate of holes and electrons in aluminum gallium arsenide and thus a further reduction in the contribution of the charge carriers which are present in aluminum Gallium arsenide are generated to accumulate a primary photocurrent.
Zur weiteren Verminderung des in Abhängigkeit von ionisieren der Strahlung erzeugten Photostromes kann der im aktiven Be reich des Transistors selbst erzeugte Photostrom minimal ge macht werden. Da ein bestimmter Anteil des gesammelten Photo stromes durch den photoelektrischen Verstärkungsfaktor des Kanalbereichs im Feldeffekttransistor 18 multipliziert wird, kann der primäre Photostrom dadurch vermindert werden, daß die Dotierung im aktiven Kanal erhöht wird und gleichzeitig die Kanaldicke reduziert wird, um die erforderliche Schwell wertspannung beizubehalten und somit die Menge von Gallium arsenid zu vermindern, das sich im aktiven Bereich 56 befin det. Weiter kann das Verhältnis des erzeugten Photostromes zum Gesamtstrom, den das MESFET-Schaltelement liefert, ver mindert werden, indem die Kanallänge vermindert wird.In order to further reduce the photocurrent generated as a function of ionizing the radiation, the photocurrent generated in the active region of the transistor can be minimized. Since a certain proportion of the collected photo current is multiplied by the photoelectric amplification factor of the channel region in the field effect transistor 18 , the primary photocurrent can be reduced by increasing the doping in the active channel and at the same time reducing the channel thickness in order to maintain the required threshold voltage and thus reducing the amount of gallium arsenide that is in the active region 56 . Furthermore, the ratio of the generated photocurrent to the total current that the MESFET switching element supplies can be reduced by reducing the channel length.
Es sei nun Fig. 7 näher betrachtet. Eine Reihe von Ver suchsstrukturen (nicht dargestellt) wurde hergestellt, um eine quantitative Abschätzung der Größe der Reduktion des vom Substrat stammenden Photostromes zu ermöglichen. Fig. 7 ist ein Diagramm des Photostromes, aufgetragen über der Vor spannung bei einer Strahlungsdosis von 9 × 109 rad (GaAs)/s. Jede der Versuchsstrukturen wurde auf einem halbisolierenen Galliumarsenidsubstrat hergestellt. Ein Paar Ohm'scher Kon takte mit einer Länge von 300 µ, einer Breite von 30 µ und einem Abstand von 6 µ (zur Darstellung von Source- und Drain elektroden) wurde auf N+-Bereichen erzeugt, die sich auf dem Halbleitersubstrat befanden. Bor wurde zur Isolation der Ohm'schen Kontakte implantiert, so daß jedweder gesammelter Photostrom nur von dem Substrat stammen konnte.Referring now to FIG. Closer look. 7 A number of experimental structures (not shown) were made to allow a quantitative estimate of the size of the reduction in photocurrent from the substrate. Fig. 7 is a diagram of the photocurrent plotted against the voltage at a radiation dose of 9 × 10 9 rad (GaAs) / s. Each of the test structures was made on a semi-insulated gallium arsenide substrate. A pair of ohmic contacts with a length of 300 .mu.m, a width of 30 .mu.m and a spacing of 6 .mu.m (to represent source and drain electrodes) was generated on N + areas, which were on the semiconductor substrate. Boron was implanted to isolate the ohmic contacts so that any collected photocurrent could only come from the substrate.
Die in Fig. 7 gezeigte Kurve 72 wurde für eine Struktur er halten, bei der die N+-Bereiche unmittelbar auf dem Substrat aufgebracht waren. Die Kurve 74 wurde für eine Anordnung er halten, bei der eine 0,5 µ Dicke Aluminium-Galliumarsenid schicht zwischen N+-Schicht und das Substrat eingelagert war. Die Kurve 76 gilt für eine Anordnung mit einem überein andergelagerten Schichtenverband, wie er oben beschrieben wurde und welcher fünf Schichten aus Al0,3Ga0,7As enthält, die sich jeweils mit fünf Schichten aus Galliumarsenid ab wechseln, wobei der Schichtenverband zwischen die N+-Berei che und das Substrat eingelagert ist. Ein Vergleich der Kur ven 72, 74 und 76 zeigt, daß die einzelne 0,5 µ starke Schicht zwischen der N+-Schicht und dem Substrat eine Verbesserung um einen Faktor 4 gegenüber einem herkömmlichen Aufbau ent sprechend der Kurve 72 erbringt, während Kurve 76 zu einer Verbesserung um den Faktor von etwa 100 führt. Eine genauere Aufzeichnung der Kurve 76 war bei dem praktischen Versuch nicht möglich, da der gesammelte Photostrom nahezu nicht un terscheidbar vom Rauschpegel in der Versuchsanordnung (nicht dargestellt) war. Fig. 8 ist ein Diagramm in dem der Photo strom über der Dosisrate für eine herkömmliche Struktur (Kur ve 82) und eine Struktur entsprechend den Fig. 3 bis 6 (Kurve 86) aufgezeichnet ist. Der Vergleich der Kurve 82 mit der Kurve 86 zeigt, daß in Abhängigkeit von der Dosisrate der Heteroschichtenaufbau zu einem Verbesserungsfaktor von mindestens 100 führt und daß bei dem in der hier angegebenen Weise aufgebauten Gerät ein Betrieb bei einer bedeutend höhe ren Dosisrate der Strahlungsbelastung möglich ist als bei ent sprechenden bekannten Geräten.The curve 72 shown in FIG. 7 was considered for a structure in which the N + regions were applied directly to the substrate. Curve 74 was for an arrangement in which a 0.5 .mu.m thick aluminum gallium arsenide layer was embedded between the N + layer and the substrate. Curve 76 applies to an arrangement with a superimposed layer structure, as described above and which contains five layers of Al 0.3 Ga 0.7 As, which alternate with five layers of gallium arsenide, the layer structure between the N + area and the substrate is embedded. A comparison of the curves ven 72, 74 and 76 shows that the single 0.5 μ thick layer between the N + layer and the substrate yields an improvement by a factor of 4 compared to a conventional structure corresponding to curve 72 , while curve 76 increases an improvement by a factor of about 100. A more precise recording of curve 76 was not possible in the practical test, since the collected photocurrent was almost indistinguishable from the noise level in the test arrangement (not shown). Fig. 8 is a diagram in which the photocurrent is plotted against the dose rate for a conventional structure (curve 82 ) and a structure corresponding to Figs. 3 to 6 (curve 86 ). The comparison of curve 82 with curve 86 shows that, depending on the dose rate, the heterolayer structure leads to an improvement factor of at least 100 and that, in the device constructed in the manner specified here, operation at a significantly higher dose rate of the radiation exposure is possible than in corresponding known devices.
Claims (9)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US87298486A | 1986-06-11 | 1986-06-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3719535A1 true DE3719535A1 (en) | 1988-01-28 |
Family
ID=25360747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873719535 Withdrawn DE3719535A1 (en) | 1986-06-11 | 1987-06-11 | RADIATION-RESISTANT SEMICONDUCTOR CIRCUIT COMPONENT |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS62298177A (en) |
| DE (1) | DE3719535A1 (en) |
| FR (1) | FR2606552B1 (en) |
| GB (1) | GB2191633B (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253957A (en) * | 1988-04-04 | 1989-10-11 | Agency Of Ind Science & Technol | Gallium arsenide semiconductor memory integrated circuit |
| FR2667442B1 (en) * | 1989-10-23 | 1995-02-10 | Commissariat Energie Atomique | SEMICONDUCTORS FOR HIGH-RESISTANCE MICROELECTRONIC COMPONENTS AGAINST IONIZING RADIATION. |
| TWI261892B (en) | 2001-11-05 | 2006-09-11 | Zycube Co Ltd | Semiconductor device using low-k material and method of fabricating the same |
| CN111291480B (en) * | 2020-01-21 | 2024-10-18 | 中国科学院微电子研究所 | Modeling method and device for MOS device dose rate model |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4247862B1 (en) * | 1977-08-26 | 1995-12-26 | Intel Corp | Ionzation resistant mos structure |
| US4163237A (en) * | 1978-04-24 | 1979-07-31 | Bell Telephone Laboratories, Incorporated | High mobility multilayered heterojunction devices employing modulated doping |
| IT1149814B (en) * | 1979-11-26 | 1986-12-10 | Ibm | SEMICONDUCTIVE STRUCTURE |
| JPS58107679A (en) * | 1981-12-21 | 1983-06-27 | Mitsubishi Electric Corp | Field effect transistor |
| US4578127A (en) * | 1982-08-13 | 1986-03-25 | At&T Bell Laboratories | Method of making an improved group III-V semiconductor device utilizing a getter-smoothing layer |
| JPS5963769A (en) * | 1982-10-05 | 1984-04-11 | Agency Of Ind Science & Technol | High-speed semiconductor element |
| JPS61289673A (en) * | 1985-06-18 | 1986-12-19 | Sumitomo Electric Ind Ltd | Compound semiconductor device |
-
1987
- 1987-06-09 FR FR8708008A patent/FR2606552B1/en not_active Expired - Fee Related
- 1987-06-10 GB GB8713523A patent/GB2191633B/en not_active Expired - Fee Related
- 1987-06-11 JP JP14617687A patent/JPS62298177A/en active Pending
- 1987-06-11 DE DE19873719535 patent/DE3719535A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| FR2606552A1 (en) | 1988-05-13 |
| GB8713523D0 (en) | 1987-07-15 |
| GB2191633A (en) | 1987-12-16 |
| FR2606552B1 (en) | 1991-08-23 |
| GB2191633B (en) | 1990-02-14 |
| JPS62298177A (en) | 1987-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2711562C3 (en) | Semiconductor component and method for its manufacture | |
| DE2409472C3 (en) | Electrically erasable semiconductor memory element using a double gate insulated film FET | |
| DE2351732C2 (en) | Circuit arrangement for protecting a power transistor from overload | |
| DE2653724C3 (en) | Circuit with a storing semiconductor component | |
| DE2810597C2 (en) | Electrical component structure with a multilayer insulation layer | |
| DE69032496T2 (en) | Power semiconductor arrangement | |
| DE4020007A1 (en) | NON-VOLATILE STORAGE | |
| DE3339805A1 (en) | FIELD EFFECT TRANSISTOR AND INTEGRATED CIRCUIT THEREFORE | |
| DE2745290A1 (en) | INTEGRATED MEMORY FIELD | |
| DE2412699A1 (en) | SEMI-CONDUCTOR ARRANGEMENT | |
| DE2751592C2 (en) | Semiconductor memory circuit | |
| EP0158588A2 (en) | MOS dosimeter and method of manufacturing the same | |
| DE69121860T2 (en) | Protection circuit limiting overvoltages between selected limits and their monolithic integration | |
| DE2624157A1 (en) | SEMICONDUCTOR STORAGE | |
| DE2736734A1 (en) | CIRCUIT WITH PHOTO-SENSITIVE ARRANGEMENT | |
| DE2002134A1 (en) | Optically readable information memory | |
| DE19531369A1 (en) | Silicon-based semiconductor device with high-blocking edge termination | |
| EP0992069B1 (en) | Semiconductor current limiter | |
| DE2235465C3 (en) | Field effect transistor storage element | |
| DE2341899A1 (en) | SEMI-CONDUCTOR ARRANGEMENT | |
| DE2427256A1 (en) | SEMI-CONDUCTOR ARRANGEMENT | |
| DE2363089C3 (en) | Memory cell with field effect transistors | |
| DE2504088A1 (en) | CHARGE-COUPLED ARRANGEMENT | |
| DE1959744A1 (en) | Monolithic semiconductor device | |
| DE3234678C2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |