DE3717440C2 - - Google Patents

Info

Publication number
DE3717440C2
DE3717440C2 DE3717440A DE3717440A DE3717440C2 DE 3717440 C2 DE3717440 C2 DE 3717440C2 DE 3717440 A DE3717440 A DE 3717440A DE 3717440 A DE3717440 A DE 3717440A DE 3717440 C2 DE3717440 C2 DE 3717440C2
Authority
DE
Germany
Prior art keywords
blocking film
film
semiconductor wafer
plate
peripheral edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3717440A
Other languages
English (en)
Other versions
DE3717440A1 (de
Inventor
Tetsujiro Saga Jp Yoshiharu
Haruo Amagasaki Hyogo Jp Kamise
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
KYUSHU ELECTRONIC METAL CO Ltd SAGA JP
Osaka Titanium Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KYUSHU ELECTRONIC METAL CO Ltd SAGA JP, Osaka Titanium Co Ltd filed Critical KYUSHU ELECTRONIC METAL CO Ltd SAGA JP
Priority to DE19873717440 priority Critical patent/DE3717440A1/de
Priority to US07/214,501 priority patent/US4925809A/en
Publication of DE3717440A1 publication Critical patent/DE3717440A1/de
Application granted granted Critical
Publication of DE3717440C2 publication Critical patent/DE3717440C2/de
Priority to US07/742,560 priority patent/US5225235A/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Description

Die vorliegende Erfindung betrifft ein als Substrat für verschiedene Arten von Halbleiter-Vorrichtungen verwen­ detes Halbleiter-Plättchen und ein Verfahren zu dessen Herstellung.
Gewöhnlich wird ein epitaxiales Plättchen (Wafer) oft mit Verunreinigungen in hoher Konzentration dotiert, um ein leitfähiges Element vom p-Typ oder n-Typ zu erhal­ ten.
Wenn beispielsweise ein leitfähiges Element ein solches vom p-Typ ist, wird Bor (B) als Verunreinigung in hoher Konzentration in ein Silicium-Plättchen dotiert, und wenn es ein solches vom n-Typ ist, werden Phosphor (P), Antimon (Sb), Arsen (As) etc. in gleicher Weise dotiert.
Es ist wohlbekannt, daß beim Erhitzen eines solchen dotierten Plättchens auf eine hohe Temperatur von 1000°C bis 1200°C, um Silicium epitaxial darauf wachsen zu lassen, Bor, Phosphor, Antimon, Arsen oder dergleichen aus dem Substrat-Plättchen herausdiffun­ dieren, um in die epitaxiale Wachstumsschicht einzu­ dringen und dadurch das Phänomen der sogenannten Selbstdotierung oder Autodotierung hervorzurufen, das eine Änderung der elektrischen Charakteristik zur Folge hat.
Die Diffusion von Bor, Phosphor, Antimon oder Arsen aus dem Plättchen wird an der Hauptoberfläche des Plätt­ chens wegen der Bildung der epitaxialen Wachstums­ schicht unterdrückt, wodurch ein solches Element haupt­ sächlich aus der peripheren Oberfläche und der rückwär­ tigen Oberfläche (die der Hauptoberfläche gegenüber liegt) diffundiert. Aus diesem Grunde hat man zur Ver­ hinderung der Diffusion größerer Mengen des betreffen­ den Elements an diesen Teilen bisher eine Methode an­ gewandt, bei der ein Film aus SiO2 und/oder Si3N4 oder dergleichen als Blockierfilm auf ihnen gebildet wird. Aus D.C. Gupta und R. Yee, Journal of Electrochemical Society, November 1969, Seite 1561-1565 ist bekannt, vor dem Aufbringen einer epitaxialen Schicht aus Si­ licium auf einem Substrat-Plättchen dieses mit einem blockierenden Film aus Siliciumdioxid und/oder Sili­ ciumnitrit zu versehen, um das Phänomen der sogenannten "Selbstdotierung" der epitaxialen Schicht zu vermeiden. Diese tritt insbesondere durch Rückdiffusion der Do­ tierungsmittel aus dem Substratplättchen in die epi­ taxiale Wachstumsschicht ein. Nach D.C. Gupta und R. Yee wird der blockierende Film auf die Gesamtoberfläche des Wafers aufgebracht und anschließend an der Ober­ fläche, an der die epitaxiale Schicht aufgebracht wird, entfernt.
Fig. 1 zeigt eine Darstellung zur Erläuterung des Ver­ fahrens der Bildung der epitaxialen Schicht auf dem herkömmlichen Plättchen. Wie in Fig. 1(a) dargestellt ist, wird zur Verhinderung des Abschabens eines peri­ pheren Kantenteils eines scheibenförmigen Halbleiter­ substrat-Plättchens bei der Handhabung das Plättchen an beiden Seiten abgeschrägt, wodurch zurückweichende Flä­ chen 1a und 1b und ein dazwischenliegender, im Schnitt gebogener Teil 1c gebildet werden, und nachdem eine beschädigte Schicht durch chemisches Ätzen entfernt worden ist, wird der blockierende Film über der gesamten Oberfläche des Substrat-Plättchens 1 mittels eines unter Atmosphärendruck arbeitenden CVD-Verfahrens oder eines thermischen Oxidationsverfahrens gebildet. Fig. 1(b) zeigt das Plättchen, auf dem eine oder zwei Schichten eines blockierenden Films aus SiO2 und/oder Si₃N₄ mittels des CVD-Verfahrens unter Atmosphärendruck auflaminiert sind. Fig. 1(b′) zeigt das Plättchen, auf dem die vorgenannten Schichten mittels des thermischen Oxidationsverfahrens aufgebracht sind. Wenn der blockierende Film mittels des CVD-Verfahrens unter At­ mosphärendruck gebildet ist, hat er auf der Hauptober­ fläche (der Oberseite in der Zeichnung) des Substrat­ plättchens 1 eine kleinere Dicke, wie dies in Fig. 1(b) dargestellt ist, und wenn der blockierende Film mittels des thermischen Oxidationsverfahrens gebildet ist, hat er im wesentlichen eine gleichmäßige Dicke über die gesamte Oberfläche hinweg, wie dies in Fig. 1(b′) darge­ stellt ist.
Nach Beendigung der Bildung des blockierenden Films 2 wird das Substrat-Plättchen 1 auf der Seite seiner Hauptoberfläche poliert, der auf der Hauptoberfläche gebildete 2 wird durch Läppen entfernt, und die Haupt­ oberfläche wird so nachbearbeitet, daß sie ein Spiegel ist. Auf diese Weise wird, wie in Fig. 1(c) dargestellt ist, ein Plättchen 10 erhalten, das mit dem Film 2 auf der gesamten Rückseite und der peripheren Oberfläche, mit Ausnahme etwa der Hälfte der abgeschrägten Fläche 1a auf der Seite der Hauptoberfläche, bedeckt ist. Ein solches Plättchen 10 wird auf seiner Hauptoberfläche mit einer epitaxialen Schicht 3 versehen, wie in Fig. 1(d) dargestellt ist.
Wenn man der Hauptoberfläche des Plättchens 10 eine epitaxiale Si-Schicht mit dem darauf ausgebildeten Film 2 aufwachsen läßt, wird aufgrund der Tatsache, daß der Film 2 auf der peripheren Oberfläche und der Rückseite desselben ausgebildet ist, die Selbstdotierung aus dem Substratplättchen 1 in die epitaxiale Schicht 3 hinein während der Bildung der epitaxialen Schicht 3 auf der Hauptoberfläche des Substrat-Plättchens 1 in bemerkens­ werter Weise unterdrückt, was eine Verbesserung der Qualität der epitaxialen Schicht 3 selbst erwarten läßt.
Fig. 2 ist eine graphische Darstellung, die das Ausmaß der Selbstdotierung als Ergebnis der Prüfung des Aus­ breitungswiderstandes (SR) bei Bildung des blockieren­ den Films (ausgezogene Linie) und bei Abwesenheit des blockierenden Films (gestrichelte Linie) zeigt. Die Tiefe von der Oberfläche der epitaxialen Schicht ist auf der Abszissenachse aufgetragen, und die Konzentra­ tion der Verunreinigung ist auf der Ordinatenachse (logarithmische Skala, gewählte Einheiten) aufgetragen. Aus der Darstellung ist zu ersehen, daß die Konzentra­ tion der Verunreinigung in der epitaxialen Schicht durch die Bildung des blockierenden Films stark reduziert wird.
Wie andererseits aus Fig. 1(d) zu entnehmen ist, führt während des epitaxialen Wachstums auf der Hauptober­ fläche des Substrat-Plättchens 1 in dem Reaktionsgas enthaltenes Silicium zur Bildung vieler granulierter Polysilicium-Teilchen 3a auf dem Film 2, insbesondere auf der peripheren Oberfläche des Substrat-Plättchens 1. Die Silicium-Teilchen 3a fallen von der Oberfläche des blockierenden Films herunter und haften während des Verfahrens der Bildung einer Halbleiter-Vorrichtung (Produkt) an der Oberfläche der epitaxialen Schicht 3 oder dergleichen an, wodurch eine Verunreinigung darauf verursacht und die Ausbeute des Produkts erniedrigt wird.
Fig. 3 ist eine Mikrophotographie, die das äußere Er­ scheinungsbild längs der Linie III-III in Fig. 1(d) zeigt, und Fig. 4 ist eine Mikrophotographie des äu­ ßeren Erscheinungsbildes längs der Linie IV-IV in Fig. 1(d). Wie aus ihnen hervorgeht, werden viele Silicium- Teilchen auf der peripheren Oberfläche des blockieren­ den Films gebildet.
Es ist Aufgabe der vorliegenden Erfindung, ein Halb­ leiter-Plättchen verfügbar zu machen, das die Bildung eines Bereichs eines blockierenden Films soweit wie möglich reduziert, um das Herausspringen von Verun­ reinigungen, das Selbstdotierung bewirkt, zu verhin­ dern, und das frei von Verunreinigungen auf der epi­ taxialen Schicht ist, die durch Silicium-Teilchen ver­ ursacht werden, sowie ein Verfahren zur Herstellung des oben genannten Halb­ leiter-Plättchens verfügbar zu machen, wobei sich die Produkt-Ausbeute verbessern läßt.
Die Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen näher erläutert.
Fig. 1 ist eine schematische Schnitt-Darstellung eines Verfahrens zur Fertigung eines herkömmlichen Halb­ leiter-Plättchens.
Fig. 2 ist eine graphische Darstellung, die die Dif­ fusion von Verunreinigungen aus einem Substrat-Plätt­ chen in eine epitaxiale Schicht zeigt.
Fig. 3 ist eine Mikrophotographie, die das äußere Er­ scheinungsbild längs der Linie III-III in Fig. 1(d) zeigt.
Fig. 4 ist eine Mikrophotographie, die das äußere Er­ scheinungsbild längs der Linie IV-IV in Fig. 1(d) zeigt.
Fig. 5 ist eine schematische Schnitt-Darstellung eines Halbleiter-Plättchens der vorliegenden Erfindung.
Fig. 6 ist eine schematische Schnitt-Darstellung eines Verfahrens zur Fertigung des in Fig. 5 dargestellten Halbleiter-Plättchens.
Fig. 7 ist eine schematische Seitenansicht im Schnitt, die die Entfernung eines peripheren Teils des blockie­ renden Films durch chemisches Ätzen zeigt.
Fig. 8 ist eine schematische Seitenansicht im Schnitt, die die mechanische Entfernung eines peripheren Teils des blockierenden Films zeigt.
Fig. 9 ist eine schematische Schnitt-Darstellung eines Halbleiter-Plättchens mit einer epitaxialen Schicht.
Fig. 10 ist eine Mikrophotographie, die das äußere Erscheinungsbild längs der Linie X-X in Fig. 9 zeigt.
Fig. 11 ist eine Mikrophotographie, die das äußere Erscheinungsbild längs der Linie XI-XI in Fig. 9 zeigt.
Zunächst wird eine Ausführungsform des Halbleiter- Plättchens der Erfindung konkret anhand der Zeichnungen beschrieben.
Fig. 5 zeigt in Schnitt-Darstellung die Struktur eines Halbleiter-Plättchens 10 gemäß der vorliegenden Erfin­ dung (im Folgenden auch als Produkt der Erfindung be­ zeichnet), worin die Bezugszahl 1 ein aus Silicium bestehendes Halbleitersubstrat-Plättchen bezeichnet. Das Halbleitersubstrat-Plättchen 1 wird an seinem peripheren Kantenteil von oben und unten abgeschrägt, wodurch die zurückweichenden Flächen 1a und 1b und ein Teil 1c gebildet werden, der im Schnitt etwa gebogen ist und die äußeren Kanten der beiden zurückweichenden Flächen 1a und 1b miteinander verbindet. Auf der gesamten Fläche der Rückseite (der Oberfläche, die der Hauptoberfläche, auf der die epitaxiale Schicht geformt werden soll, gegenüber liegt), mit Ausnahme eines Teils, der von der Kante der unteren zurückweichenden Fläche 1b in Richtung auf die Mitte um mehrere Milli­ meter (etwa 3 mm) entfernt ist, ist ein blockierender Film 2 ausgebildet. Der Film 2 besteht aus SiO2 (oder Si3N4) und ist etwa 0,1 bis 1 µm dick. Der Bereich, auf dem der Film gebildet wird, ist nicht notwendigerweise auf den oben bezeichneten Bereich festgelegt, sondern braucht lediglich den zu umfassen, der dem Einfluß der Selbstdotierung auf der peripheren Oberfläche des Sub­ strat-Plättchens Rechnung trägt, da hier die Möglich­ keit der Bildung der Silicium-Teilchen besteht, das heißt, die Rückseite des Substrat-Plättchens 1; außer den zurückweichenden Flächen 1a und 1b und dem im Schnitt bogenförmigen Teil 1c. Daneben tritt, wenn der Bereich des Films 2 zu klein gewählt wird, das Phänomen der Selbstdotierung auf, wodurch Schwankungen der elek­ trischen Charakteristik verursacht werden, was nicht bevorzugt wird.
Das Material für den Film 2 ist nicht auf einen SiO2- Film beschränkt, sondern es kann alternativ ein Si3N4- Film sein oder aus zwei Filmen aus SiO2 und Si3N4 auf­ gebracht sein.
Fig. 6 ist eine typische Darstellung zur Erläuterung der Herstellung des Produktes der Erfindung. Fig. 6(a) zeigt zunächst, daß das Substrat-Plättchen 1 an seinem Umfang abgeschrägt wird, wodurch die zurückweichenden Flächen 1a und 1b und der im Schnitt bogenförmige peri­ phere Teil 1c gebildet werden, worauf dann der Film 2 gebildet wird. Wenn beispielsweise das CVD-Verfahren unter Atmosphärendruck angewandt wird, wird das Sub­ strat-Plättchen 1 mit seiner Hauptoberfläche 1d nach unten auf eine Unterlage (nicht eingezeichnet) in einen Reaktionsofen gelegt und dann erhitzt, um einen SiO2­ (und/oder Si3N4-) Film der erforderlichen Dicke (0,1 bis 1,0 µm) auf der nach oben gewandten rückwärtigen Oberfläche und dem Umfangsteil einschließlich der zu­ rückweichenden Flächen 1a und 1b und des im Schnitt gekrümmten Teils 1c aufzulagern. Bei dem CVD-Verfahren unter Atmosphärendruck wird eine schmale Lücke zwischen der Unterlage und der Hauptoberfläche 1d des Substrat- Plättchens 1 gebildet, wodurch der Film 2 in geringer Dicke auf der Hauptoberfläche 1d sowie auf der Rück­ seite und der peripheren Oberfläche des Substrat-Plätt­ chens 1 ausgebildet wird, wie dies in Fig. 6(b) darge­ stellt ist.
Alternativ kann, wie in Fig. 6(b′) dargestellt ist, thermisch oxidiert werden, wobei das Substrat-Plättchen 1 auf seiner gesamtem Oberfläche mit dem Film 2 mit im wesentlichen gleichmäßiger Dicke versehen wird.
Nach der Bildung des Films 2 entfernt man, wie in Fig. 6(c) und Fig. 6(c′) dargestellt ist, den blockierenden Film wenigstens in einem Bereich der peripheren Ober­ fläche einschließlich der zurückweichenden Flächen 1a und 1b und des im Schnitt gekrümmten Teils 1c oder der peripheren Kante jenseits der zurückweichenden Fläche 1b auf der Rückseite des Substrat-Plättchens 1. Mit anderen Worten: Man entfernt den blockierenden Film in einem ringförmigen Teil von etwa 0 bis 5 mm Breite von der Kante der zurückweichenden Fläche 1b in Richtung auf das Zentrum des Substrat-Plättchens 1.
Fig. 7 und Fig. 8 zeigen typische Darstellungen zur Erläuterung von Verfahren zur Entfernung des Films 2 von dem oben bezeichneten Bereich. In Fig. 7 ist der Fall dargestellt, bei dem chemisches Ätzen angewandt wird, und in Fig. 8 das mechanische Läppen.
In Fig. 7 wird das auf der gesamten Oberfläche mit dem Film 2 versehene Substrat-Plättchen 1 in dem Spann­ futter 12 einer drehbaren Welle 11 befestigt und mit dieser rotiert, so daß ein Kopf 14, der als Gehäuse ein Vliesmaterial 13 enthält, das mit einem Ätzmittel ge­ tränkt wird, in Druckkontakt mit der peripheren Ober­ fläche des Films 2 gebracht wird, wodurch der Film 2 auf einem Bereich der peripheren Oberfläche und einem Teil der Hauptoberfläche und der Rückseite des Substrat- Plättchens 1 entfernt wird. Auf diese Weise wird das Substrat-Plättchen 1, auf dem der blockierende Film auf der Hauptoberfläche und der Rückseite mit Ausnahme der peripheren Oberfläche und der peripheren Kantenteile verblieben ist, erhalten, wie es in Fig. 6(c) oder 6(c′) dargestellt ist.
Der Kopf 14 ist mit einer Öffnung 14a versehen, in die der periphere Teil des Substrat-Plättchens 1 in passen­ der Länge und Breite einsetzbar ist, und einer Ätzmit­ tel-Leitung 14b in der Verlängerung der Öffnung 14a, wobei das Vliesmaterial 13 darin untergebracht ist.
Die in Fig. 8 dargestellte mechanische Entfernung be­ steht darin, daß das mit dem Film 2 versehene Substrat- Plättchen 1 in dem Spannfutter 12 einer drehbaren Welle 11 befestigt ist und wie in dem oben beschriebenen Ver­ fahren mit dieser rotiert, so daß ein Polierschleif­ stein 15 längs des peripheren Teils der zurückweichen­ den Fläche 1a, des im Schnitt bogenförmigen Teils 1c, der zurückweichenden Fläche 1b und der Kantenteile der Hauptoberfläche und der rückwärtigen Oberfläche des Substrat-Plättchens 1 bewegt wird, wodurch der Film 2 von diesen Teilen entfernt wird.
Nach dem Entfernen des blockierenden Films von dem peripheren Teil des Substrat-Plättchens 1 wird dessen mit dem blockierenden Film bedeckte Hauptoberfläche 1d einer Spiegelbearbeitung unterzogen, wodurch der Film 2 von der Hauptoberfläche 1d entfernt wird und die Haupt­ oberfläche 1d zu einem Spiegel poliert wird, wodurch das Produkt der Erfindung, wie es in Fig. 5 dargestellt ist, erhalten wird.
In der oben beschriebenen Ausführungsform erfolgte ent­ sprechend der Beschreibung die Spiegelbearbeitung der Hauptoberfläche 1d nach der Entfernung des blockieren­ den Films von der peripheren Oberfläche des Substrat- Plättchens 1, jedoch kann die Spiegelbearbeitung der Hauptoberfläche 1d auch vor der Entfernung desselben durchgeführt werden.
Fig. 9 zeigt eine typische Schnittansicht eines Plätt­ chens 10′, das durch Aufbringen einer epitaxialen Schicht auf die Hauptoberfläche 1d des in Fig. 5 darge­ stellten Plättchens 10 erhalten wurde. In Fig. 9 be­ zeichnet die Bezugszahl 3 eine epitaxiale Schicht, und die anderen Teile sind die gleichen wie in Fig. 1, so daß die entsprechenden Teile durch die gleichen Bezugs­ zahlen bezeichnet werden und hier von der Erläuterung ausgenommen werden.
Fig. 10 zeigt eine Mikrophotographie des äußeren Er­ scheinungsbildes der peripheren Kante des Produkts der Erfindung, aufgenommen auf der Linie X-X in Fig. 9, und Fig. 11 zeigt eine Mikrophotographie im Schnitt dersel­ ben, aufgenommen auf der Linie XI-XI in Fig. 9.
Wie aus diesen Photographien hervorgeht, werden in dem herkömmlichen Halbleiter-Plättchen viele Silicium-Teil­ chen 3a an der peripheren Oberfläche des Plättchens gebildet, wie in Fig. 3 und Fig. 4 dargestellt ist. Das Produkt der Erfindung bildet demgegenüber überhaupt keine Silicium-Teilchen, wie aus Fig. 11 zu ersehen ist.
Wie aus dem Vorstehenden zu entnehmen ist, wird in dem erfindungsgemäßen Halbleiter-Plättchen und im Verfahren zu seiner Herstellung desselben der blockierende Film nur auf der Rückseite des Substrat-Plättchens beibehal­ ten, so daß selbst dann, wenn das Reaktionsgas während des epitaxialen Aufwachsens mit der peripheren Ober­ fläche des Plättchens in Kontakt gelangt, keine Sili­ cium-Teilchen auf dieser gebildet werden. Dementspre­ chend haben das Produkt und das Verfahren der vorlie­ genden Erfindung den überlegenen Vorteil, daß keine Gefahr besteht, daß die Silicium-Teilchen von der Ober­ fläche des Plättchens diffundieren, auf der Hauptober­ fläche des Plättchens haften und eine Verunreinigung während der Fertigung einer Halbleiter-Vorrichtung ver­ ursachen.

Claims (14)

1. Halbleiter-Plättchen mit einem blockierenden Film aus Siliciumdioxid, Siliciumnitrid oder einem zweischichti­ gen Verbundaufbau aus Siliciumdioxid und Siliciumni­ trid, dadurch gekennzeichnet, daß die peripheren Kantenteile des Halbleiter-Plättchens von dem blockierenden Film unbedeckt sind.
2. Halbleiter-Plättchen nach Anspruch 1, dadurch gekenn­ zeichnet, daß der blockierende Film 0,1 bis 1,0 µm dick ist.
3. Halbleiter-Plättchen nach Anspruch 1, dadurch gekenn­ zeichnet, daß die peripheren Kantenteile des Plättchens einen Teil umfassen, der im Schnitt gekrümmt ist.
4. Halbleiter-Plättchen nach Anspruch 3, dadurch gekenn­ zeichnet, daß es einen gegenüber der rückwärtigen Ober­ fläche des Plättchens zurückweichenden Teil zwischen der rückwärtigen Oberfläche und dem im Schnitt gekrümm­ ten Teil aufweist.
5. Halbleiter-Plättchen nach Anspruch 4, dadurch gekenn­ zeichnet, daß auf dem zurückweichenden Teil der blockierende Film nicht ausgebildet ist.
6. Halbleiter-Plättchen nach Anspruch 1, dadurch gekenn­ zeichnet, daß es in ebener Bauweise scheibenartig ge­ formt ist.
7. Halbleiter-Plättchen nach Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß es mit einer auf der Hauptober­ fläche durch Aufwachsenlassen aufgebrachten epitaxialen Schicht versehen ist.
8. Halbleiter-Plättchen nach Anspruch 7, dadurch gekenn­ zeichnet, daß die epitaxiale Schicht eine Silicium- Schicht ist.
9. Verfahren zur Herstellung eines Halbleiterplättchens nach den Ansprüchen 1 bis 6, gekennzeichnet durch Ausbildung eines blockierenden Films auf wenigstens der gesamten, der Hauptoberfläche gegenüberliegenden rück­ wärtigen Oberfläche und längs der peripheren Kanten­ teile des Halbleiter-Substrat-Plättchens und Entfernung des blockierenden Films von den peripheren Kantenteilen.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die peripheren Kantenteile vor der Bildung des blockie­ renden Films mit einer im Schnitt gekrümmten Form ver­ sehen werden.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der blockierende Film mittels eines CVD-Verfahrens ge­ bildet wird.
12. Verfahren nach Ansprüchen 9 bis 11, dadurch gekenn­ zeichnet, daß man ein mit einem Ätzmittel für den blockierenden Film getränktes Textilmaterial in Kontakt mit dem blockierenden Film bringt, während das Halb­ leiter-Substrat-Plättchen, auf dem der blockierte Film ausgebildet ist, um das Zentrum der Ebene des Halb­ leiter-Plättchens als dessen Rotationsachse gedreht wird, und den blockierenden Film an den peripheren Kantenteilen von dem Halbleiter-Substrat-Plättchen ent­ fernt.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß das Textilmaterial ein Vliesmaterial ist.
14. Verfahren nach Ansprüchen 9 bis 11, dadurch gekenn­ zeichnet, daß man einen Polierschleifstein in Kontakt mit dem blockierenden Film bringt, während das Halb­ leiter-Substrat-Plättchen, auf dem der blockierte Film ausgebildet ist, um das Zentrum der Ebene als Rota­ tionsachse gedreht wird, und den blockierenden Film an den peripheren Kantenteilen von dem Halbleiter-Sub­ strat-Plättchen entfernt.
DE19873717440 1987-05-18 1987-05-23 Halbleiter-plaettchen und verfahren zu seiner herstellung Granted DE3717440A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19873717440 DE3717440A1 (de) 1987-05-23 1987-05-23 Halbleiter-plaettchen und verfahren zu seiner herstellung
US07/214,501 US4925809A (en) 1987-05-23 1988-07-01 Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
US07/742,560 US5225235A (en) 1987-05-18 1991-08-05 Semiconductor wafer and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873717440 DE3717440A1 (de) 1987-05-23 1987-05-23 Halbleiter-plaettchen und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
DE3717440A1 DE3717440A1 (de) 1988-12-01
DE3717440C2 true DE3717440C2 (de) 1991-01-31

Family

ID=6328274

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873717440 Granted DE3717440A1 (de) 1987-05-18 1987-05-23 Halbleiter-plaettchen und verfahren zu seiner herstellung

Country Status (1)

Country Link
DE (1) DE3717440A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0529888A1 (de) * 1991-08-22 1993-03-03 AT&T Corp. Entfernen von Material vom Rand eines Substrates
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法
JP3454033B2 (ja) * 1996-08-19 2003-10-06 信越半導体株式会社 シリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
DE3717440A1 (de) 1988-12-01

Similar Documents

Publication Publication Date Title
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE69031753T2 (de) Verfahren zur Herstellung einer Kontaktstelle für die Schaltung eines Halbleiterbauelementes
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE19611043B4 (de) Verfahren zum Herstellen eines Siliciumwafers, Verfahren zum Bilden eines Siliciumwafers und Verfahren zur Herstellung eines Halbleiterbauelements
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
DE3129558C2 (de)
DE1963162A1 (de) Mehrschichtiges Halbleitersubstrat und Verfahren zu seiner Herstellung
DE69513469T2 (de) Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren
DE2920108A1 (de) Halbleiteranordnung mit einer anzahl in reihe geschalteter photoempfindlicher zellen
DE1965406C3 (de) Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung
DE19712796B4 (de) Epitaktischer SiC-Wafer, Verfahren zu seiner Herstellung und Halbleiter-Vorrichtung, die diesen verwendet
DE1901819C3 (de) Herstellungsverfahren für polykristalline Siliciumschichten
DE3888663T2 (de) Bipolare Halbleiteranordnung mit einer leitenden Rekombinationsschicht.
DE102004004555A1 (de) Verfahren zur Herstellung von hoch dotierten Halbleiterscheiben und versetzungsfreie, hoch dotierte Halbleiterscheiben
DE3717440C2 (de)
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE2517252A1 (de) Halbleiterelement
DE3620223C2 (de)
EP1148544A1 (de) Verfahren zum Dünnen eines Substrats
DE2944180A1 (de) Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht
DE69027082T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats mit einer dielektrischen Struktur
DE1514888B1 (de) Verfahren zum Herstellen eines planaren Germaniumtransistors
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SUMITOMO METAL INDUSTRIES, LTD., OSAKA, JP

8327 Change in the person/name/address of the patent owner

Owner name: SUMITOMO MITSUBISHI SILICON CORP., TOKIO/TOYKO, JP