DE3688655T2 - Logische Schaltung zur Steuerung der Benutzung durch den Hauptprozessor und den Coprozessor von verschiedenen Anzeigebetriebsarten. - Google Patents

Logische Schaltung zur Steuerung der Benutzung durch den Hauptprozessor und den Coprozessor von verschiedenen Anzeigebetriebsarten.

Info

Publication number
DE3688655T2
DE3688655T2 DE19863688655 DE3688655T DE3688655T2 DE 3688655 T2 DE3688655 T2 DE 3688655T2 DE 19863688655 DE19863688655 DE 19863688655 DE 3688655 T DE3688655 T DE 3688655T DE 3688655 T2 DE3688655 T2 DE 3688655T2
Authority
DE
Germany
Prior art keywords
buffer
coprocessor
data
main processor
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19863688655
Other languages
German (de)
English (en)
Other versions
DE3688655D1 (de
Inventor
Patrick A Buckland
John W Irwin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE3688655D1 publication Critical patent/DE3688655D1/de
Application granted granted Critical
Publication of DE3688655T2 publication Critical patent/DE3688655T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222—Control of the character-code memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/04—Display device controller operating with a plurality of display units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)
DE19863688655 1985-02-28 1986-01-02 Logische Schaltung zur Steuerung der Benutzung durch den Hauptprozessor und den Coprozessor von verschiedenen Anzeigebetriebsarten. Expired - Fee Related DE3688655T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US70680385A 1985-02-28 1985-02-28

Publications (2)

Publication Number Publication Date
DE3688655D1 DE3688655D1 (de) 1993-08-12
DE3688655T2 true DE3688655T2 (de) 1994-01-20

Family

ID=24839105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863688655 Expired - Fee Related DE3688655T2 (de) 1985-02-28 1986-01-02 Logische Schaltung zur Steuerung der Benutzung durch den Hauptprozessor und den Coprozessor von verschiedenen Anzeigebetriebsarten.

Country Status (5)

Country Link
EP (1) EP0196400B1 (cg-RX-API-DMAC7.html)
JP (1) JPS61198331A (cg-RX-API-DMAC7.html)
BR (1) BR8600666A (cg-RX-API-DMAC7.html)
CA (1) CA1245772A (cg-RX-API-DMAC7.html)
DE (1) DE3688655T2 (cg-RX-API-DMAC7.html)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148516A (en) * 1988-08-30 1992-09-15 Hewlett-Packard Company Efficient computer terminal system utilizing a single slave processor
US5305436A (en) * 1990-04-02 1994-04-19 Hewlett-Packard Company Hose bus video interface in personal computers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117469A (en) * 1976-12-20 1978-09-26 Levine Michael R Computer assisted display processor having memory sharing by the computer and the processor
US4119953A (en) * 1977-01-24 1978-10-10 Mohawk Data Sciences Corp. Timesharing programmable display system
JPS55103634A (en) * 1979-02-01 1980-08-08 Toshiba Corp Display unit
FR2490372A1 (fr) * 1980-09-15 1982-03-19 Assigraph Sa Concentrateur multiplexeur intelligent pour postes de travail graphique
JPS57117044A (en) * 1981-01-02 1982-07-21 Gaabaa Shisutemusu Tekunorojii Data controller for interactive graphic system
JPS6116642U (ja) * 1984-06-30 1986-01-30 外伸 篠田 コンピユ−タ−・システム

Also Published As

Publication number Publication date
DE3688655D1 (de) 1993-08-12
EP0196400A2 (en) 1986-10-08
BR8600666A (pt) 1986-11-04
JPS61198331A (ja) 1986-09-02
CA1245772A (en) 1988-11-29
EP0196400A3 (en) 1990-09-05
JPH04298B2 (cg-RX-API-DMAC7.html) 1992-01-07
EP0196400B1 (en) 1993-07-07

Similar Documents

Publication Publication Date Title
DE69519926T2 (de) Verfahren und vorrichtung zum einhalten der transaktionssteuerung und zur unterstützung von verzögerten antworten in einer busbrücke
DE3786967T2 (de) Protokoll zum Ungültigerklären eines Cachespeichers für ein digitales Datenverarbeitungssystem.
DE69027515T2 (de) Vorrichtung für Prioritätsarbitrierungskonditionierung bei gepufferter Direktspeicheradressierung
DE69724463T2 (de) Verfahren und gerät um einen gleichzeitigen zugriff von mehreren agenten auf einem gemeinsamen speicher zu gewährleisten
DE69229716T2 (de) Schaltungsarchitektur zum mehrkanaligen DMA-Betrieb
DE69626485T2 (de) Schnittstellenbildung zwischen Direktspeicherzugriffsvorrichtung und einem nicht-ISA-Bus
DE60026539T2 (de) Ein-/ausgabeadressübersetzung in einer brücke in unmittelbarer nähe eines lokalen ein-/ausgabebuses
DE3685876T2 (de) Meister-sklave-mikroprozessorsystem mit einem virtuellen speicher.
DE69630126T2 (de) Historische zustandinformation verwendendes entscheidungsprotokoll für zugriff auf ein geteiltes speichergebiet
DE69031231T2 (de) Synchronisierung und Verarbeitung von Speicherzugriffsoperationen
DE69030861T2 (de) Bus-Master-Steuerprotokoll
DE69317698T2 (de) Verfahren zum Übersetzen eines Vielzahl von Drucker-Seiten-beschreibende Sprachen
DE69609974T2 (de) Rechnersystem mit zwei anzeigeeinheiten , die gleichzeitig verschiedene anzeigebilder darstellen
DE3689042T2 (de) Gerät zur Pufferung von Schreibanforderungen.
DE68924306T2 (de) Mehrprozessorrechneranordnungen mit gemeinsamem Speicher und privaten Cache-Speichern.
DE69534616T2 (de) System und Verfahren zum Verarbeiten von E/A-Anfragen über einen Schnittstellenbus zu einer Speicherplattenanordnung
DE3587622T2 (de) Emulationseinrichtung in einem Datenverarbeitungssystem.
DE69419680T2 (de) Skalierbare Unterbrechungsstruktur für ein Simultanverarbeitungssystem
DE69825915T2 (de) Verfahren und vorrichtung zur umschaltung zwischen quellen-synchron-takt/- und gemeinsam-takt-datenübertragungs-modi in einem mehragent-übertragungs-system
DE69603732T2 (de) Rechnersystem mit zugeordnetem multimediaprozessor und multimediaspeicher
DE69620062T2 (de) Datenzugriffimplementierung von Gerätetreiberschnittstelle
DE102004042170B4 (de) Nachrichtenbasierte Interrupttabelle
EP0006164B1 (de) Multiprozessorsystem mit gemeinsam benutzbaren Speichern
DE3704056A1 (de) Peripherer dma-controller fuer datenerfassungssysteme
DE69027806T2 (de) Multifunktionskoppler zwischen einer zentralen Verarbeitungseinheit eines Rechners und verschiedenen Peripheriegeräten dieses Rechners

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee