DE3686741T2

DE3686741T2 - Verfahren und rechneranordnung fuer die bedingte datenverarbeitung.

Info

Publication number: DE3686741T2
Application number: DE8686108416T
Authority: DE
Inventors: Allen J Baum; David A Fotland; Terrence C Miller
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1985-06-28
Filing date: 1986-06-20
Publication date: 1993-01-21
Anticipated expiration: 2006-06-21
Also published as: EP0206276B1; CA1258712A; EP0206276A3; JPH0769795B2; JPS623335A; AU583929B2; EP0206276A2; DE3686741D1; US4873627A; US4747046A; AU5934186A

Description

In einem Rechner mit Mikroprogrammierung gemäß dem Stand der Technik, weist die Steuereinheit eines solchen Rechners gewöhnlich einen autonomen Festwertspeicher auf. Jedes Mal, wenn ein Programmbefehl beginnt, erzeugt die Steuereinheit eine Adresse an den Festwertspeicher, die von der Funktion oder dem Operationscode des Befehls abgeleitet ist. Diese Addresse lokalisiert, was das erste von einer Reihe von Worten sein kann, das die Steuersignale an den Computer zum Ausführen des speziellen zu verarbeitenden Befehls liefert. Tatsächlich erzeugt jeder Befehl eine Übertragung zu einer damit verbundenen Mikro-Subroutine, und die darausfolgende schrittweise Operation der Maschine entspricht der Ausführung eines Programms in einer sehr ins Einzelne gehende Art.
In einem solchen bekannten Rechner, umfassen Programmbefehle gewöhnlich einen Operationcode, d.h. Opcode, zusammen mit Information bezüglich des Orts der Operanden, nämlich der zu bearbeitenden Daten. Diese Operanden können manchmal zusätzliche Betriebsinformation haben. Die Länge der Programmbefehle kann relativ lang oder relativ kurz sein, je nach Menge der jeweiligen Daten. Die Operationscodes geben überlicherweise den auszuführenden Vorgang an. Nachdem die Länge des Operationcodes erstellt ist, ist es möglich, daß nur ein bestimmter fester Satz verschiedener Operationscodes und zugeordneter Programmbefehle vorhanden ist. Es werden jedoch nicht alle Operationcodes, die theoretisch durch eine bestimmte Anzahl von Bits ausgedrückt werden können, d.h. Operationcodes innerhalb des festen Satzes zur Charakterisierung von Programmbefehlen, verwendet, für die der Rechner Mikroprogramm- Hilfsmittel aufweist. Es wird üblicherweise nur ein Teil oder ein Satzteil verwendet, und daher wird die Programmleistung verschlechtert.
Darüberhinaus, stellt der Speicher des Rechners den größten Kostenfaktor der Hardware dar. Aus diesem Grund ist die wirksame Benutzung des Speichers für Schnelligkeit und minimalen Hardwareaufwand entscheidend. Rechner mit festgelegter Befehlslänge benötigen dieselbe Anzahl von Bits für jedes Befehlswort, ungeachtet ob der auszuführenden Befehl einfach oder kompliziert ist. Viele Bits können z.B. bei Befehlen, die einfache Vorgänge spezifizieren, verschwendet werden, während viele Befehle bei komplexen Operationen, wenn die Wirksamkeit des Befehls durch seine Länge beschränkt ist, verschwendet werden können. Es ist daher anzustreben, einen Rechner mit einem Befehlssatz, der alle Anwendungen am effizientesten durchführt, zu ermöglichen.
Um die Effizienz der mikroprogrammierten Verarbeitung im Stand der Technik zu verbessern, wird das Konzept verwendet, optimierte Compiler einzusetzen, erstens um Programmsprachen in Befehle zu übersetzen, die wie Mikrobefehle keinen groben virtuellen Addressraum belegen und zweitens um die Befehlszykluszeit so schnell wie es die Technologie erlaubt zu machen. Rechner mit solchen optimierten Compilern haben weniger Befehle als die Rechner im Stand der Technik, und die wenigen Befehle, die sie aufweisen, sind einfach und gewöhnlich in einem Taktzyklus ausführbar. Solche Rechner tragen den entsprechende Namen: RISC (Reduced Instruction Set Computer), Rechner mit eingeschrängtem Befehlssatz.
Befehle, die Teil eines eingeschränkten Befehlssatzes in einer RISC Maschine sind und auf neue Art eine verbesserte Wirksamkeit aufweisen, sind Gegenstand der vorliegenden Erfindung und im nachfolgenden beschrieben.
Insbesondere weisen viele Programme Verfahren zum Bewerten einer Bedingung und Speichern der Ergebnisse der Bewertung als Boole'sche Variable auf. Die meisten Rechner-Befehlssätze des Stands der Technik können jedoch eine Bedingung, die normalerweise das Ergebnis eines Vergleichs ist, nur verwenden, um eine Verzweigungs-Entscheidung zu beeinflussen und nicht um die Bedingung als Wert zu verwirklichen.
Ein Beispiel dieser Befehlssätze des Stands der Technik ist ein Befehlssatz, der einen Code kompliert, der die Bedingung verwendet, um damit einen Code, der Bits setzt oder nullstellt, zu umgehen. Dieser Befehlssatz ist gewöhnlich langsam und beinhaltet bedingte Verzweigungen, die die Pipeline von Hochleistungsprozessoren überfüllen können.
Ein weiteres Beispiel ist ein bekannter Befehlssatz, der spezielle Befehle, die ein Bit, das der Bedingungswert ist, in ein Register setzt, verwendet. Bei diesem Befehlssatz muß gewartet werden, bis die Bedingung ausgewählt und aufgelöst ist, bevor das Ergebnis gespeichert wird. Diese Operation, die verschiedene Zeiten erfordert, ist langsamer als das Auswählen und Speichern des Ergebnisses einer arithmetischen Operation.
Gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung und wie in Anspruch 1 formuliert, verwendet ein Befehlssatz zwei Befehlsfolgen, um das Ergebnis des Vergleichs zu speichern. Die beiden Befehlsfolgen verwenden keine Verzweigungsbefehle und warten nicht auf die Bedingungsauflösung, bevor sie die Ergebnisse speichern. Sie können auch etwas mehr Operationen als nur einen Null- oder Eins-Wert eines Vergleichs verwirklichen.
Im Grunde vergleicht der vorliegende Befehlssatz zwei Operanden und speichert unbedingt eine Null, die ein Bool'sches "Falsch" darstellt an einer ausgewählten Stelle. Die Befehlsanordnung löscht ferner bedingt den nachfolgenden Befehl.
Die verschiedenen Merkmale und Vorteile der vorliegenden Erfindung werden anhand der nachstehenden Beschreibung unter Bezug auf und in Verbindung mit der beiliegenden Zeichnung weiter erläutert. Es zeigen:
Fig. 1 den Befehl zum Vergleichen und Nullstellen, der in der Rechnervorrichtung gemäß der bevorzugten Ausführungsform der Erfindung enthalten ist;
Fig. 2 die Funktionsblöcke in der Rechnervorrichtung gemäß der bevorzugten Ausführungsform der Erfindung zur Verwendung des Befehlssatzes nach Fig. 1.
Der Zweck eines Befehlssatzes in der Rechnervorrichtung gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung ist es, den Inhalt von zwei Registern zu vergleichen, ein Register nullzustellen und bedingt den folgenden Befehl abhängig vom Ergebnis des Vergleichs auszuführen. In anderen Worten, werden die Inhalte der beiden allgemeinen Register, z.B. "rb" und "rc" miteinander verglichen und ein drittes Register "ra" nullgestellt. Der Befehl im nächsten Ausführungszyklus, der dem Vergleichsbefehl folgt, wird bedingt ausgeführt. Er wird nullgestellt, wenn die Bedingung erfüllt ist. Die Bedingung kann eine beliebige arithmetische Bedingung oder ihre Negation sein.
Dieser Befehl zum Vergleichen und Nullstellen (COMCLR) wird wie folgt angegeben:
COMCLR, cf rb,rc,ra
wobei:
cf die arithmetische Bedingung oder ihre Negation ist;
rb und rc die allgemeinen Register sind, deren Inhalt verglichen wird; und
ra das allgemeine Register ist, das nullgestellt wird, und hat das in Fig. 1 dargestellte Format, nämlich
02 / rb / rc / c / f / 44 / ra,
wobei:
02 ein 6-Bit-Feld 120 ist, das eine Arithmetik/Logik- Befehlsklasse identifiziert;
rb ein 5-Bit-Feld 122 ist, das das allgemeine Register "b" spezifiziert, dessen Inhalt verglichen wird (Registerquelle "b")
rc ein 5-Bit-Feld 124 ist, das das allgemeine Register "c" spezifiziert, dessen Inhalt verglichen wird (Registerquelle "c");
c ein 3-Bit-Bedingungsspezifizierer 126 ist;
f ein 1-Bit-Bedingungsnegations-Spezifizierer 128 ist;
44 eine 7-Bit-Operationscode-Erweiterung 130 ist; und
ra ein 5-Bit-Feld 132 ist, das das allgemeine Register "a" spezifiziert, dessen Inhalt nullgestellt wird (Registerziel "a").
In Betrieb arbeitet die Befehlsanordnung 110 wie folgt:
1. Während des ersten Taktzykluses T:
a. Addieren des Inhalts des allgemeinen Registers "rb" mit dem Einerkomplement des allgemeinen Registers "rc" und "1"; und
b. Übertragen von "0" zum allgemeinen Register "ra".
2. Während des zweiten Taktzykluses T + 1: wenn die durch (c,f) definierte Bedingung erfüllt ist, Löschen des in diesem Zyklus T + 1 ausgeführten Befehls.
Die Operation dieses Vergleichs- und Nullstell-Befehlssatzes 110 ist in Fig. 2 gezeigt. Dort wird der Inhalt der Register "rb" und "rc" (nicht gezeigt) aus einer Registerdatei 210 in einer Arithmetik-Logikeinheit (ALU) 212 verglichen. Genaugenommen wird der Inhalt des Registers "rb" mit dem Einerkomplement des Inhalts des Registers "rc" addiert. Ein Multiplexer (MUX) 214 liefert ein Ausgangssignal 216 in Reaktion auf ein Eingangssignal 220 von der ALU 212, den Befehlscode 110 und ein "0"-Eingangssignal. Das Ausgangssignal 216 wird zur Registerdatei 210 übertragen, wo die Inhalte der Register "rb" und "rc" in Reaktion auf das Signal 216 gelesen werden. Das Ergebnis des Vergleichs in der ALU 212 wird der vorgewählten Bedingung 218 unterworfen und zur Folge-Steuereinheit 222 übertragen, die je nach den vorgewählten Bedingungen feststellt, ob das Löschen des nächsten Befehls nötig ist. Diese Operation stellt ein schnelles, direktes und effizientes Verfahren der unbedingten Nullstellung eines ausgewählten Registers in einem Computer gemäß der vorliegenden Erfindung dar.

Claims

1. Verfahren zur bedingten Datenverarbeitung in einem Rechner mit den folgenden Schritten:

Auslesen und Vergleichen gemäß einer vorgewählten Bedingung (c) zweier ausgewählter Werte aus einem ersten Register ("b") bzw. einem zweiten Register ("c"); und unbedingtes Nullsetzen eines dritten Registers ("a") wobei diese Schritte in einem einzigen Rechnertaktzyklus ausgeführt werden.

2. Verfahren zur Datenverarbeitung nach Anspruch 1, mit dem weiteren Schritt:

Löschen eines Befehls, der in einem nachfolgenden Taktzyklus, der unmittelbar dem einzigen Rechnertaktzyklus folgt, auszuführen ist, wenn die vorgewählte Bedingung erfüllt ist.

3. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Bedingung eine beliebige arithmetische Bedingung oder ihre Negation ist.

4. Rechneranordnung zum Durchführen des Verfahrens nach einem der Ansprüche 1 bis 3, die umfaßt:

einen Befehl (110) mit:

a. einem ersten Feld (126) zum Spezifizieren einer vorgewählten Bedingung (c) für den Vergleich zweier Werte;

b. einem zweiten Feld (122) zum Spezifizieren eines der beiden Werte;

c. einem dritten Feld (124) zum Spezifizieren des anderen der beiden Werte; und

d. einem vierten Feld (132) zum Spezifizieren eines Registers ("a") , das unbedingt nullgestellt werden soll;

wobei das erste, zweite, dritte und vierte Befehlsfeld in einem einzigen Befehl enthalten sind, der in einem einzigen Taktzyklus des Rechners ausgeführt wird; und

Einrichtungen (212, 214, 216) in Reaktion auf den Befehl zum unbedingten Zugriff und Nullstellen des Registers "a").

5. Rechneranordnung nach Anspruch 4, die weiterhin umfaßt:

eine Leseeinrichtung (210), die in Reaktion auf das zweite und dritte Befehlsfeld (122, 124) die zwei Werte ausliest;

eine Arithmethik- und Logikeinrichtung (212), die mit der Leseeinrichtung (210) zum Vergleichen der zwei Werte verbunden ist; und

eine Folge-Steuereinrichtung (222), die in Reaktion auf die Arithmetik- und Logikeinrichtung (212) und das erste Befehlsfeld (126) einen nachfolgenden Befehlscode, der in dem nächsten Rechnertaktzyklus unmittelbar nach dem ersten Rechnertakt auszuführen ist, auf Null setzt, wenn die vorgewählte Bedingung erfüllt ist.