DE3641069A1

DE3641069A1 - Schaltung zur bestimmung der auf ein dynamisches system einwirkenden kraft

Info

Publication number: DE3641069A1
Application number: DE19863641069
Authority: DE
Inventors: Ernest C Wittke
Original assignee: Singer Co
Current assignee: Singer Co
Priority date: 1985-12-02
Filing date: 1986-12-02
Publication date: 1987-06-25
Also published as: JPS62144036A; IT8622536A0; CA1271260C; GB8619728D0; NO863764D0; NO863764L; SE8604844D0; IT1198293B; US4761743A; FR2590991A1; SE8604844L; CA1271260A; AU6206086A; GB2183835A

Description

Die Erfindung bezieht sich auf eine Schaltung zur Bestimmung der auf ein dynamisches System einwirkende Kraft, welches zwei von der Eigenfrequenz und der Kraft abhängige Frequenzen liefert, insbesondere für piezoelektrische Schwingbalken-Beschleunigungsmesser.

Ein System wird als eine Vielzahl von Komponenten definiert, welche in irgendeiner Weise zusammenwirken oder voneinander abhängen. Als dynamisch wird ein System dann bezeichnet, wenn das Zusammenwirken bzw. die gegenseitige Anhängigkeit zeitlich veränderlich ist. Das dynamische Verhalten wird mit Hilfe bestimmter Beziehungen charakterisiert, wozu auch die gegenseitige Beziehung zwischen der Frequenz W und der Eigenfrequenz W _n gemäß der folgenden Gleichung zählt:

W

=

W _n

(1 +

KT

)^1/2

(1)

(K = Konstante und T = Kraft, beispielsweise Zugkraft eines schwingenden Balkens). Diese Beziehung wird auf eine außerordentlich große Anzahl von dynamischen Systemen angewandt ("Introduction to Dynamic Systems", Norman H. Beachley und Howard L. Harrison, 1978). Bei Anwendung auf piezoelektrische Schwingbalken-Beschleunigungsmesser wird die Differenz zweier Frequenzen zur Bestimmung der Kraft T verwendet, welche dann zur Beschleunigungs- und Geschwindigkeitsbestimmung herangezogen wird. Beispielsweise kann die Beschleunigung als Produkt der Konstanten K und der Differenz (W ₁-W ₂) zweiter Frequenzen W ₁ und W ₂ definiert werden.

Bei der Entwicklung von Schaltungen zur Analyse der Beziehung gemäß Gleichung 1 stellt deren nicht lineare Struktur eine grundsätzliches Problem dar. Es wurde stets angenommen, daß die Auswirkungen der Nichtlinearität dadurch überwunden werden könnte, daß zunächst lineare Berechnungen in einem Rechner durchgeführt werden und dann der durch die Nichtlinearität bewirkte Fehler kompensiert wird. Jedoch rufen hohe Schwingungsniveaus eine starke Vorspannung hervor, was die Rechnerkompensation normalerweise schwierig und unzulässig macht. Es ist nämlich zu berücksichtigen, daß die Vorspannung durch den Schwingungsgehalt an Harmonischen bestimmt und die Rechneriteration im Vergleich zu den höheren Schwingungsfrequenzen langsam ist.

Bei piezoelektrischen Schwingbalken-Beschleunigungsmessern haben die sehr hohen Schwingungsniveaus, die starken Beschleunigungen und die erörterte Nichtlinearität einen großen statischen Fehler des Beschleunigungsausgangssignals zur Folge, welcher durch Korrektur mittels eines Rechners in solchen Fällen nicht verringert werden kann, bei denen die Schwingungsfrequenz größer als die halbe Rechnersamplingsfrequenz ist. Zwar ist eine Korrektur dann möglich, wenn das Schwingungsniveau gesondert überwacht wird und die Wellenform bekannt ist, jedoch ist dann eine Vielzahl von zusätzlichen Beschleunigungsmessern für das Erfassen erforderlich. Die Einsatzmöglichkeiten solcher Schaltungen zur Analyse dynamischer Systeme sind daher sehr begrenzt.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung der eingangs angegebenen Art zu schaffen, bei welcher auf einfache Weise die geschilderten Nachteile vermieden sind und welche eine genauere Analyse dynmischer Systeme sowie die Linearisierung der Gleichung 1 ermöglicht und den bei der Analyse auftretenden Fehler, insbesondere den zyklischen Fehler, auf ein Mindestmaß reduziert, so daß die Schaltung vor allem auch für piezoelektrische Schwingbalken-Beschleunigungsmesser außerordentlich günstig ist, ohne allerdings in ihrer Anwendung darauf beschränkt zu sein.

Diese Aufgabe ist durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Vorteilhafte Ausgestaltungen der erfindungsgemäßen Schaltung sind in den restlichen Patentansprüchen angegeben.

Piezoelektrische Schwingbalken-Beschleunigungsmesser weisen zwei Schwingbalken auf, welche sich jeweils zwischen einer Halterung sowie in der Regel einer Pendelmasse erstrecken und in einander entgegengesetzten Richtungen orientiert sind. Jeder Schwingbalken besteht aus piezoelektrischem Material, beispielsweise Quarz, welches bei Beaufschlagung mit einer elektrischen Spannung eine mechanische Spannung erzeugt, und wird mit elektrischen Spannungsimpulsen beaufschlagt, um ihn in Schwingungen zu versetzen. Die Bewegung des piezoelektrischen Schwingbalken-Beschleunigungsmessers in Richtung der durch die beiden Schwingbalken definierten Achse führt zu einer Pendelmassebeeinflussung und somit zu einer Änderung der Schwingungen der Schwingbalken. Diese Änderungen werden gemessen und zur Beschleunigungsbestimmung benutzt.

Bei der Analyse der nicht linearen Beziehungen gemäß Gleichung 1 besteht das Grenzproblem in der Linearisierung. Bei einem piezoelektrischen Schwingbalken-Beschleunigungsmesser können die beiden Frequenzen W ₁ und W ₂ des einen Schwingbalkens mit der Konstanten K ₁ bzw. des anderen Schwingbalkens mit der Konstanten K ₂ analysiert werden, indem man zunächst jeweils die quadrierte Gleichung 1 anwendet, also die beiden folgenden Gleichungen:

W ₁ ² = W _1n ²(2+K ₁ T) (2)
W ₂ ² = W _2n ²(1-K ₂ T) (3)

Dann können diese Gleichungen 2 und 3 kombiniert werden, um die Kraft T als Differenz für Quadrate der Frequenzen W ₁ und W ₂ gemäß den folgenden Gleichungen zu bestimmen:

W ₁ ²-W ₂ ² = W _1n ²+W _1n ² K ₁ T-W _2n ²+W _2n ² K ₂ T (4)
= (W _1n ²-W _2n ²)+(W _1n ² K ₁+W _2n ² K ₂)T (5)

Die Gleichung 5 kann vereinfacht und in das folgende Format zur Bestimmung der Kraft T aus den Frequenzänderungen umgewandelt werden:

W ₁ ²-W ₂ ² = A+BT (6)

Bei der Auflösung der Gleichung 6 nach der Kraft T ergibt sich folgende Gleichung:

[(W ₁ ²-W ₂ ²)/B]+[A/B] = T (7)

Wenn auch die Gleichung 7 nicht streng linear ist, so reicht diese Linearisierung in den meisten Fällen doch zur Verwirklichung der ihr zugrunde liegenden Beziehung in einer Schaltung aus. Der Term [(W ₁ ²-W ₂ ²)/B] der Gleichung 7 kann als binomische Reihe dargestellt werden. Der Term [-A/B] stellt den Quotienten einer Vorspannung A und eines Skalenfaktors B dar.

Bei diesem Vorgehen stellt sich der piezoelektrische Schwingbalken-Beschleunigungsmesser als ein bezüglich der Frequenzsumme und der Frequenzdifferenz lineares Gerät dar, während bisher die Frequenzdifferenz benutzt wird. Die vom piezoelektrischen Schwingbalken-Beschleunigungsmesser gelieferten Frequenzen werden analysiert, indem die sich aus diesen Frequenzen in einer vorgegebenen Zeitspanne ergebenden Phasenänderungen entweder gesondert oder kombiniert festgestellt werden. Da die Phase dem zeitlichen Integral der Frequenz entspricht, liefern die Ausgangsdaten eine Quasifunktion des zeitlichen Beschleunigungsintegrals, also eine Quasibeschleunigung. Der piezoelektrische Schwingbalken-Beschleunigungsmesser kann die folgenden Größen liefern:

Dabei entspricht die Frequenz f der Frequenz W in der obigen Gleichung 1.

Alle vier Ausdrücke 8 bis 11 sind durch jedes beliebige Ausdruckpaar vollkommen definiert. Es werden daher die folgenden Ausdrücke als Integral der Frequenzsumme bzw. als Integral der Frequenzdifferenz in Betracht gezogen:

Weil ein piezoelektrischer Schwingbalken-Beschleunigungsmesser bezüglich des Produktes der Frequenzsumme und der Frequenzdifferenz linear ist, wird folgender Ausdruck gewünscht:

Dieses Integral 14 kann jedoch aus den zur Verfügung stehenden Integralen 12 und 13 dann nicht erhalten werden, wenn die Frequenz f ₁ und f ₂ jeweils zeitabhängig sind:

Das erforderliche Integral 14 kann nur dadurch erhalten werden, daß man die Frequenzsumme Σ f und die Frequenzdifferenz Δ f vor der Integration miteinander multipliziert.

Ideal wäre es, wenn es ein analoges Mittel zur unmittelbaren Multiplikation zweier Frequenzen ähnlich den zur Addition und Subtraktion zweier Frequenzen verwendeten Mischern gäbe. Jedoch reicht es aus, die Frequenzsumme Σ f und die Frequenzdifferenz Δ f mit Geschwindigkeiten hervorzubringen, welche so weit oberhalb der höchsten Schwingungsfrequenz liegen, daß angenommen werden kann, daß diese beiden Größen für die Samplingfrequenz konstant sind. In diesem Fall ist mit der folgenden Beziehung eine ausreichende Genauigkeit verbunden:

Es kann angenommen werden, daß genaue Ergebnisse erzielt werden, wenn die Frequenzsumme Σ f und die Frequenzdifferenz Δ f mit Geschwindigkeiten bestimmt werden, welche höher als die Nyquist-Frequenz für die höchste Schwingungskomponente ist.

Im allgemeinen Zusammenhang läßt sich für einen piezoelektrischen Schwingbalken-Beschleunigungsmesser also angeben:

f = (f ₁-f ₂) (f ₁+f ₂) (17)
f = f ₁ ²-f ₂ ² = A + BT, (18)

da die Frequenz f der Frequenz W in der obigen Gleichung 6 entspricht.

Erfindungsgemäß wird bei einem piezoelektrischen Schwingbalken-Beschleunigungsmesser jeder der beiden Schwingbalkenfrequenzen festgestellt, jeder Zyklus mittels einer phasenstarr synchronisierten Schleife in Abschnitte aufgeteilt und die Anzahl der in einer vorgegebenen Zeitspanne auftretenden Zyklusabschnitte als digitale Zahl festgestellt, welche in einem digitalen Multiplizierer quadriert wird. Die beiden dem einen bzw. dem anderen Schwingbalken zugeordneten Quadrate werden voneinander subtrahiert, um das Ausgangssignal zu erhalten. Beim Digitalisieren auftretende Abrundungsverluste werden dabei zur Vermeidung kumulativer Fehler den nachfolgend erhaltenen Daten hinzugefügt.

Nachstehend ist eine Ausführungsform der erfindungsgemäßen Schaltung anhand von Zeichnungen beispielsweise beschrieben. Darin zeigt:

Fig. 1 ein Blockschaltbild eines der Schaltkreise zur Erfassung der Frequenzen des zugehörigen dynamischen Systems;

Fig. 2A ein Blockschaltbild des Steuerschaltkreises für die Erfassungsschaltkreise und den Differenzbildungsschaltkreis;

Fig. 2B ein Blockschaltbild des Quadrierschaltkreises und des Differenzbildungsschaltkreises; und

Fig. 3 ein Diagramm zur Veranschaulichung der vom Steuerschaltkreis gelieferten Taktimpulse.

Die dargestellte Schaltung dient zur Analyse der Frequenzen eines dreiachsigen dynamischen Systems bestehend aus drei piezoelektrischen Schwingbalken- Beschleunigungsmessern, welche senkrecht zueinander orientiert sind und jeweils eine X-Achse bzw. eine Y-Achse bzw. eine Z-Achse definieren. Jedem piezoelektrischen Schwingbalken-Beschleunigungsmesser sind zwei Schaltkreise zur Erfassung der Frequenz des einen bzw. des anderen Schwingbalkens zugeordnet. Für alle drei Erfassungsschaltkreispaare sind zwei gemeinsame Schaltkreise zum Quadrieren der Frequenz des einen Schwingbalkens und der Frequenz des anderen Schwingbalkens jedes piezoelektrischen Schwingbalken-Beschleunigungsmessers bzw. zur Bildung der Differenz jedes so erhaltenen Paares quadrierter Frequenzen vorgesehen.

Gemäß Fig. 1 weist die Schaltung sechs identische Phasenzähler 11 bis 16 auf, welche jeweils einen der Erfassungsschaltkreise bilden und über eine Eingangsleitung 20 bzw. 21 bzw. 23 bzw. 25 bzw. 27 bzw. 30 mit dem zugehörigen Schwingbalkenausgangssignal beaufschlagbar sind. Den beiden ersten Phasenzählern 11 und 12 werden die beiden Schwingbalkenausgangssignale des der X-Achse zugeordneten piezoelektrischen Schwingbalken-Beschleunigungsmessers zugeführt, den beiden zweiten Phasenzählern 13 und 14 die beiden Schwingbalkenausgangssignale des der Y-Achse zugeordneten piezoelektrischen Schwingbalken-Beschleunigungsmessers und den beiden dritten Phasenzählern 15 und 16 die beiden Schwingbalkenausgangssignale des der Z-Achse zugeordneten piezoelektrischen Schwingbalken-Beschleunigungsmessers. Alle sechs Phasenzähler 11 bis 16 sind ausgangsseitig an einen gemeinsamen 12-bit-Datenbus 18 angeschlossen.

Die Eingangsleitung 20 des Phasenzählers 11 ist an einen Vergleicher 22 angeschlossen, welcher das zugeführte sinuswellenförmige Schwingbalkenausgangssignal mit einer Frequenz von etwa 40 KHz in ein Rechteckwellen-Signal umwandelt, womit ein exklusives ODER-Gatter 24 einer herkömmlichen phasenstarr synchronisierten Schleife 26 beaufschlagt wird, die ferner einen Filter- und Formungsverstärker 28, einen spannungsgesteuerten Oszillator 29 mit einer Mittenfrequenz von etwa 41 MHz und einen durch 1024 dividierenden Zähler 31 aufweist, welcher das Ausgangssignal des Oszillators 29 auf eine Frequenz herunterdividiert, die gleich derjenigen des Schwingbalkenausgangssignals ist, und welcher ausgangsseitig an einen 10-bit-Datenbus 33 angeschlossen ist.

Die dem dritten höherwertigen Bit vor dem niedrigstwertigen Bit der dem Datenbus 33 zugeführten Zählergebnissignale zugeordneten Impulse gehen zum Trimmen einem von einem einstellbaren Impulsverzögerungsschaltkreis herkömmlichen Aufbaus gebildeten Phaseneinsteller 35 eines Synchronisators zu, welcher ferner zwei D-Flip-Flops 37 sowie 39 und ein UND-Gatter 49 aufweist. Der Phaseneinsteller 35 liefert entsprechende Steuerimpulse mit einer Frequenz von etwa 2,5 MHz, womit der Takteingang jedes D-Flip-Flops 37 bzw. 39 und ein Eingang des UND-Gatters 49 beaufschlagt werden. Das eine D-Flip-Flop 39 wird ferner am D-Eingang über eine Eingangsleitung 41 mit Taktimpulsen beaufschlagt, welche mit einer Frequenz zwischen 11 und 12 KHz auftreten, während der D-Eingang des zweiten D-Flip-Flops 37 mit dem Q-Ausgang des ersten D-Flip-Flops 39 verbunden ist. Der -Ausgang des ersten D-Flip-Flops 39 ist an einen weiteren Eingang des UND-Gatters 49 angeschlossen, der Q-Ausgang des zweiten D-Flip-Flops 37 an einen dritten Eingang des UND-Gatters 49, so daß dasselbe entsprechende Triggerimpulse liefert.

Das Taktsignal in der Eingangsleitung 41 des ersten D-Flip-Flops 39 bzw. des Synchronisators, welcher zum Synchronisieren der Taktimpulse und der Zählergebnissignale der phasenstarr synchronisierten Schleife 26 bzw. des Zählers 31 derselben dient, befindet sich normalerweise auf einem hohen Niveau entsprechend einer logischen "1". Wenn es auf ein niedriges Niveau entsprechend einer logischen "0" übergeht, dann wird dieser Zustand erst beim nächsten Steuerimpuls des Phaseneinstellers 35 auf den Q-Ausgang des ersten D-Flip-Flops 39 und somit auf den D-Eingang des zweiten D-Flip-Flops 37 übertragen, welcher vorher vom Q-Ausgang des ersten D-Flip-Flops 39 her mit einem Signal entsprechend einer logischen "1" beaufschlagt ist, so daß also dieser Steuerimpuls bewirkt, daß das zweite D-Flip-Flop 37 am Q-Ausgang und das erste D-Flip-Flop 39 am -Ausgang jeweils ein Signal entsprechend einer logischen "1" liefern. Damit und mit dem ebenfalls ein Signal entsprechend einer logischen "1" darstellenden Steuerimpuls wird das UND-Gatter 49 beaufschlagt, um einen Triggerimpuls abzugeben. Jeder der fünf weiteren Phasenzähler 12 bis 16 wird über eine Eingangsleitung 42 bzw. 43 bzw. 44 bzw. 45 bzw. 46 ebenfalls mit derartigen Taktimpulsen beaufschlagt.

Der phasenstarr synchronisierten Schleife 26 bzw. deren Zähler 31 ist ein Subtrahierer nachgeschaltet, welcher drei Puffer 47, 55 und 57, einen Addierer 52, eine Konstantenquelle 53 und einen Inverter 58 aufweist. Der erste Puffer 55 ist eingangsseitig an den Datenbus 33 und ausgangsseitig über einen 10-bit-Datenbus 54 sowohl an einen Eingang des Addierers 52 als auch an den zweiten Puffer 57 vorgeschalteten Inverter 58 angeschlossen, der zweite Puffer 57 ausgangsseitig über einen 10-Bit-Datenbus 56 an einen zweiten Eingang des Addierers 52. Der dritte Puffer 47 steht eingangsseitig über einen 12-bit-Datenbus 51 mit dem Ausgang des Addierers 52 sowie dem Ausgang der Konstantenquelle 53 und ausgangsseitig mit dem allen sechs Phasenzählern 11 bis 16 gemeinsamen Datenbus 18 in Verbindung. Alle drei Puffer 47, 55 und 57 sind jeweils am Takteingang mit dem Ausgang des UND-Gatters 49 verbunden. Ferner ist ein Signalabgabesteuereingang des dritten Puffers 47 an die Eingangsleitung 41 angeschlossen.

Bei jedem Triggerimpuls des UND-Gatters 49 werden das jeweils im Zähler 31 vorliegende Zählergebnis bzw. das entsprechende Zählergebnissignal desselben im ersten Puffer 55, das invertierte vorherige Zählergebnissignal des Zählers 31 im zweiten Puffer 57 und das im Datenbus 51 vorhandene Signal im dritten Puffer 47 aufgenommen. Die beiden erstgenannten Signale werden im Addierer 52 addiert, welcher als ein der Differenz der beiden Zählergebnisse und somit der zwischen zwei in der Eingangsleitung 41 aufeinanderfolgenden Taktimpulsen gezählten Anzahl von Phasenzyklen des Schwingbalkenausgangssignals in der Eingangsleitung 20 entsprechendes Ausgangssignal liefert, das die zehn niedrigstwertigen Bits des Signals im Datenbus 51 bildet, während dessen beide höchstwertigen Bits von der Konstantenquelle 53 geliefert werden, welche allerdings nicht unbedingt als gesonderte Komponente ausgebildet sein muß. Das im dritten Puffer 47 aufgenommene Ausgangssignal des Phasenzählers 11 bzw. des Subtrahierers desselben wird beim nächsten über die Eingangsleitung 41 zugeführten Taktimpuls in den Datenbus 18 abgegeben, welche auf diese Weise nacheinander mit dem jeweiligen Ausgangssignal aller sechs Phasenzähler 11 bis 16 beaufschlagt wird, da in deren Eingangsleitungen 41 bis 46 die jeweiligen Taktimpulse derart auftreten, daß jedem Taktimpuls in der Eingangsleitung 41 ein Taktimpuls in der Eingangsleitung 42, danach ein Taktimpuls in der Eingangsleitung 43, anschließend ein Taktimpuls in der Eingangsleitung 44, dann ein Taktimpuls in der Eingangsleitung 45 und schließlich ein Taktimpuls in der Eingangsleitung 46 folgt, bevor wieder ein Taktimpuls in der Eingangsleitung 41 erscheint.

Da die Taktimpulse in der Eingangsleitung 41 des Phasenzählers 11 mit einer Frequenz zwischen 11 und 12 KHz auftreten, ist gewährleistet, daß zwischen je zwei aufeinanderfolgenden Taktimpulsen drei bis vier Zyklen des über die Eingangsleitung 20 zugeführten Schwingbalkenausgangssignals vorliegen, so daß die beiden ersten Bits des Signals im Datenbus 51 auf eine logische "1" gesetzt werden können. Das so erhaltene, dem dritten Puffer 47 und dann dem Datenbus 18 zugeführte Ausgangssignal des Phasenzählers 11 stellt die Frequenz des zugehörigen Schwingbalkens dar.

Die Taktimpulse für die sechs Phasenzähler 11 bis 16 werden im Steuerschaltkreis gemäß Fig. 2A erzeugt und sind aus Fig. 3 ersichtlich. Der Steuerschaltkreis weist dazu einen nicht dargestellten Taktimpulsgenerator, einen durch 16 divierenden Zähler 60 und einen Multiplexer 69 auf. Der Taktimpulsgenerator liefert Taktimpulse mit einer Frequenz im Bereich von 176 bis 192 KHz, womit der Zähler 60 über eine Eingangsleitung 62 beaufschlagt wird, um über vier Ausgangsleitungen 61, 63, 65 und 67 Taktimpulse unterschiedlicher Dauer mit unterschiedlichen Frequenzen abzugeben, wie aus Fig. 3 für den Fall der Taktimpulsbeaufschlagung des Zählers 60 mit einer Frequenz von 192 KHz ersichtlich. In den Ausgangsleitungen 61, 63, 65 und 67 ergibt sich dabei jeweils eine Folge von Taktimpulsen kürzester bzw. längerer bzw. noch längerer bzw. längster Dauer mit einer Frequenz von 96 bzw. 48 bzw. 24 bzw. 12 KHz.

Die drei Ausgangsleitungen 63, 65 und 67 des Zählers 60 sind mit je einem Eingang A bzw. B bzw. C des Multiplexers 69 verbunden, welcher an sechs jeweils mit der Eingangsleitung 41 des Phasenzählers 11 bzw. der Eingangsleitung 42 des Phasenzählers 12 bzw. der Eingangsleitung 43 des Phasenzählers 13 bzw. der Eingangsleitung 44 des Phasenzählers 14 bzw. der Eingangsleitung 45 des Phasenzählers 15 bzw. der Eingangsleitung 46 des Phasenzählers 16 verbundenen Ausgängen nacheinander je einen Taktimpuls liefert, und zwar entsprechend der jeweiligen Beaufschlagung der drei Eingänge A, B und C mit Taktimpulsen. Wie aus Fig. 3 ersichtlich, entsprechen die vom Multiplexer 69 gelieferten Taktimpulse jeweils einer logischen "0".

Gemäß Fig. 2B ist der allen sechs Phasenzählern 11 bis 16 gemeinsame Datenbus 18 an zwei Eingänge eines 12-bit-Multiplizierers 71 angeschlossen, welcher den Quadrierschaltkreis bildet. Letzterem ist der Differenzbildungsschaltkreis nachgeschaltet, welcher einen 32-bit-Addierer 73, einen Inverter 74 und drei 32-bit-Puffer 79, 81 sowie 83 aufweist, denen ein 16-bit-Ausgangspuffer 87 nachgeschaltet ist. Der Ausgang des Multiplizierers 71 ist über einen 32-bit-Datenbus 76 mit einem Eingang des Addierers 73 verbunden, dessen zweiter Eingang über den vorgeschalteten Inverter 74 und einen 32-bit-Datenbus 75 an einen 32-bit-Datenbus 85 angeschlossen ist, welcher mit dem Ausgang jedes Puffers 79 bzw. 81 bzw. 83 in Verbindung steht und von welchem ein 16-bit-Datenbus 88 zum Eingang des Ausgangspuffers 87 führt. Der Ausgang des Addierers 73 ist über einen 32-bit-Datenbus 77 mit dem Eingang jedes Puffers 79 bzw. 81 bzw. 83 verbunden.

Der Steuerschaltkreis gemäß Fig. 2A weist ferner drei UND-Gatter 91 bis 93, drei ODER-Gatter 95 bis 97 und einen Inverter 99 auf. Das erste UND-Gatter 91 ist eingangsseitig an den ersten und den zweiten Ausgang des Multiplexers 69 angeschlossen, das zweite UND-Gatter 92 an den dritten und den vierten Ausgang und das dritte UND-Gatter 93 an den fünften und den sechsten Ausgang. Der Ausgang des ersten UND-Gatters 91 ist mit einem Eingang des ersten ODER-Gatters 95 verbunden, der Ausgang des zweiten UND-Gatters 92 mit einem Eingang des zweiten ODER-Gatters 96 und der Ausgang des dritten UND-Gatters 93 mit einem Eingang des dritten ODER-Gatters 97. Der zweite Eingang jedes ODER-Gatters 95 bzw. 96 bzw. 97 ist an die Ausgangsleitung 99′ des Inverters 99 angeschlossen, welcher eingangsseitig mit der Ausgangsleitung 61 des Zählers 60 in Verbindung steht.

Die Ausgänge der drei UND-Gatter 91 bis 93 sind ferner mit den drei Puffern 79, 81 sowie 83 des Differenzbildungsschaltkreises gemäß Fig. 2B verbunden, ebenso wie die Ausgänge der drei ODER-Gatter 95 bis 97 an diese Puffer 79, 81 und 83 angeschlossen sind, und zwar stehen die beiden Ausgänge des ersten UND-Gatters 91 und des ersten ODER-Gatters 95 jeweils über eine Leitung 91′ bzw. 95′ mit einem Signalabgabesteuereingang bzw. dem Takteingang des ersten Puffers 83 in Verbindung, die beiden Ausgänge des zweiten UND-Gatters 92 und des zweiten ODER-Gatters 96 jeweils über eine Leitung 92′ bzw. 96′ mit einem Signalabgabesteuereingang bzw. dem Takteingang des zweiten Puffers 81 und die beiden Ausgänge des dritten UND-Gatters 93 und des dritten ODER-Gatters 97 jeweils über eine Leitung 93′bzw. 97′ mit einem Signalabgabesteuereingang bzw. Takteingang des dritten Puffers 79. Die drei Puffer 79, 81 und 83 des Differenzbildungsschaltkreises werden also vom Steuerschaltkreis mit den aus Fig. 3 ersichtlichen Taktimpulsen beaufschlagt, welche jeweils einer logischen "0" entsprechen, wobei zunächst dem ersten Puffer 83, dann dem zweiten Puffer 81 und schließlich dem dritten Puffer 79 am Signalabgabesteuereingang ein sich über die Einschaltdauer des ersten Phasenzählers 11 und des zweiten Phasenzählers 12 bzw. des dritten Phasenzählers 13 und des vierten Phasenzählers 14 bzw. des fünften Phasenzählers 15 und des sechsten Phasenzählers 16 erstreckender Taktimpuls sowie am Takteingang zwei aufeinanderfolgende Taktimpulse während der Einschaltdauer des einen bzw. des anderen dieser beiden Phasenzähler 11 und 12 bzw. 13 und 14 bzw. 15 und 16 zugeführt werden.

Schließlich ist der Steuerschaltkreis gemäß Fig. 2A auch noch mit einem Synchronisator zur Beaufschlagung des Ausgangspuffers 87 des Differenzbildungsschaltkreises nach Fig. 2B mit Triggerimpulsen versehen, welcher genauso arbeitet, wie der geschilderte Synchronisator des Phasenzählers 11 gemäß Fig. 1, und einen Vergleicher 101, zwei D-Flip-Flops 103 sowie 106 und drei UND-Gatter 107, 109 sowie 111 aufweist. Der Vergleicher 101 ist einerseits eingangsseitig an die vier Ausgangsleitungen 61, 63, 65 und 67 des Zählers 60 angeschlossen und wird andererseits mit einem Achsenauswahlsignal beaufschlagt, dessen niedrigstwertiges Bit und nächsthöherwertiges Bit jeweils ständig auf eine logische "1" bzw. "0" gesetzt bleiben, während das nächsthöherwertige Bit und das höchstwertige Bit von einem eingangsseitig über einen 16-bit-Datenbus 87′ an den Ausgang des Ausgangspuffers 87 angeschlossenen Navigationsrechner 89 als Adresse für die X-Achse bzw. Y-Achse bzw. Z-Achse geliefert werden, wenn die Rechner 89 das der X-Achse bzw. der Y-Achse bzw. der Z-Achse zugeordnete Ausgangssignal des Differenzbildungsschaltkreises aus dessen erstem Puffer 83 bzw. zweiten Puffer 82 bzw. drittem Puffer 79 abrufen will, wobei der Rechner 89 ferner das erste UND-Gatter 111 mit einem Einschaltimpuls sowie einem Abfrageimpulse beaufschlagt, welche jeweils einer logischen "1" entsprechen.

Der Vergleicher 101 liefert entsprechende Steuerimpulse, womit der Takteingang jedes D-Flip-Flops 103 bzw. 106 und ein Eingang des dritten UND-Gatters 109 beaufschlagt werden, dessen zweiter Eingang mit dem Ausgang des zweiten UND-Gatter 107 verbunden ist, welches eingangsseitig an den -Ausgang des zweiten Flip-Flops 106 sowie den Q-Ausgang des ersten D-Flip-Flops 103 angeschlossen ist, der ferner mit dem D-Eingang des zweiten D-Flip-Flops 106 sowie über eine Ausgangsleitung 113 mit dem Rechner 89 in Verbindung steht, um letzteren mit einem Quittungsimpuls entsprechend einer logischen "1" zu beaufschlagen. Der D-Eingang des ersten D-Flip-Flops 103 ist an den Ausgang des ersten UND-Gatters 11 angeschlossen, welches allerdings nicht nur das erst D-Flip-Flop 103, sondern auch das zweite D-Flip-Flop 106 beaufschlagt. Der Ausgang des dritten UND-Gatters 109 und der -Ausgang des ersten D-Flip-Flops 103 des Synchronisators zum Synchroniseren der vom Rechner 89 gelieferten Einschalt- und Abfrageimpulse ist über eine Leitung 109′ bzw. 115 mit dem Takteingang bzw. einem Signalabgabesteuereingang des Ausgangspuffers 87 verbunden, um letzteres mit Triggerimpulsen zur Signalaufnahme bzw. zur Signalabgabe zu beaufschlagen.

Im ersten Puffer 83 des Differenzbildungsschaltkreises gemäß Fig. 2B wird das dem ersten Phasenzähler 11 und dem zweiten Phasenzähler 12 zugeordnete Ausgangssignal des Addierers 73 gespeichert, welches der Größe (-) entspricht, im zweiten Puffer 81 das entsprechende, dem dritten Phasenzähler 13 und dem vierten Phasenzähler 14 zugeordnete Ausgangssignal und im dritten Puffer 79 das entsprechende, dem fünften Phasenzähler 15 und dem sechsten Phasenzähler 16 zugeordnete Ausgangssignal. Der Rechner 89 kann auf die geschilderte Art und Weise jedes dieser drei gespeicherten Ausgangssignale in den Ausgangspuffer 87 gelangen lassen, woraus es dann dem Rechner 89 zugeht, wozu der Ausgangspuffer 87 so angesteuert wird, wie geschildert.

Wenn die Frequenz f ₁ des ersten Schwingbalkens des der X-Achse zugeordneten piezoelektrischen Schwingbalken-Beschleunigungsmessers bzw. das entsprechende Ausgangssignal des ersten Phasenzählers 11 erstmals dem Multiplizierer 71 zugeführt wird, dann passiert das Multiplizierausgangssignal entsprechend der quadrierten Frequenz den Addierer 73 unverändert, da der erste Puffer 83 noch leer ist, um beim ersten der beiden gemäß Fig. 3 vom zugehörigen ODER-Gatter 95 gelieferten Taktimpulse in den ersten Puffer 83 übertragen zu werden. Danach wird die Frequenz f ₂ des zweiten Schwingbalkens des der X-Achse zugeordneten piezoelektrischen Schwingbalken-Beschleunigungsmessers bzw. das entsprechende Ausgangssignal des zweiten Phasenzählers 12 dem Multiplizierer 71 zugeführt und quadriert, welcher den Addierer 73 dann also mit einem Ausgangssignal entsprechend der quadrierten Frequenz beaufschlagt. Da der erste Puffer 83 zur Signalabgabe angesteuert ist, wird der Addierer 73 ferner über den Inverter 74 mit dem im ersten Puffer 83 enthaltenen vorherigen Addiererausgangssignal beaufschlagt, so daß der Addierer 73 nunmehr ein Ausgangssignal entsprechend der Differenz (-) der quadrierten zweiten Frequenz und der quadrierten ersten Frequenz liefert, welches beim zweiten der beiden gemäß Fig. 3 vom zugehörigen ODER-Gatter 95 gelieferten Taktimpulse in den ersten Puffer 83 übertragen wird. Dasselbe geschieht dann nacheinander für die beiden der Y-Achse bzw. der Z-Achse zugeordneten piezoelektrischen Schwingbalken-Beschleunigungsmesser, also erst den dritten Phasenzähler 14 sowie den vierten Phasenzähler 15 und dann den fünften Phasenzähler 14 sowie den vierten Phasenzähler 15 und dann den fünften Phasenzähler 15 sowie den sechsten Phasenzähler 16, wobei das jeweilige Ausgangssignal des Addierers 73 im zweiten Puffer 81 bzw. im dritten Puffer 79 gespeichert wird.

Wenn danach wieder der der X-Achse zugeordnete piezoelektrische Schwingbalken- Beschleunigungsmesser bzw. das zugehörige Phasenzählerpaar 11, 12 an der Reihe ist, dann liefert der Addierer 73 zunächst für den ersten Schwingbalken ein Ausgangssignal entsprechend der Differenz [-(-)] und dann für den zweiten Schwingbalken ein Ausgangssignal entsprechend der Differenz [-+(- )], so daß also die eingangs erörterte Integration in der dargestellten Schaltung durchgeführt wird.

Obwohl die Beziehung zwischen Schwingbalkenfrequenz und Beschleunigung grundsätzlich eine Funktion zweiter Ordnung ist, können auch Terme höherer Ordnung vorliegen. Zur Berücksichtigung derselben können je nach Bedarf weitere Multiplikations- und Additionsstufen vorgesehen werden. Das Vorspannen und Skalieren entsprechend den oben erörterten Gleichungen 7 und 18 unter Berücksichtigung der dort angegebenen Vorspannung A und des dort angegebenen Skalenfaktors B kann im Rechner 89 erfolgen.

Die dergestellte Schaltung ermöglicht eine so schnelle Linearisierung der piezoelektrischen Schwingbalken-Beschleunigungsmesser bzw. der Ausgangssignale derselben, daß Beeinflussungen durch Schwingungsvorspannungen infolge von Intermodulationsverzerrung ausgeschlossen sind. Dieses wird dadurch erreicht, daß die Schaltung selbst linear ist, wobei die Linearität auf Kosten eines sich aus dem Quadrieren ergebenden zyklischen Auflösungsfehlers erzielt wird.

Für eine bekannte Taktimpulsfolgefrequenz ist der Abrundungsfehler vorhersehbar und wiederholt er sich zyklisch. Sowohl die Schwingungen als auch das elektronische Rauschen in den einzelnen Schwingbalkenausgangssignalen sind größer als die einzelne Bitauflösung der zugehörigen phasenstarr synchronisierten Schleife 26. Das Rauschen mittelt den Auflösungsfehler. Der RMS-Fehler vermindert sich proportional zur Anzahl derjenigen Bits, über welche die Schwingungen und das elektronische Rauschen das Arbeiten der phasenstarr synchronisierten Schleife 26 beeinflussen.

Claims

1. Schaltung zur Bestimmung der auf ein dynamisches System einwirkenden Kraft, welches zwei von der Eigenfrequenz und der Kraft abhängige Frequenzen liefert, insbesondere für piezoelektrische Schwingbalken-Beschleunigungsmesser, gekennzeichnet durch

a) zwei Schaltkreise zur Erfassung der einen bzw. der anderen Frequenz,
b) einen Schaltkreis zum Quadrieren der einen und der anderen Frequenz und
c) einen Schaltkreis zur Bildung der Differenz der beiden quadrierten Frequenzen, welche der Größe annähernd entspricht und ein Maß für die Kraft ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Erfassungsschaltkreis als Phasenzähler (11 bzw. 12; 13 bzw. 14; 15 bzw. 16) ausgebildet ist, welcher die in einer vorgegebenen Zeitspanne bei der zugehörigen Frequenz auftretende Anzahl von Phasenzyklen zählt und ein entsprechendes Ausgangssignal liefert.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Phasenzähler (11; 12; 13; 14; 15; 16)

a) einen Vergleicher (22) zur Umwandlung der zugehörigen Frequenz in Rechteckwellen,
b) eine phasenstarr synchronisierte Schleife (26) bestehend aus einem exklusiven ODER-Gatter (24), einem Filter- und Formungsverstärker (28), einem spannungsgesteuerten Oszillator (29) und einem dividierenden Zähler (31) zum Zählen der Rechteckwellen und zur Abgabe eines anfänglichen sowie eines folgenden Zählergebnissignals,
c) einen mit Taktimpulsen beaufschlagbaren Synchronisator zum Synchronisieren der Taktimpulse und der Zählergebnissignale und
d) einen Subtrahierer zur Bestimmung der Differenz zwischen dem anfänglichen und dem folgenden Zählergebnissignal und Abgabe eines entsprechenden Ausgangssignals aufweist.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Synchronisator

a) einen Phaseneinsteller (35) zum Trimmen der Zählergebnissignale und zur Abgabe von Steuerimpulsen,
b) ein erstes D-Flip-Flop (39), welches am Takteingang mit den Steuerimpulsen und am D-Eingang mit den Taktimpulsen beaufschlagbar ist,
c) ein zweites D-Flip-Flop (37), welches am Takteingang mit den Steuerimpulsen beaufschlagbar und dessen D-Eingang mit dem Q-Ausgang des ersten D-Flip-Flops (39) verbunden ist, und
d) ein UND-Gatter (49) aufweist, welches an einem Eingang mit den Steuerimpulsen beaufschlagbar sowie mit einem weiteren Eingang an den -Ausgang des ersten D-Flip-Flops (39) und mit einem dritten Eingang an den Q-Ausgang des zweiten D-Flip-Flops (37) angeschlossen ist und Triggerimpulse liefert.

5. Schaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Subtrahierer

a) einen ersten Puffer (55) zur Aufnahme erst des anfänglichen Zählergebnissignals und dann des folgenden Zählergebnissignals,
b) einen Inverter (58) des anfänglichen Zählergebnissignals,
c) einen zweiten Puffer (57) zur Aufnahme des invertierten anfänglichen Zählergebnissignals dann, wenn der erste Puffer (55) das folgende Zählergebnissignal aufnimmt,
d) einen Addierer (52) zum Addieren des folgenden Zählergebnissignals und des invertierten anfänglichen Zählergebnissignals,
e) eine Konstantenquelle (53) zum Hinzufügen zweiter höchstwertiger Bits zum Addiererausgangssignal und
f) einen dritten Puffer (47) zur Aufnahme des so erhaltenen Ausgangssignals dann, wenn der erste Puffer (55) und der zweite Puffer (57) jeweils das folgende bzw. das invertierte anfängliche Zählergebnissignal aufnehmen, aufweist.

6. Schaltung nach Anspruch 5 in Verbindung mit Anspruch 4, dadurch gekennzeichnet, daß die drei Puffer (55, 57, 47) durch einen Triggerimpuls des UND-Gatters (49) zur Signalaufnahme ansteuerbar sind und der dritte Puffer (47) ferner zur Abgabe des jeweils gespeicherten Ausgangssignals ebenfalls mit den dem ersten D-Flip-Flop (39) zugeführten Taktimpulsen beaufschlagbar ist.

7. Schaltung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß der Quadrierschaltkreis nacheinander mit den beiden Ausgangssignalen der beiden Phasenzähler (11 und 12; 13 und 14; 15 und 16) bzw. Subtrahierer bzw. dritten Puffer (47) zur Quadrierung jedes Ausgangssignals und der Differenzbildungsschaltkreis mit den beiden entsprechenden Quadrierschaltkreisausgangssignalen zur Subtraktion des ersten Signals vom zweiten Signal und Abgabe eines entsprechenden Ausgangssignals beaufschlagbar ist.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß der Quadrierschaltkreis als Multiplizierer (71) ausgebildet ist und der Differenzbildungsschaltkreis einen Inverter (74), einen Addierer (73) und einen Puffer (83 bzw. 81 bzw. 79) zum Invertieren des Pufferausgabesignals bzw. zum Addieren des zweiten Multiplizierausgangssignals und des invertierten Pufferausgangssignals bzw. zur Aufnahme des Addiererausgangssignals aufweist.

9. Schaltung nach einem der vorstehenden Ansprüche für ein dreiachsiges System, welches je Achse zwei Frequenzen liefert, insbesondere für drei senkrecht zueinander orientierte piezoelektrische Schwingbalken-Beschleunigungsmesser, dadurch gekennzeichnet, daß für jede Achse zwei Erfassungsschaltkreise und für alle drei Erfassungsschaltkreispaare ein gemeinsamer Quadrierschaltkreis sowie ein gemeinsamer Differenzbildungsschaltkreis vorgesehen sind.

10. Schaltung nach Anspruch 9 in Verbindung mit einem der Ansprüche 3 bis 6, gekennzeichnet durch einen Steuerschaltkreis zum aufeinanderfolgenden Aktivieren der Phasenzählerpaare (11, 12; 13, 14; 15, 16) mit

a) einem Taktimpulsgenerator,
b) einem dividierenden Zähler (60), welcher mit den Taktimpulsen des Taktimpulsgenerators beaufschlagbar ist und parallel drei Folgen von Taktimpulsen unterschiedlicher Dauer mit unterschiedlichen Frequenzen liefert, und
c) einen Multiplexer (69), welcher parallel mit den Taktimpulsfolgen des Zählers (60) beaufschlagbar ist und zyklisch sowie jeweils parallel sechs identische, aufeinanderfolgende Taktimpulse liefert, die jeweils dem einen bzw. dem anderen Synchronisator des ersten bzw. des zweiten bzw. des dritten Phasenzählerpaars (11, 12 bzw. 13, 14 bzw. 15, 16) zugehen.

11. Schaltung nach Anspruch 9 oder 10 in Verbindung mit Anspruch 8, dadurch gekennzeichnet, daß der Differenzbildungsschaltkreis mit drei Puffern (83, 81, 79) versehen ist, welche jeweils dem ersten bzw. dem zweiten bzw. dem dritten Phasenzählerpaar (11, 12 bzw. 13, 14 bzw. 15, 16) zugeordnet und mit dem Inverter (74) sowie dem Addierer (73) verbunden sind, wobei ferner ein Ausgangspuffer (87) zur wahlweisen Aufnahme jedes der drei in den Puffern (83, 81, 79) gespeicherten Ausgangssignale vorgesehen ist.

12. Schaltung nach Anspruch 11 in Verbindung mit Anspruch 10, dadurch gekennzeichnet, daß der Steuerschaltkreis zum aufeinanderfolgenden Aktivieren der Puffer (83, 81, 79)

a) drei UND-Gatter (91, 92, 93), welche jeweils mit einem Paar unmittelbar aufeinanderfolgender Taktimpulse des Multiplexers (69) beaufschlagbar sind und einen entsprechenden Taktimpuls liefern, womit der erste bzw. der zweite bzw. der dritte Puffer (83 bzw. 81 bzw. 79) zur Signalabgabe angesteuert wird,
b) einen Inverter (99), welcher mit einer vierten Folge von Taktimpulsen kürzester Dauer beaufschlagbar ist, die der Zähler (60) mit der höchsten Frequenz liefert, und
c) drei ODER-Gatter (95, 96, 97) aufweist, welche jeweils mit den invertierten Taktimpulsen des Zählers (60) sowie ebenfalls mit dem Taktimpuls des ersten bzw. des zweiten bzw. des dritten UND-Gatters (91 bzw. 92 bzw. 93) beaufschlagbar sind und entsprechende Taktimpulse liefern, womit der erste bzw. der zweite bzw. der dritte Puffer (83 bzw. 81 bzw. 79) zur Signalaufnahme angesteuert wird.

13. Schaltung nach Anspruch 11 in Verbindung mit Anspruch 10 oder nach Anspruch 12, dadurch gekennzeichnet, daß der Steuerschaltkreis zum Aktivieren des Ausgangspuffers (87) mit einem Synchronisator versehen ist, welcher

a) einen einerseits parallel mit den drei Taktimpulsen des Zählers (60) sowie einer vierten von demselben gelieferten Taktimpulsfolge bzw. mit den vier Taktimpulsfolgen des Zählers (60) und andererseits mit einem Achsenauswahlsignal beaufschlagbaren Vergleicher (101) zur Abgabe von Steuerimpulsen,
b) ein erstes UND-Gatter (111), welches mit einem Abfrage- und einem Einschaltsignal beaufschlagbar ist und ein entsprechende kombiniertes Signal liefert,
c) ein erstes D-Flip-Flop (103), welches am Takteingang mit den Steuerimpulsen und am D-Eingang mit dem kombinierten Signal beaufschlagbar ist,
d) eine zweites D-Flip-Flop (106), welches am Takteingang mit den Steuerimpulsen beaufschlagbar und dessen D-Eingang mit dem Q-Ausgang des ersten D-Flip-Flops (103) verbunden ist,
e) ein zweites UND-Gatter (107), dessen beide Eingänge jeweils an den -Ausgang des zweiten D-Flip-Flops (106) bzw. ebenfalls an den Q-Ausgang des ersten D-Flip-Flops (103) angeschlossen sind, und
f) ein drittes UND-Gatter (109) aufweist, welches am einen Eingang mit den Steuerimpulsen beaufschlagbar sowie mit dem anderen Eingang an den Ausgang des zweiten UND-Gatters (107) angeschlossen ist und Triggerimpulse liefert, womit der Ausgangspuffer (87) zur Signalaufnahme angesteuert wird, welcher ferner zur Steuerung der Signalabgabe mit dem -Ausgang des ersten D-Flip-Flops (103) verbunden ist.

14. Schaltung nach Anspruch 13, dadurch gekennzeichnet, daß der Vergleicher (101) von einem Rechner (89) mit dem Achsenauswahlsignal beaufschlagbar ist, welcher ausgangsseitig ferner an die beiden Eingänge des ersten UND-Gatters (111) und eingangsseitig an den Ausgang des Ausgangspuffers (87) angeschlossen ist.

15. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß dem Differenzbildungsschaltkreis Vorspannungs- und Skalierungselemente nachgeschaltet sind, welche die Differenz der beiden quadrierten Frequenzen in die Größe ( - )/B + (-A/B) umformen ( - = Differenz, A = Vorspannung, B = Skalenfaktor).

16. Schaltung nach Anspruch 15 in Verbindung mit Anspruch 14, dadurch gekennzeichnet, daß der Rechner (89) die Vorspannungs- und Skalierungselemente bildet.

17. Schaltung nach einem der vorstehenden Ansprüche, gekennzeichnet durch eine solche Ausbildung und Steuerung, daß die Differenz der beiden quadrierten Frequenzen mit einer Geschwindigkeit ermittelt wird, welche mindestens gleich der Nyquist-Frequenz für die höchstmögliche Frequenz des Systems ist.