DE3640603A1

DE3640603A1 - Schaltungsanordnung fuer einen gleichspannungs-schaltwandler

Info

Publication number: DE3640603A1
Application number: DE19863640603
Authority: DE
Inventors: Otmar Dipl Ing Freitag
Original assignee: Telenorma Telefonbau und Normalzeit GmbH; Telefonbau und Normalzeit GmbH
Current assignee: Telenorma GmbH
Priority date: 1986-11-27
Filing date: 1986-11-27
Publication date: 1988-06-09

Description

Die Erfindung betrifft eine Schaltungsanordnung für einen Gleichspannungs-Schaltwandler nach dem Oberbegriff des Patentanspruchs 1.

Aus der DE-OS 26 33 923 ist ein Verfahren zum Betrieb eines selbst getakteten Schaltreglers bekannt, wobei ein Schalttransistor pulsierend eine Gleichspannung auf Siebglied schaltet, womit die pulsierende Gleichspannung geglättet wird. Das Impuls-Pausen-Verhältnis bei der Ansteuerung des Schalttransistors ist für die Größe der Ausgangsspannung maßgebend. Bei einem selbst getakteten Wandler werden die beiden Grenzwerte für die Ausgangs spannung und damit die Ein- und Ausschaltzeitpunkte durch Grenzwertgeber vorgegeben, womit die Schaltfrequenz bestimmt wird. Da die Zeitpunkte, zu denen die Grenzwerte entstehen, sehr stark lastabhängig sind, und auch von anderen Größen, wie Eingangsspannung und Temperatur bestimmt werden, läßt die Schaltfrequenz ohne besondere Maßnahmen nicht konstant halten. Eine konstante Arbeitsfrequenz möglichst außerhalb des Hörbereiches ist jedoch für einen Schaltwandler anzustreben, um akustische Störungen auszuschalten. Außerdem ist darauf zu achten, daß durch die Taktfrequenz eines Schaltwandlers keine elektrischen Störungen entstehen, wenn der Wandler für die Stromversorgung elektronischer Anordnungen mit Systemtakten von verschiedenen Frequenzen verwendet wird.

Bei dem in der DE-OS 26 39 923 beschriebenen Verfahren soll eine wenigstens annähernde Konstanthaltung der Frequenz entweder durch eine konstante Einschaltzeit oder durch eine konstante Ausschaltzeit erreicht werden. Aufgrund der elektrischen Gegebenheiten bei einem Schaltwandler läßt sich eine konstante Frequenz nur dann erreichen, wenn keine größeren Lastschwankungen auftreten. Auch ein guter Wirkungsgrad ist nur ab einer gewissen Mindestlast erzielbar.

Die Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung für einen Gleichspannungs-Schaltwandler vorzustellen, womit über den gesamten Lastbereich, also vom Leerlauf bis zur Vollast, ein annähernd gleichbleibender guter Wirkungsgrad erzielt wird, wobei außerdem die durch eine konstante Arbeitsfrequenz erzielbaren Vorteile erhalten bleiben.

Diese Aufgabe wird durch eine Merkmalskombination gelöst, wie sie im Patentanspruch 1 angegeben ist.

Damit wird in vorteilhafter Weise erreicht, daß der Steuerstrom für den Schalttransistor an den jeweiligen Belastungsfall optimal angepaßt wird, wodurch der Wirkungsgrad eines derartigen Schallwandlers auch bei niedrigeren Belastungen relativ hoch ist. Durch den bei Teillast oder Leerlauf geringen Eigenstromverbrauch ergibt sich, daß insbesondere bei Fernmelde-, oder Fernsprechgeräten, die über die Anschlußleitung mit Strom versorgt werden, der Strombedarf im Ruhezustand sehr gering ist.

Mit einer Weiterbildung der Erfindung, wie sie im Patentanspruch 2 angegeben ist, wird erreicht, daß das Ein- und Ausschaltverhalten des Schalttransistors wesentlich verbessert wird.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand einer Zeichnung näher erläutert. Der Schalttransistor T 1 schaltet die Eingangsspannung UE auf das aus einer Drossel L und aus einem Kondensator C 1 bestehende Siebglied. Dadurch entsteht eine geglättete Ausgangsspannung UA. An die Steuerelektrode des Schalttransistors T 1 ist über einen Widerstand R 2 ein als Stromquelle geschalteter Steuertransistor T 2 angeschlossen, dessen Steuerelektrode über eine Diode D mit einem Takteingang T verbunden ist. Immer dann, wenn das Potential am Takteingang T die Steuerelektrode des Steuertransistors T 2 freigibt, wird diesem über einen Widerstand R 3 die von einem Operations verstärker OP bereitgestellte Regelspannung UR zugeführt. In Abhängigkeit davon ergibt sich ein durch den Emitterwiderstand RE bestimmter Konstantstrom, der ausreicht um den Schalttransistor T 1 aufzusteuern. Das Ein- und Ausschaltverhalten des Schalttranistors wird begünstigt durch den über einen Kondensator C 2 und einen Inverter I zugeführten Takt T sowie durch den an den Schalttranistor T 1 angeschlossenen Widerstand R 1.

Um die für den jeweiligen Belastungsfall optimale Regelspannung UR bereitstellen zu können, ist der Operationsverstärker OP durch seine Eingangsbeschaltung mit den Widerständen R 4 bis R 7 als Subtrahierer SUB ausgebildet. Die Eingänge dieses Subtrahierers sind an einen am Ausgangsstromkreis liegenden Meßwiderstand RM angeschlossen, so daß der dort entstehende Spannungsabfall UM laufend gemessen wird. Durch die Eigenschaft des Operationsverstärkers OP entsteht dann jeweils eine diesem Spannungsabfall UM proportionale Regelspannung UR, womit der Steuerstrom für den Schalttransistor T 1 über den Steuertransistor T 2 unmittelbar lastabhängig eingestellt wird.

Damit die Regelspannung UR im Leerlauffall einen für die Funktion des Schaltwandlers erforderlichen Minimalwert nicht unterschreitet, ist in einen aus den Widerständen R 5 und R 6 bestehenden Spannungsteiler, der an einem Eingang des Operationsverstärkers OP angeschlossen ist, eine Zenerdiode Z eingefügt. Dadurch entsteht im Leerlauffall am Eingang des Operationsverstärkers eine Mindestspannung Uo, wodurch sich eine Mindest-Regelspannung UR ergibt. Durch diese Mindest-Regelspannung UR ist der Betrieb des Gleichspannungs-Schaltwandlers auch im Leerlauffall sichergestellt, wobei nur ein sehr geringer Stromverbrauch auftritt.

Claims

1. Schaltungsanordnung für einen Gleichspannungs- Schaltwandler mit einem in Abhängigkeit von der Belastung zeitlich steuerbaren Schalttransistor, der eine höhere Eingangsspannung pulsierend auf ein Siebglied schaltet, damit eine konstante niedrigere Ausgangsspannung entsteht, dadurch gekennzeichnet,
daß ein als Subtrahierer (SUB) geschalteter Operationsverstärker (OP) vorgesehen ist, der eingangsseitig an einen im Ausgangsstromkreis befindlichen Strommeßwiderstand (BM) angeschlossen ist und den dort entstehenden Spannungsabfall ermittelt,
daß dadurch der mit einem als Stromquelle geschalteten Steuertransistor (T 2) verbundene Ausgang des Operationsverstärkers (OP) eine Regelspannung (UR) erzeugt, womit der für den Schalttransistor (T 1) erforderliche Steuerstrom lastabhängig geregelt wird, und daß durch eine an einen Eingang des Operationsverstärkers (OP) geschaltete Zenerdiode (Z) eine für den Leerlaufbetrieb gerade noch ausreichende Mindestspannung (Uo) bereitgestellt wird, wodurch eine für den erforderlichen Mindeststeuerstrom für den Schalttransistor (T 1) ausreichende Regelspannung (UR) am Ausgang des Operationsverstärkers (OP) erscheint.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Reihenschaltung eines Inverters (I) mit einem Kondensator (O 2) vorgesehen ist, worüber ein invertierter Steuertakt dem Schalttransistor (T 1) zusätzlich direkt zugeführt wird, um kürzere Ein- und Ausschaltzeiten zu bewirken.