DE3640438A1 - SEMICONDUCTOR DEVICE - Google Patents

SEMICONDUCTOR DEVICE

Info

Publication number
DE3640438A1
DE3640438A1 DE19863640438 DE3640438A DE3640438A1 DE 3640438 A1 DE3640438 A1 DE 3640438A1 DE 19863640438 DE19863640438 DE 19863640438 DE 3640438 A DE3640438 A DE 3640438A DE 3640438 A1 DE3640438 A1 DE 3640438A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
semiconductor device
substrate body
epitaxially
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19863640438
Other languages
German (de)
Inventor
Gerard J Shaw
Jok Ying Go
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of DE3640438A1 publication Critical patent/DE3640438A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0237—Integrated injection logic structures [I2L] using vertical injector structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung betrifft allgemein Halbleitergeräte und im ein­ zelnen derartige Halbleitergeräte mit in Gegenrichtung vorge­ spannten Übergängen zur Bildung einer Isolation zwischen aktiven Elementen des Gerätes, welches dazu geeignet sein soll, in einer Umgebung zu arbeiten, in der Strahlung auftreten kann.The invention relates generally to semiconductor devices and in one individual such semiconductor devices with in the opposite direction tense transitions to form isolation between active elements of the device, which should be suitable work in an environment where radiation can occur.

Bei einer bekannten Technik zur Bildung einer integrierten Schaltung ist vorgesehen, ein Halbleitersubstrat bereitzustel­ len, auf welches man epitaktisch eine Schicht aufwachsen läßt, wobei das Substrat und die epitaktische Schicht von zueinander entgegengesetztem Leitungstyp sind. Das Substrat ist mäßig dotiert, um eine geeignete Zusammenbruchspannung für die aktiven Elemente zu erreichen, die in der epitaktisch aufge­ wachsenen Schicht gebildet sind. Die in der epitaktisch aufge­ wachsenen Schicht gebildeten aktiven Elemente werden charakte­ ristischerweise von einander durch Isolationsbereiche elektrisch isoliert, welche sich in Vertikalrichtung durch die epitaktisch aufgewachsene Schicht hindurch zum Substrat hin erstrecken. Derartige Isolationsbereiche können Halbleitermaterial enthalten, das von demselben Leitungstyp ist wie das Substrat. Gemäß einer anderen Form können die Isolationsbereiche auch einen elektri­ schen Isolator enthalten, der auf Halbleitermaterial desselben Leitungstyps wie das Substrat aufgebaut ist. Die elektrische Isolation wird durch Anlegen einer Gegenvorspannung zwischen dem Substrat und der epitaktisch aufgewachsenen Schicht erreicht.In a known technique for forming an integrated Circuit is provided to provide a semiconductor substrate len, on which one can epitaxially grow a layer, wherein the substrate and the epitaxial layer from each other are opposite line type. The substrate is moderate endowed with a suitable breakdown voltage for the to achieve active elements that are epitaxially reflected in the growing layer are formed. The epitaxially in the growing layer of formed active elements become characteristic Ristically, electrically isolated from each other by isolation areas isolated, which is vertical through the epitaxial extend the grown layer through to the substrate. Such insulation areas can contain semiconductor material, that is of the same conductivity type as the substrate. According to one In another form, the insulation areas can also be electri contained insulator on the same semiconductor material  Conductivity type as the substrate is constructed. The electrical Isolation is done by applying a reverse bias between the substrate and the epitaxially grown layer reached.

Bei einer derartigen Art der Isolation werden aber, wenn das Substrat einer Strahlung, beispielsweise Röntgenstrahlung oder Gammastrahlung, ausgesetzt ist, Elektronen-Löcher-Paare (d. h. Majoritätsträger und Minoritätsträger) gebildet, welche eine verhältnismäßig lange Lebensdauer und große Diffusionslänge haben und in dem mäßig dotierten Substratsmaterial gebildet werden. Diese Ladungsträger mit verhältnismäßig großer Diffu­ sionslänge, welche den in Gegenrichtung vorgespannten Übergang zwischen dem Substrat und der epitaktisch aufgewachsenen Schicht erreichen, erzeugen einen elektrischen Strom, welcher zusätzlich zu dem Leckstrom in Sperrichtung durch den in Gegenrichtung vorgespannten Übergang die elektrische Isolation zwischen den aktiven Elementen in den verschiedenen Bereichen der epitaktischen Schicht vermindert. Dieser erhöhte Strom an dem in Gegenrichtung vorgespannten Übergang kann auch zu einem logischen Umschlag in einer Schaltung führen. Das bedeu­ tet, daß eine geringe Leitung durch ein im Ausschaltzustand befindliches aktives Element in solchem Maße, daß ein damit gekoppeltes weiteres aktives Element, das an sich im Ein­ schaltzustand bleiben müßte, an einem weiteren Leitungszu­ stand gehindert wird, so daß dieses Schaltelement in den Aus­ schaltzustand geht.With such a type of isolation, however, if that Radiation substrate, for example X-rays or Gamma radiation, is exposed to electron-hole pairs (i.e. Majority and Minority Carriers), which are one relatively long lifespan and long diffusion length have and formed in the moderately doped substrate material will. These charge carriers with a relatively large diffusion sion length, which is the transition biased in the opposite direction between the substrate and the epitaxially grown Reach layer, generate an electric current, which in addition to the reverse leakage current through the in Biased transition opposite electrical insulation between the active elements in the different areas the epitaxial layer is reduced. This increased current at the transition biased in the opposite direction can also a logical envelope in a circuit. That means tet that a small line through an in the off state located active element to the extent that a so coupled further active element, which in itself in the switch state would have to remain on another line was prevented, so that this switching element in the off switching status goes.

Eine Möglichkeit zur Verminderung der Wirkung von Strahlung besteht in der Verwendung eines dielektrischen Materials als Substrat. Ein derartiges Material ist Saphir, das verhältnis­ mäßig teuer ist und auf dem die Bildung einer epitaktisch auf­ gewachsenen Schicht Schwierigkeiten bereitet. Ein anderes Material ist polykristallines Silicium, welches eine epitak­ tisch aufgewachsene Schicht aus Silicium trägt. Im allgemeinen jedoch ergeben sich Herstellungsschwierigkeiten bei Verwendung eines isolierenden Substrates.One way to reduce the effects of radiation consists in the use of a dielectric material as Substrate. One such material is sapphire, the ratio is moderately expensive and on which the formation of an epitaxial grown layer creates difficulties. Another Material is polycrystalline silicon, which is an epitac table-grown layer of silicon. In general however, there are manufacturing difficulties in use an insulating substrate.

Durch die Erfindung soll die Aufgabe gelöst werden, ein Halb­ leitergerät mit auf einem Substrat angeordneten aktiven Ele­ menten und mindestens einem durch einen in Gegenrichtung vor­ gespannten Übergang gebildeten Isolationsbereich so auszubil­ den, daß die Isolation nicht durch Ladungsträger verschlech­ tert wird, die durch Strahlungseinwirkung im Substrat gebildet werden und den Übergang des Isolationsbereiches erreichen können.The object of the invention is to be achieved, one half conductor device with active ele arranged on a substrate ment and at least one by one in the opposite direction tensioned transition so formed isolation area that the insulation does not deteriorate due to charge carriers tert is formed by exposure to radiation in the substrate become and reach the transition of the isolation area can.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.This object is achieved by the specified in claim 1 Features solved.

Es wird also ein Halbleitergerät geschaffen, welches ein Sub­ strat aus Halbleitermaterial enthält, das einen ersten dotie­ rungsbedingten Leitungstyp aufweist. Auf diesem Substrat wird eine erste Schicht aus Halbleitermaterial epitaktisch gebildet, welche wiederum dem ersten dotierungsbedingten Leitungstyp an­ gehört und auf dieser ersten Schicht wird dann eine zweite Schicht aus Halbleitermaterial epitaktisch gebildet, die einem zweiten dotierungsbedingten Leitungstyp angehört, der zu dem ersten dotierungsbedingten Leitungstyp entgegengesetzt ist. Die erste epitaktische Schicht und die zweite epitaktische Schicht bilden einen p-n-Übergang, der in Gegenrichtung vorgespannt wird, um einen Isolationsbereich zwischen aktiven Elementen herzustel­ len, die im Halbleitergerät vorgesehen sind. Die Dotierungs­ konzentration in der ersten epitaktischen Schicht ist niedri­ ger als diejenige im Substrat und die Dicke der ersten epitak­ tischen Schicht ist so gewählt, daß sie größer als die Diffu­ sionslänge der Elektronen-Löcher-Paare (d. h. Majoritäts­ ladungsträger und Minoritätsladungsträger) ist, welche von dem Substrat bei Einwirken von Strahlung freigesetzt werden, wobei aber die genannte Dicke bedeutend kleiner ist als die Substrat­ dicke. Bei einer solchen Anordnung wird die Anzahl der durch Strahlungseinwirkung freigesetzten und den p-n-Übergang zwischen den beiden epitaktischen Schichten erreichenden Ladungsträger, welche zu dem Sperrstrom über den in Gegenrichtung vorgespannten Übergang beitragen könnten, bemerkenswert reduziert, wodurch die Wirkungen von einfallender Strahlung auf die Isolation zwischen den in der zweiten epitaktischen Schicht erzeugten aktiven Ele­ menten vermindert wird.A semiconductor device is thus created which is a sub strat of semiconductor material containing a first dotie cable type. On this substrate a first layer of semiconductor material is formed epitaxially, which in turn indicates the first conduction-related conduction type heard and then on this first layer there is a second layer epitaxially formed from semiconductor material, the second belongs to the type of conduction related to the first doping-related line type is opposite. The first form epitaxial layer and the second epitaxial layer a p-n junction that is reverse biased to to create an isolation area between active elements len, which are provided in the semiconductor device. The endowment concentration in the first epitaxial layer is low larger than that in the substrate and the thickness of the first epitak table layer is chosen so that it is larger than the diffusion length of the electron-hole pairs (i.e. majority charge carriers and minority charge carriers), which of the Substrate are released upon exposure to radiation, wherein but the thickness mentioned is significantly smaller than the substrate thickness. With such an arrangement, the number of by Radiation exposure released and the p-n transition between the charge carriers reaching the two epitaxial layers, which to the reverse current over the biased in the opposite direction Could contribute to the transition being remarkably reduced, reducing the  Effects of incident radiation on the insulation between the active ele generated in the second epitaxial layer ment is reduced.

Bei einer bevorzugten Ausführungsform sind in der zweiten epi­ taktischen Schicht zusätzliche Mittel zur Verwirklichung einer zusätzlichen elektrischen Isolation zwischen den aktiven Elementen in den verschiedenen Bereichen der zweiten epitak­ tischen Schicht des Halbleitergerätes vorgesehen. Gemäß einer Ausbildung enthalten dieses Mittel einen Halbleitermaterialbe­ reich mit dem ersten dotierungsbedingten Leitfähigkeitstyp und dieser Bereich erstreckt sich durch die Dicke der zweiten epitaktischen Schicht und reicht bis auf eine bestimmte Tiefe in die erste epitaktische Schicht hinein, so daß ein in Sperr­ richtung vorgespannter Übergang zwischen dem genannten Halb­ leitermaterialbereich und der zweiten epitaktischen Schicht entsteht. Bei einer anderem Ausführungsform wieder enthält der erwähnte Bereich weiterhin elektrisches Isoliermaterial, bei­ spielsweise Siliciumdioxid.In a preferred embodiment, the second epi tactical layer additional means of realizing a additional electrical insulation between the active Elements in the different areas of the second epitak table layer of the semiconductor device provided. According to one Education contain this means a semiconductor material rich with the first doping-related conductivity type and this area extends through the thickness of the second epitaxial layer and extends to a certain depth into the first epitaxial layer, so that one in barrier direction biased transition between said half conductor material area and the second epitaxial layer arises. In another embodiment, the mentioned area further electrical insulation material, at for example silicon dioxide.

Vorliegend wird auch ein Verfahren zur Herstellung eines Halb­ leitergerätes angegeben, welches folgende Schritte umfaßt: Bereitstellung eines Substrates aus Halbleitermaterial mit einem ersten dotierunsbedingten Leitfähigkeitstyp; epitakti­ sches Aufwachsenlassen einer ersten Schicht aus Halbleiterma­ terial mit dem ersten dotierungsbedingten Leitfähigkeitstyp in einer Konzentration des Dotierungsstoffs, welche niedriger ist als die Dotierung des Substrates auf demselben und epitak­ tisches Bilden einer zweiten Schicht aus Halbleitermaterial mit einem zweiten dotierungsbedingten Leitfähigkeitstyp ent­ gegengesetzt zu dem Leitfähigkeitstyp der ersten epitaktischen Schicht auf dieser ersten epitaktischen Schicht.A method for producing a half is also present specified ladder device, which comprises the following steps: Provision of a substrate made of semiconductor material a first doping-related conductivity type; epitakti growing a first layer of semiconductor ma material with the first doping-related conductivity type in a concentration of the dopant which is lower is as the doping of the substrate on it and epitaxial table forming a second layer of semiconductor material ent with a second doping-related conductivity type opposite to the conductivity type of the first epitaxial Layer on top of this first epitaxial layer.

Nachfolgend wird ein bevorzugtes Ausführungsbeispiel des hier angegebenen Halbleitergerätes bzw. des Verfahrens zu seiner Herstellung anhand der Zeichnung beschrieben. Es stellen dar: Below is a preferred embodiment of the here specified semiconductor device or the method for its Production described using the drawing. They represent:  

Fig. 1A einen Querschnitt durch ein Halbleitergerät bekannten Aufbaus; Fig. 1A is a cross section through a semiconductor device of known construction;

Fig. 1B einen Querschnitt durch ein Halbleitergerät der hier angegebenen Art; 1B is a cross section through a semiconductor device of the type specified here.

Fig. 1C ein schematisches Schaltbild von Halbleiter­ geräten nach den Fig. 1A und 1B und Fig. 1C is a schematic diagram of semiconductor devices according to FIGS . 1A and 1 B and

Fig. 2 einen Schnitt durch eine weitere Ausführungs­ form des Halbleitergerätes mit dem hier angegebenen Aufbau. Fig. 2 shows a section through a further embodiment form of the semiconductor device with the structure specified here.

Zunächst sei Fig. 1A näher betrachtet, in welcher ein Quer­ schnitt durch ein Halbleitergerät 10 gezeigt ist, welches an sich bekannter Art ist und eine ISL-Schaltung (integrierte Schottky-Logik) darstellt, deren Schaltbild schematisch in Fig. 1C wiedergegeben ist. Der Herstellungsvorgang für das Halbleitergerät 10 ist im einzelnen in der US-Patentschrift 45 12 076 beschrieben. Das Halbleitergerät 10 enthält einen Substratkörper 12, vorliegend p-leitendes Silicium mit einer Oberfläche in der (100)-Kristallebene und einem spezifischen Widerstand von zwei Ω cm. Der Substratkörper 12 hat eine übliche Dicke, beispielsweise annähernd 450 bis 640 µ je nach dem Durchmesser der Halbleiterscheibe, in welcher das Halb­ leitergerät 10 gebildet wird. Auf der Oberseite des Substrat­ körpers 12 wird durch epitaktisches Aufwachsenlassen die Schicht 14 aus n-leitendem Silicium in herkömmlicher Weise gebildet und ein n⁺-leitender Subkollektorbereich 16 wird durch Diffusion erzeugt und befindet sich in der dargestellten Weise in einem oberen Teil des Substratkörpers 12 und einem unteren Teil der epitaktischen Schicht 14. Die n-leitende epitaktische Schicht 14 hat bei dem gewählten Beispiel eine Dicke von 2,7 bis 3,3 µ und einen spezifischen Widerstand zwischen 0,25 und 0,35 Ω cm. Ein Paar von p-leitenden Isola­ tionskanälen 18 wird in der epitaktischen Schicht 14 dadurch gebildet, daß man p-leitendes Dotierungsmittel geeigneter Art in die epitaktische Schicht 14 hineindiffundieren läßt. Ein Paar von p-leitenden Bereichen 20 und 22 wird durch Diffusion in der epitaktischen Schicht 14 ausgebildet und durch Wärme­ einwirkung auf eine bestimmte Tiefe in der epitaktischen Schicht 14 versenkt, wie in der zuvor erwähnten Patentschrift ausgeführt ist. Es sei bemerkt, daß der p-leitende Diffusions­ bereich 20 sich sowohl in die epitaktische Schicht 14 als auch in den Isolationskanal 18 hinein erstreckt, in der Weise, wie dies in der Veröffentlichung "ISL, A Fast and Dense Low-Power Logic, Made in a Standard Schottky Process" von Jan Lohstroh, IEEE Journal of Solid State Circuits, Band SC-14, Nr. 3, Juni 1979, Seiten 585-590 beschrieben ist. Ein n⁺-leitender Emitterbereich 24 wird in den p-leitenden Diffusionsbereich 22 hineindiffundiert. Schottky-Kontaktschichten 26 a und 26 b, vor­ liegend aus Platinsilicid, werden in Oberflächenbereichen der epitaktischen Schicht 14 in der Weise erzeugt, wie dies in der zuvor erwähnten Patentschrift ausgeführt ist. Es sei be­ merkt, daß während der oben beschriebenen Herstellungsvorgänge mehrere Isolationsschichten 27 a, 27 b, 27 c, 27 d über der Ober­ fläche der epitaktischen Schicht 14 aufgebracht werden. Die Erzeugung der genannten Isolationsschichten ist im einzelnen ebenfalls in der US-Patentschrift 45 12 076 beschrieben. Im vorliegenden Beispiel bestehen die Schichten 27 a, 27 b und 27 d aus Siliciumdioxid, während die Isolationsschicht 27 c Silicium­ nitrid enthält. Geeignete Metallkontaktelektroden 28, 30, 32 a und 32 b werden in herkömmlicher Weise so angebracht, daß die ISL-Schaltung 11 nach Fig. 1C entsteht. Es sei bemerkt, daß die Basisanschlußelektrode 28 den Eingang zu dem ISL-Gatter darstellt und daß die Emitteranschlußelektrode 30 in der aus Fig. 1C ersichtlichen Weise für die Verbindung mit Erde bestimmt ist. Die Schottky-Platinsilicidbereiche 26 a und 26 b stellen zusammen mit den Ausgangsanschlußelektroden 32 a und 32 b ein Paar von Schottky-Dioden 34 a und 34 b dar, deren Anoden in der dargestellten Weise mit den Ausgangselektroden 32 a und 32 b verbunden sind. First, Fig. 1A is considered in more detail, in which a cross-section through a semiconductor device 10 which is known per se and a ISL circuitry (integrated Schottky logic) represents whose diagram is represented schematically in Fig. 1C. The manufacturing process for the semiconductor device 10 is described in detail in US Pat. No. 4,512,076. The semiconductor device 10 contains a substrate body 12 , in the present case p-type silicon with a surface in the (100) crystal plane and a specific resistance of two Ω cm. The substrate body 12 has a usual thickness, for example approximately 450 to 640 μ depending on the diameter of the semiconductor wafer in which the semiconductor device 10 is formed. On the top of the substrate body 12 , the layer 14 of n-type silicon is formed in a conventional manner by epitaxial growth and an n⁺-type subcollector region 16 is produced by diffusion and is in the manner shown in an upper part of the substrate body 12 and a lower part of the epitaxial layer 14 . In the selected example, the n-type epitaxial layer 14 has a thickness of 2.7 to 3.3 μ and a specific resistance between 0.25 and 0.35 Ω cm. A pair of p-type isolation channels 18 is formed in the epitaxial layer 14 by allowing p-type dopant of a suitable type to diffuse into the epitaxial layer 14 . A pair of p-type regions 20 and 22 are formed by diffusion in the epitaxial layer 14 and sunk to a certain depth in the epitaxial layer 14 by heat, as stated in the aforementioned patent. It should be noted that the p-type diffusion region 20 extends into both the epitaxial layer 14 and the isolation channel 18 , as described in the publication "ISL, A Fast and Dense Low-Power Logic, Made in a Standard Schottky Process "by Jan Lohstroh, IEEE Journal of Solid State Circuits, Volume SC-14, No. 3, June 1979, pages 585-590. An n⁺-type emitter region 24 is diffused into the p-type diffusion region 22 . Schottky contact layers 26 a and 26 b , before lying out of platinum silicide, are produced in surface areas of the epitaxial layer 14 in the manner as stated in the aforementioned patent. It should be noted that several insulation layers 27 a , 27 b , 27 c , 27 d are applied over the upper surface of the epitaxial layer 14 during the manufacturing processes described above. The production of the insulation layers mentioned is also described in detail in US Pat. No. 4,512,076. In the present example, the layers 27 a , 27 b and 27 d consist of silicon dioxide, while the insulation layer 27 c contains silicon nitride. Suitable metal contact electrodes 28 , 30 , 32 a and 32 b are attached in a conventional manner so that the ISL circuit 11 is formed according to Fig. 1C. It should be noted that the base connection electrode 28 represents the input to the ISL gate and that the emitter connection electrode 30 is intended for connection to earth in the manner shown in FIG. 1C. The Schottky platinum silicide regions 26 a and 26 b together with the output connection electrodes 32 a and 32 b represent a pair of Schottky diodes 34 a and 34 b , the anodes of which are connected to the output electrodes 32 a and 32 b in the manner shown.

Im Betrieb wird ein Vorspannungspotential an das p-leitende Substrat 12 gelegt, was durch in der Zeichnung nicht darge­ stellte Mittel geschieht, wobei die Vorspannung ausreichend groß ist, um eine Gegenvorspannung an dem p-n-Übergang zwi­ schen dem Substrat 12 und der n-leitenden epitaktischen Schicht 14 sowie an dem p-n-Übergang zwischen den p-leitenden Isolationskanälen 18 (welche in elektrischem Kontakt mit dem Substrat stehen) und der epitaktischen Schicht 14 zu erzeugen. Der in Sperrichtung vorgespannte Übergang zwischen dem Sub­ strat 12 und der epitaktischen Schicht 14 bewirkt eine vertikale elektrische Isolation zwischen der ISL-Schaltung 11 und anderen Baueinheiten, beispielsweise benachbarten ISL-Schaltungen, wel­ che auf dem Substrat 12 hergestellt sind, und der in Sperrich­ tung vorgespannte Übergang zwischen den Isolationskanälen 18 und der epitaktischen Schicht 14 erzeugt eine horizontal orien­ tierte elektrische Isolation zwischen der ISL-Schaltung 11 und weiteren Schaltgeräten. Wie jedoch an sich bekannt fließt ein bestimmter Betrag des Sperrstromes unvermeidlich über die in Sperrichtung vorgespannten Übergänge und führt zu einer Ver­ minderung der Isolation zwischen den auf dem Substrat 12 ge­ bildeten aktiven Bauelementen oder Schaltungseinheiten, bei­ spielsweise benachbarten ISL-Schaltungen. Es ist außerdem be­ kannt, daß dann, wenn das Halbleitergerät 10 einer Strahlung ausgesetzt ist, beispielsweise einer Röntgenstrahlung oder einer Gammastrahlung, Elektronen-Löcher-Paare in dem mäßig dotierten Substrat 12 gebildet werden, welches beispielsweise einen spezifischen Widerstand von 2 Ω cm hat. Diejenigen Ladungsträgerpaare von Elektronen und Löchern, welche innerhalb einer Diffusionslänge von den in Sperrichtung vorgespannten vertikalen und horizontalen p-n-Isolationsübergängen erzeugt werden, addieren sich zu dem oben erwähnten Sperrstrom und be­ wirken eine weitere Verminderung der elektrischen Isolation zwischen den aktiven Bauelementen auf dem Substrat 12, bei­ spielsweise den benachbarten ISL-Schaltungen. Dieser erhöhte Sperrstrom kann groß genug werden, um einen sogenannten logi­ schen Umschlag zu erzeugen, d. h. eine geringfügige Leitung durch ein im Ausschaltzustand befindliches aktives Element, welches an sich nicht leitend ist, und zwar in einem Maße, welches dazu ausreicht, um ein normalerweise im Einschaltzu­ stand befindliches aktives Element, welches mit dem vorgenann­ ten aktiven Element gekoppelt ist, daran zu hindern, weiter im Einschaltzustand zu bleiben, so daß dieses letztgenannte aktive Element in den Ausschaltzustand übergeht.In operation, a bias potential is applied to the p-type substrate 12 , which is done by means not shown in the drawing, the bias being sufficiently large to provide a counter-bias at the pn junction between the substrate 12 and the n-type epitaxial layer 14 and at the pn junction between the p-type insulation channels 18 (which are in electrical contact with the substrate) and the epitaxial layer 14 . The reverse biased transition between the sub strate 12 and the epitaxial layer 14 causes vertical electrical isolation between the ISL circuit 11 and other units, for example adjacent ISL circuits, which are made on the substrate 12 , and in the reverse direction biased transition between the insulation channels 18 and the epitaxial layer 14 generates a horizontally oriented electrical insulation between the ISL circuit 11 and other switching devices. However, as is known per se, a certain amount of the reverse current inevitably flows through the reverse-biased transitions and leads to a reduction in the insulation between the ge formed on the substrate 12 active components or circuit units, for example adjacent ISL circuits. It is also known that when the semiconductor device 10 is exposed to radiation, for example X-rays or gamma radiation, electron-hole pairs are formed in the moderately doped substrate 12 , which for example has a resistivity of 2 Ω cm. Those charge carrier pairs of electrons and holes which are generated within a diffusion length by the reverse-biased vertical and horizontal pn insulation junctions add up to the above-mentioned reverse current and act to further reduce the electrical insulation between the active components on the substrate 12 , for example the neighboring ISL circuits. This increased reverse current can become large enough to produce a so-called logical envelope, that is, a slight conduction through an active element which is in the off state and which is not conductive per se, to an extent which is sufficient for a normally in On-stand active element, which is coupled to the vorgenann th active element, to prevent it from remaining in the switched-on state, so that this latter active element changes into the switched-off state.

Anhand von Fig. 1B sei nun ein Halbleitergerät der hier ange­ gebenen Art betrachtet, welches mit 100 bezeichnet ist. Dieses Halbleitergerät vermeidet die soeben erwähnten Probleme bezüg­ lich der Strahlungseinwirkung auf folgende Weise:Referring to FIG. 1B, consider now a semiconductor device is here given type which is designated 100. This semiconductor device avoids the radiation exposure problems just mentioned in the following ways:

Ein Substratkörper 112 mit einer sehr hohen Dotierungskonzen­ tration eines ersten dotierungsbedingten Leitfähigkeitstyps (vorliegend p-leitende Dotierung) und daher von sehr niedrigem spezifischem Widerstand (vorliegend in der Größenordnung von 0,01 Ω cm) dient als Basis für ein Paar von epitaktisch aufge­ brachten Schichten 113 und 114, wobei die erste epitaktisch aufgebrachte Schicht 113 der erstgenannten dotierungsbedingten Leitfähigkeit wie der Substratkörper 112 angehört (vorliegend p-leitend), jedoch eine bedeutend niedrigere Dotierungskonzen­ tration aufweist und daher einen höheren spezifischen Wider­ stand besitzt, vorliegend etwa zwei Größenordnungen über dem­ jenigen des Substratkörpers 112. Die zweite epitaktische auf­ gebrachte Schicht 114 besitzt einen zweiten dotierungsbedingten Leitfähigkeitstyp, der zu demjenigen der erstgenannten Schicht entgegengesetzt ist (vorliegend n-leitend). Ein aktiver Schalt­ kreis, beispielsweise eine ISL-Schaltung 11 (s. Fig. 1C) wird dann über der ersten epitaktisch aufgewachsenen Schicht 113 gebildet, nicht jedoch direkt auf dem Substratkörper 112, wobei entsprechende Herstellungsvorgänge verwirklicht werden, wie sie etwa oben in Kürze angedeutet wurden und im einzelnen in der US-Patentschrift 45 12 076 beschrieben sind. Die erste epitaktisch aufgewachsene Schicht 113 besitzt eine möglichst geringe Dicke, ist jedoch so stark bemessen, daß sich eine genügend hohe Zusammenbruchsspannung für die aktiven Schal­ tungselemente ergibt, die in der zweiten epitaktisch aufgewach­ senen Schicht 114 gebildet sind, wobei die Schichtdicke größer ist als die Diffusionslänge von Elektron-Löcher-Paaren, die von dem Substrat 112 bei Auftreten von Strahlung freigesetzt werden, wie zuvor erwähnt wurde.A substrate body 112 with a very high doping concentration of a first doping-related conductivity type (here p-type doping) and therefore of very low specific resistance (here in the order of magnitude of 0.01 Ω cm) serves as the basis for a pair of epitaxially applied layers 113 and 114 , the first epitaxially applied layer 113 belonging to the first-mentioned doping-related conductivity as the substrate body 112 (in the present case p-type), but having a significantly lower doping concentration and therefore having a higher specific resistance, in the present case approximately two orders of magnitude above that of the substrate body 112 . The second epitaxial layer 114 applied has a second doping-related conductivity type which is opposite to that of the first-mentioned layer (in the present case n-type). An active circuit, for example an ISL circuit 11 (see FIG. 1C), is then formed over the first epitaxially grown layer 113 , but not directly on the substrate body 112 , with corresponding manufacturing processes being implemented, as briefly indicated above and are described in detail in U.S. Patent 4,512,076. The first epitaxially grown layer 113 has the smallest possible thickness, but is dimensioned so strongly that there is a sufficiently high breakdown voltage for the active circuit elements which are formed in the second epitaxially grown layer 114 , the layer thickness being greater than that Diffusion length of electron-hole pairs released from the substrate 112 when radiation occurs, as previously mentioned.

Betrachtet man nun Fig. 1B genauer, so ist festzustellen, daß der Substratkörper 112 hochdotiertes Silicium aufweist, welches im vorliegenden Beispiel p-leitend dotiert ist und welches einen spezifischen Widerstand in der Größenordnung von 0,01 Ω cm auf­ weist. Es ist bemerkenswert, daß der spezifische Widerstand des Substratkörpers 112 zwei Größenordnungen niedriger ist als der spezifische Widerstand des Substratkörpers 12 des bekannten Gerätes nach Fig. 1A. Der Substratkörper 112 besitzt übliche Dicke, welche vorliegend etwa 450 bis 640 µ beträgt, je nach Durchmesser des Halbleiterchips zur Herstellung des Schaltge­ rätes 100 (entsprechend SEMI-Norm). Auf dem Substratkörper 112 wird eine erste epitaktische Schicht 113 aufgebracht, welche denselben dotierungsbedingten Leitfähigkeitstyp wie das Sub­ strat 112 aufweist (vorliegend p-leitend), wobei jedoch eine ausreichend niedrigere Dotierungskonzentration gegenüber dem Substrat 112 vorgesehen wird. In dem vorliegenden Beispiel wird die Dotierungskonzentration in der ersten epitaktisch aufgewachsenen Schicht 113 so gewählt, daß sich ein spezifi­ scher Widerstand von etwa zwei Ω cm für die Schicht 113 ergibt. Es hat sich gezeigt, daß ein spezifischer Widerstand von zwei Ω cm für die erste epitaktisch aufgewachsene Schicht 113 einen optimalen Aufbau für den vertikal vorgesehenen PNP-Transistor in der ISL-Schaltung 11 bedingt. Werden auf dem Halbleiter­ körper des Halbleitergerätes 100 andere Halbleiterelemente anstelle der ISL-Schaltung vorgesehen, so können andere spezi­ fische Widerstände gewählt werden. Es sei bemerkt, daß der spezifische Widerstand der ersten epitaktisch aufgewachsenen Schicht 113 in derselben Größenordnung liegt wie der spezifische Widerstand des Substratkörpers 12 des bekannten Halbleiterge­ rätes nach Figur lA. Die erste epitaktische Schicht 113 hat vorliegend eine Dicke zwischen 10 und 12 µ, doch sei angemerkt, daß die genaue Dicke der epitaktischen Schicht 113 je nach Anwendungsfall verändert werden kann, wie weiter unten ausge­ führt wird. Jedenfalls ist festzustellen, daß die gewählte Dicke der ersten epitaktisch aufgewachsenen Schicht 113 bedeu­ tend geringer ist als diejenige des Substratkörpers 112.Referring now to Fig. 1B in more detail, it should be noted that the substrate body has highly doped silicon 112, which has in the present example p-type is doped and which has a resistivity cm in the order of 0.01 Ω on. It is noteworthy that the specific resistance of the substrate body 112 is two orders of magnitude lower than the specific resistance of the substrate body 12 of the known device according to FIG. 1A. The substrate body 112 has the usual thickness, which in the present case is approximately 450 to 640 μm, depending on the diameter of the semiconductor chip for producing the switching device 100 (in accordance with the SEMI standard). A first epitaxial layer 113 is applied to the substrate body 112 , which has the same doping-related conductivity type as the substrate 112 (in the present case p-type), but a sufficiently lower doping concentration is provided compared to the substrate 112 . In the present example, the doping concentration in the first epitaxially grown layer 113 is selected such that a specific resistance of approximately two Ω cm results for the layer 113 . It has been shown that a specific resistance of two Ω cm for the first epitaxially grown layer 113 requires an optimal structure for the vertically provided PNP transistor in the ISL circuit 11 . If other semiconductor elements are provided on the semiconductor body of the semiconductor device 100 instead of the ISL circuit, other specific resistances can be selected. It should be noted that the specific resistance of the first epitaxially grown layer 113 is of the same order of magnitude as the specific resistance of the substrate body 12 of the known semiconductor device according to FIG. 1A. The first epitaxial layer 113 in the present case has a thickness between 10 and 12 μ, but it should be noted that the exact thickness of the epitaxial layer 113 can be changed depending on the application, as will be explained further below. In any case, it should be noted that the selected thickness of the first epitaxially grown layer 113 is significantly less than that of the substrate body 112 .

Über der ersten epitaktischen Schicht 113 ist in an sich be­ kannter Weise eine zweite epitaktisch aufgewachsene Schicht 114 vorgesehen, wobei diese zweite Schicht einem zweiten dotierungsbedingten Leitfähigkeitstyp angehört (vorliegend n-leitend), welcher entgegengesetzt zu dem Leitfähigkeitstyp der ersten epitaktischen Schicht 113 ist und auch entgegen­ gesetzt zu dem Leitfähigkeitstyp des Substratkörpers 112 gewählt ist. Die zweite epitaktische Schicht 114 entspricht bezüglich der Dotierungskonzentration und der Dicke im wesent­ lichen der epitaktisch aufgewachsenen Schicht 14 des bekannten Halbleitergerätes 10 nach Fig. 1A. Demgemäß hat die zweite epitaktisch aufgewachsene Schicht 114 eine Dicke von etwa 2,7 bis F3,3 µ und einen spezifischen Widerstand von etwa 0,25 bis 0,5 Ω cm. Es versteht sich, daß dann, wenn andere Halb­ leitergeräte als ISL-Schaltungen auf der Basis 100 hergestellt werden sollen, die epitaktisch aufgewachsene Schicht 114 eine andere Dicke und andere Dotierungskonzentration und damit einen anderen spezifischen Widerstand haben kann. Der Subkol­ lektorbereich 116, vorliegend ein n⁺-leitender Diffusionsbe­ reich, wird in bekannter Weise in einem oberen Teil der ersten epitaktischen Schicht 113 und einem unteren Teil der zweiten epitaktischen Schicht 114 ausgebildet, wie in der Zeichnung dargestellt ist. Isolationskanäle 118, welche im vorliegenden Beispiel hochdotierte p⁺-leitende Diffusionsbereiche enthalten, werden in der zuvor angegebenen Weise in der zweiten epitak­ tischen Schicht 114 erzeugt. Hier erstrecken sich die genannten Isolationsbereiche 118 von der oberen Fläche der zweiten epitak­ tischen Schicht 114 durch diese Schicht 114 hindurch und auf eine bestimmte Tiefe in den oberen Teil der ersten epitaktischen Schicht 113 hinein. Dieses Hineinerstrecken der Isolationska­ näle in die epitaktische Schicht 113 hinein wird vorgesehen, um kleine unvermeidliche Änderungen in der Dicke der zweiten epitaktischen Schicht 114 zu berücksichtigen. Das bedeutet, daß die zweite epitaktische Schicht 114 bei der Herstellung in bestimmten Bereichen etwas dicker sein kann als in anderen Bereichen. Läßt man die Isolationsbereiche 118 in etwas größere Tiefen eindringen als die normale Dicke der zweiten epitakti­ schen Schicht 114 beträgt, so ist sichergestellt, daß die p⁺-leitenden Isolationskanäle 118 jedenfalls die p-leitende erste epitaktische Schicht 113 erreichen. Würden die Isola­ tionskanäle 118 die erste epitaktische Schicht 113 nicht er­ reichen oder sie nur gerade berühren, so würde der Sperrstrom an dem in Gegenrichtung vorgespannten p-n-Übergängen, welche zwischen den Isolationskanälen 118 und der ersten epitaktischen Schicht 113 sowie der zweiten epitaktischen Schicht 114 gebil­ det sind, erhöht, wodurch die Schwellspannung der p-n-Übergänge vermindert und die vertikale und horizontale elektrische Isola­ tion, welche durch die in Gegenrichtung vorgespannten Übergänge geschaffen wird, verschlechtert würde. Im vorliegenden Falle ist die Tiefe des Eindringens der Isolationskanäle 118 in die erste epitaktische Schicht 113 so bemessen, daß sie 10% bis 20% der Dicke der epitaktischen Schicht 113 beträgt.A second epitaxially grown layer 114 is provided above the first epitaxial layer 113 , this second layer belonging to a second doping-related conductivity type (here n-type), which is opposite to the conductivity type of the first epitaxial layer 113 and also opposite to the conductivity type of the substrate body 112 is selected. The second epitaxial layer 114 corresponds with respect to the doping concentration and the thickness essentially to the epitaxially grown layer 14 of the known semiconductor device 10 according to FIG. 1A. Accordingly, the second epitaxially grown layer 114 has a thickness of about 2.7 to F3.3 µ and a resistivity of about 0.25 to 0.5 Ω cm. It is understood that if semiconductor devices other than ISL circuits are to be produced on the basis of 100 , the epitaxially grown layer 114 can have a different thickness and different doping concentration and thus a different specific resistance. The sub-collector region 116 , in the present case an n⁺-conducting diffusion region, is formed in a known manner in an upper part of the first epitaxial layer 113 and a lower part of the second epitaxial layer 114 , as shown in the drawing. Isolation channels 118 , which contain highly doped p⁺-conducting diffusion regions in the present example, are produced in the previously indicated manner in the second epitaxial table 114 . Here, said isolation regions 118 extend from the upper surface of the second epitaxial layer 114 through this layer 114 and to a certain depth into the upper part of the first epitaxial layer 113 . This stretching of the isolation channels into the epitaxial layer 113 is provided to account for small inevitable changes in the thickness of the second epitaxial layer 114 . This means that the second epitaxial layer 114 may be slightly thicker in certain areas than in other areas. If you let the insulation areas 118 penetrate to somewhat greater depths than the normal thickness of the second epitaxial layer 114 , it is ensured that the p⁺-conducting insulation channels 118 in any case reach the p-conducting first epitaxial layer 113 . If the isolation channels 118 did not reach the first epitaxial layer 113 or just touch them, then the reverse current would form at the pn junctions biased in the opposite direction, which exist between the isolation channels 118 and the first epitaxial layer 113 and the second epitaxial layer 114 det are increased, whereby the threshold voltage of the pn junctions is reduced and the vertical and horizontal electrical insulation, which is created by the transversely biased transitions, would deteriorate. In the present case, the depth of penetration of the isolation channels 118 into the first epitaxial layer 113 is dimensioned such that it amounts to 10% to 20% of the thickness of the epitaxial layer 113 .

Die übrigen Teile der ISL-Schaltung 11 (Fig. 1C) werden in der n-leitenden zweiten epitaktischen Schicht 114 im wesent­ lichen in derselben Weise erzeugt, wie diese Schaltungsteile auch in der epitaktischen Schicht 14 nach Fig. 1A des bekannten Halbleitergerätes 10 erzeugt werden, worauf oben näher einge­ gangen wurde. p-leitende Diffusionsbereiche 120 und 122 werden in der zweiten epitaktischen Schicht 114 ausgebildet und durch Erhitzen des Halbleitergerätes 100 in eine bestimmte Tiefe vor­ getrieben. Es sei wiederum bemerkt, daß sich der p-leitende Basis-Diffusionsbereich 120 sowohl in die zweite epitaktische Schicht 114 als auch in den Isolationskanal 118 hinein er­ streckt. Der n⁺-leitende Emitterbereich 124 wird in den p-lei­ tenden Diffusionsbereich 122 hineindiffundiert. Schottky- Kontaktschichten 126a und 126b, welche vorliegend Platin­ silicid enthalten, werden in der oberen Fläche der zweiten epitaktischen Schicht 114 in der Weise erzeugt, wie dies in der US-Patentschrift 45 12 076 ausgeführt ist. Während der Herstellung des Halbleitergerätes 100 werden, wie eben­ falls oben bereits ausgeführt wurde, Isolationsschichten 127 a, 127b, 127c und 127d aufgebracht. Im betrachteten Beispiel bestehen die Schichten 127a, 127b und 127d aus Siliciumdioxid, während die Schicht 127c aus Siliciumnitrid gefertigt ist. Metallkontakt Elektroden 28, 30, 32 a und 32 b (,-die Nummerierung stimmt mit den Bezeichnungen in Fig. 1C überein) werden zur Vervollständigung der ISL-Schaltung 11 gemäß Fig. 1C gebildet.The remaining parts of the ISL circuit 11 ( FIG. 1C) are generated in the n-type second epitaxial layer 114 in the wesent union in the same way as these circuit parts are also generated in the epitaxial layer 14 of FIG. 1A of the known semiconductor device 10 , which was discussed in more detail above. P-type diffusion regions 120 and 122 are formed in the second epitaxial layer 114 and driven to a certain depth by heating the semiconductor device 100 . Again, it should be noted that the p-type base diffusion region 120 extends into both the second epitaxial layer 114 and the isolation channel 118 . The n⁺-type emitter region 124 is diffused into the p-type diffusion region 122 . Schottky contact layers 126 a and 126 b, which in the present case contain platinum silicide, are produced in the upper surface of the second epitaxial layer 114 in the manner described in US Pat. No. 4,512,076. During the manufacture of the semiconductor device 100 , as already mentioned above, insulation layers 127 a , 127 b, 127 c and 127 d are applied. In the example under consideration, layers 127 a, 127 b and 127 d consist of silicon dioxide, while layer 127 c is made of silicon nitride. Metal contact electrodes 28 , 30 , 32 a and 32 b (, - the numbering corresponds to the designations in FIG. 1C) are formed to complete the ISL circuit 11 according to FIG. 1C.

Die ISL-Schaltung 11, welche durch das Halbleitergerät 100 verwirklicht wird, ist im wesentlichen elektrisch equivalent mit dem Halbleitergerät bekannter Art, welches in Fig. 1A mit 10 bezeichnet ist. Wie schon erwähnt, ist die Dicke der zweiten epitaktischen Schicht 114 im vorliegenden Beispiel zu 2,7 bis 3,3 µ gewählt, doch kann diese Dicke verändert werden, je nachdem, welche Anwendung das Halbleitergerät 100 findet. Die zweite epitaktische Schicht 114 muß aus­ reichend dick gehalten werden, um Platz für Verarmungsbe­ reiche zu schaffen, die einem in Gegenrichtung vorgespannten Kollektor (beispielsweise dem Kollektorbereich, der durch die zweite epitaktische Schicht 114 zwischen den Isolationskanälen 118 gebildet ist) und dem Subkollektor (beispielsweise dem Subkollektor 116) eines aktiven Bauelementes zugeordnet sind, das über der zweiten epitaktischen Schicht 114 gebildet ist.The ISL circuit 11 , which is implemented by the semiconductor device 100 , is essentially electrically equivalent to the semiconductor device of a known type, which is designated by 10 in FIG. 1A. As already mentioned, the thickness of the second epitaxial layer 114 in the present example is selected to be 2.7 to 3.3 μm, but this thickness can be changed depending on the application of the semiconductor device 100 . The second epitaxial layer 114 must be kept thick enough to make room for depletion areas, which are a reverse-biased collector (for example, the collector area formed by the second epitaxial layer 114 between the isolation channels 118 ) and the sub-collector (for example are assigned to the sub-collector 116 ) of an active component which is formed over the second epitaxial layer 114 .

Wird im Betrieb das Halbleitergerät 100 einer Strahlung aus­ gesetzt, beispielsweise einer Röntgenstrahlung oder einer Gammastrahlung, so wird der gesamte durch Elektronen-Löcher- Paare bedingte Strom, der im Halbleitergerät 100 erzeugt wird, wesentlichen gegenüber dem Strom vermindert, der durch Elektronen-Löcher-Paare verursacht wird, die in dem bekannten Halbleitergerät 10 (Fig. 1A) erzeugt werden. Diese Vermin­ derung geschieht teilweise aufgrund der starken Dotierung des Halbleiterkörpers 112 des Substrates, welches einen spezi­ fischen Widerstand besitzt, der bedeutend unter demjenigen des Substratkörpers des bekannten Halbleitergerätes liegt, also des Substratkörpers 12 nach Fig. 1A. Im vorliegenden Beispiel ist der Substratkörper 112 mit einem p⁺-leitenden Do­ tierungsmittel stark dotiert, so daß sich ein spezifischer Widerstand von annähernd 0,01 Ω cm einstellt. Dieser Wert ist mit dem spezifischen Widerstand des Substratkörpers 12 des bekannten Gerätes zu vergleichen, welcher einen spezifischen Widerstand in der Größenordnung von 2 Ω cm aufgrund der be­ deutend geringeren Dotierung besitzt. Die starke Dotierung des Substratkörpers 112 reduziert sowohl die Lebensdauer als auch die Diffusionslänge der Elektronen-Löcher-Paare (d. h., der Minoritäts- und Majoritäts-Ladungsträger im p⁺-leitenden Substratkörper 112), welche in dem Substratkörper 112 auf­ grund der Einwirkung von Strahlung freigesetzt werden. Bei­ spielsweise ist die Lebensdauer der Minoritätsladungsträger in dem stark dotierten, einen spezifischen Widerstand von 0,01 Ω cm aufweisenden Substratkörper 112 6 × 10-9 Sekunden, also bedeutend kürzer als die 3,4 × 10-6 Sekunden betragende Lebensdauer der Minoritätsladungsträger in dem mäßig dotierten Substrat mit einem spezifischen Widerstand in der Größenordnung von 2 Ω cm, wie dies für den Substratkörper 12 des bekannten Halbleitergerätes 10 nach Fig. 1A gilt. Mit anderen Worten, die Rekonbinationsgeschwindigkeit von beispielsweise durch einfallende Strahlen getrennten beziehungsweise freigesetzten Elektronen-Löcher-Paaren ist in dem Substratkörper 112 bedeutend höher als in dem Substratkörper 12 bekannter Art, was auf der niedrigeren Minoritätsladungsträgerlebensdauer im zuerst ge­ nannten Substrat beruht. Zusätzlich ist die Diffusionslänge der Minoritätsladungsträger in dem stark dotierten, einen spezi­ fischen Widerstand von 0,01 Ω cm aufweisenden Substratkörper 112 annähernd 1,5 µ im Gegensatz zu einer Diffusionslänge von annähernd 98 µ für Minoritätsladungsträger in dem mäßig do­ tierten Substratkörper 12, der einen spezifischen Widerstand von 2 cm aufweist. Da die Dicke der ersten epitaktischen Schacht 113 vorliegend zwischen 10 µ und 12 µ liegend gewählt ist, können nur wenige der vom Substratkörper 112 freigesetzten Ladungsträger, wenn überhaupt, die in Gegenrichtung vorge­ spannten p-n-Isolationsübergänge des Halbleitergerätes 100 er­ reichen. Eine kurze Überlegung macht deutlich, daß die in Sperrichtung vorgespannten p-n-Isolationsübergänge des Halb­ leitergerätes 10 Übergänge zwischen 1) der ersten epitaktischen Schicht 113 und der zweiten epitaktischen Schicht 114; 2) der ersten epitaktischen Schicht 113 und dem Subkollektorbereich 116; und 3) den Isolationskanälen 118 und der zweiten epitak­ tischen Schicht 114 umfassen. Die in Sperrichtung vorgespannten Übergänge nach den Punkten 1) und 2) stellen eine vertikale elektrische Isolation für die Bauelemente der ISL-Schaltung 11 gegenüber benachbarten Bauelementen auf dem selben Halbleiter­ körper dar, während die in Sperrichtung vorgespannten Über­ gänge nach Punkt 3) die horizontale elektrische Isolation für die ISL-Schaltung 11 gegenüber benachbarten Baueinheiten bilden. Die Majoritätsladungsträger und Minoritätsladungsträger, welche von dem stark dotierten Substratkörper 112 freigesetzt werden, werden daher im wesentlichen daran gehindert, die genannten in Sperrichtung vorgespannten Übergänge zu erreichen, da, wie weiter unten ausgeführt wird, die Dicke der ersten epitaktischen Schicht 113 größer gewählt ist als die verhältnismäßig kurze Diffusionslänge der genannten Ladungsträger, welche von dem Substratkörper 112 freigesetzt werden.If the semiconductor device 100 is exposed to radiation during operation, for example X-ray radiation or gamma radiation, the total current caused by electron-hole pairs which is generated in the semiconductor device 100 is substantially reduced compared to the current which is caused by electron-hole Pairs are caused, which are generated in the known semiconductor device 10 ( FIG. 1A). This reduction occurs in part due to the strong doping of the semiconductor body 112 of the substrate, which has a speci fi c resistance which is significantly lower than that of the substrate body of the known semiconductor device, ie the substrate body 12 according to FIG. 1A. In the present example, the substrate body 112 is heavily doped with a p⁺-conducting doping agent, so that a specific resistance of approximately 0.01 Ω cm is established. This value is to be compared with the specific resistance of the substrate body 12 of the known device, which has a specific resistance on the order of 2 Ω cm due to the significantly lower doping. The strong doping of the substrate body 112 reduces both the lifespan and the diffusion length of the electron-hole pairs (ie, the minority and majority charge carriers in the p⁺-conductive substrate body 112 ), which in the substrate body 112 due to the action of radiation to be released. For example, the lifespan of the minority charge carriers in the heavily doped substrate body 112 having a specific resistance of 0.01 Ω cm is 6 × 10 -9 seconds, that is to say significantly shorter than the lifespan of the minority charge carriers in the 3.4 × 10 -6 seconds moderately doped substrate with a specific resistance in the order of magnitude of 2 Ω cm, as is the case for the substrate body 12 of the known semiconductor device 10 according to FIG. 1A. In other words, the rate of recombination of electron-hole pairs separated or released by incident rays, for example, is significantly higher in the substrate body 112 than in the substrate body 12 of a known type, which is due to the lower minority carrier lifetime in the first-mentioned substrate. In addition, the diffusion length of the minority charge carriers in the heavily doped substrate body 112 having a speci fi c resistance of 0.01 Ω cm is approximately 1.5 μ in contrast to a diffusion length of approximately 98 μ for minority charge carriers in the moderately doped substrate body 12 , the one has a specific resistance of 2 cm. Since the thickness of the first epitaxial well 113 in the present case is chosen to be between 10 μ and 12 μ lying, only a few of the charge carriers released by the substrate body 112 can reach , if at all, the pn isolation junctions of the semiconductor device 100 that are biased in the opposite direction. A brief consideration makes it clear that the reverse biased pn isolation transitions of the semiconductor device 10 transitions between 1) the first epitaxial layer 113 and the second epitaxial layer 114 ; 2) the first epitaxial layer 113 and the sub-collector region 116 ; and 3) the isolation channels 118 and the second epitaxial layer 114 . The reverse biased transitions according to items 1) and 2) represent vertical electrical insulation for the components of the ISL circuit 11 from adjacent components on the same semiconductor body, while the reverse biased transitions according to item 3) the horizontal electrical Form isolation for the ISL circuit 11 from adjacent units. The majority charge carriers and minority charge carriers, which are released by the heavily doped substrate body 112 , are therefore essentially prevented from achieving the reverse-biased transitions, since, as will be explained below, the thickness of the first epitaxial layer 113 is chosen to be greater than the relatively short diffusion length of the charge carriers mentioned, which are released by the substrate body 112 .

Wie schon gesagt, ist die erste epitaktische Schicht 113 mit Dotierungsmittel desselben Leitfähigkeitstyps (vorliegend p-leitend) wie der Substratkörper 112, jedoch in bedeutend geringerer Konzentration, dotiert, so daß sich ein spezifischer Widerstand der ersten epitaktischen Schicht 113 von etwa 2 cm einstellt. Die erste epitaktische Schicht 113 bildet einen Bereich ausreichend schwach dotierten Materials (und da­ mit ausreichenden spezifischen Widerstandes), um die inkremen­ telle Kollektorübergangskapazität von Transistoren kleinzu­ halten, die in dem Halbleitergerät 100 gebildet werden, während eine ausreichende Zusammenbruchsspannung solcher Transistoren sichergestellt ist. Die erste epitaktische Schicht 113, welche mäßig dotiert ist, emittiert in Abhängigkeit von einfallender Strahlung Elektronen-Löcher-Paare (d. h. Minoritätsladungsträger und Majoritätsladungsträger in der p-leitenden Schicht 113), welche eine verhältnismäßig lange Lebensdauer (etwa 3,4 × 10-6 Sekunden) und verhältnismäßig große Diffusionslängen (etwa 98 µ) im Vergleich zu den Elektronen-Löcher-Paaren haben, welche von dem hoch dotierten Substratkörper 112 freigesetzt werden. Die Dicke der ersten epitaktischen Schicht 113 ist aber so bemessen, daß sie wesentlich geringer ist als die diejenige des Substrat­ körpers 112, gleichzeitig aber größer als die Diffusionslänge der Elektronen-Löcher-Paare, welche von dem Substratkörper 112 freigesetzt werden und außerdem ist die Dicke ausreichend, um eine ausreichende Zusammenbruchsspannung der aktiven Geräte vor­ zusehen, die in der zweiten epitaktischen Schicht 114 gebildet sind. Vorliegend beträgt die Dicke der ersten epitaktischen Schicht 113 zwischen 10 µ und 12 µ. Das vorhandene Volumen von relativ mäßig dotiertem, hohen spezifischen Widerstand (d. h. 2 Ω cm) aufweisenden Material, welches in dem Halbleitergerät 100 vorhanden ist, ist somit ziemlich klein. Mit anderen Worten, während die Elektronen-Löcher-Paare, die in der ersten epitak­ tischen Schicht 113 in Abhängigkeit von einfallender Strahlung freigesetzt werden, eine ausreichend lange Lebensdauer und aus­ reichend große Diffusionslänge haben, um die oben genannten in Sperrichtung vorgespannten Übergänge des Halbleitergerätes 100 zu erreichen, ist das Volumen dieser ersten epitaktischen Schicht 113 genügend klein, so daß in der Schicht 113 nur wenige Elek­ tronen-Löcher-Paare langer Lebensdauer und großer Diffusions­ länge gebildet werden. Die Anzahl der Elektronen-Löcher-Paare, die in der ersten epitaktischen Schicht 113 erzeugt werden, kann noch weiter dadurch vermindert werden, daß die Dicke und damit das Volumen der Schicht 113 verkleinert werden. Die erste epi­ taktische Schicht 113 muß aber ausreichend dick gehalten werden, um eine zufriedenstellende Zusammenbruchspannung der im Halb­ leitergerät 100 vorgesehenen Transistoren zu erreichen.As already mentioned, the first epitaxial layer 113 is doped with dopant of the same conductivity type (in the present case p-conductive) as the substrate body 112 , but in a significantly lower concentration, so that a specific resistance of the first epitaxial layer 113 of approximately 2 cm is established. The first epitaxial layer 113 forms a region of sufficiently weakly doped material (and with sufficient resistivity) to keep the incremental collector junction capacitance of transistors formed in the semiconductor device 100 while ensuring a sufficient breakdown voltage of such transistors. Depending on the incident radiation, the first epitaxial layer 113 , which is moderately doped, emits electron-hole pairs (ie minority carriers and majority carriers in the p-type layer 113 ), which have a relatively long lifespan (approximately 3.4 × 10 -6 Seconds) and have relatively large diffusion lengths (approximately 98 μ) in comparison to the electron-hole pairs which are released by the highly doped substrate body 112 . The thickness of the first epitaxial layer 113 is dimensioned such that it is substantially less than that of the substrate body 112 , but at the same time larger than the diffusion length of the electron-hole pairs which are released by the substrate body 112 and also the thickness sufficient to provide a sufficient breakdown voltage of the active devices formed in the second epitaxial layer 114 . In the present case, the thickness of the first epitaxial layer 113 is between 10 μ and 12 μ. The volume of relatively moderately doped, high resistivity (ie 2 Ω cm) material present in the semiconductor device 100 is therefore quite small. In other words, while the electron-hole pairs that are released in the first epitaxial layer 113 as a function of incident radiation have a sufficiently long lifespan and a sufficiently long diffusion length for the above-mentioned reverse-biased transitions of the semiconductor device 100 To achieve, the volume of this first epitaxial layer 113 is sufficiently small so that only a few electron-hole pairs of long life and long diffusion length are formed in layer 113 . The number of electron-hole pairs that are generated in the first epitaxial layer 113 can be reduced even further by reducing the thickness and thus the volume of the layer 113 . The first epi-tactical layer 113 must be kept sufficiently thick to achieve a satisfactory breakdown voltage of the transistors provided in the semiconductor device 100 .

Zusammenfassend ist festzustellen, daß das vorliegend angege­ bene Halbleitergerät 100 mit der Doppelanordnung epitaktischer Schichten eine wesentliche Verminderung der durch Strahlungs­ einwirkung bedingten Elektronen-Löcher-Ströme an den zuvor be­ zeichneten, in Sperrichtung vorgespannten p-n-Isolationsüber­ gängen aufgrund einer Kombination zweier Effekte:In summary, it can be stated that the semiconductor device 100 specified here with the double arrangement of epitaxial layers has a substantial reduction in the electron-hole currents caused by the action of radiation at the previously described reverse-biased pn isolation transitions due to a combination of two effects:

1. Der stark dotierte, niedrigen spezifischen Widerstand auf­ weisende Substratkörper 112 setzt Elektronen-Löcher-Paare ver­ hältnismäßig kurzer Diffusionslänge und verhältnismäßig kurzer Lebensdauer frei; 2) Die mäßiger dotierte, höheren spezifischen Widerstand aufweisende erste epitaktische Schicht 113 von dem­ selben dotierungsbedingten Leitfähigkeitstyp wie der Substrat­ körper 112 besitzt ein vermindertes Volumen (wesentlich gerin­ ger als das Volumen des Substratkörpers 112), aus welchem Elektronen-Löcher-Paare ausreichender Lebensdauer und Diffu­ sionslänge freigesetzt werden, um die in Sperrichtung vorge­ spannten p-n-Isolationsübergänge zu erreichen, jedoch in ge­ ringer Zahl, und weiter wird eine ausreichende Dicke vorge­ sehen, um zu verhindern, daß die kurze Diffusionslänge be­ sitzenden Elektronen-Löcher-Paare, die von dem hochdotierten Substratkörper 112 freigesetzt werden, die in Sperrichtung vor­ gespannten p-n-Übergänge erreichen. Durch diese Maßnahmen wird ein Halbleitergerät 100 geschaffen, welches eine verminderte Empfindlichkeit gegenüber einfallender Strahlung aufweist und welches unter Einsatz bewährter Fabrikationsschritte hergestellt werden kann, wie sie etwa in der US-Patentschrift 45 12 076 be­ schrieben sind. Es besteht daher nicht die Notwendigkeit, den Substratkörper aus dielektrischem Werkstoff, etwa aus Saphir oder polikristallinem Silicium, zu fertigen, welche teuere Werkstoffe sind und in der Produktion Probleme verursachen.1. The heavily doped, low resistivity on pointing substrate body 112 releases electron-hole pairs ver relatively short diffusion length and relatively short life; 2) The moderately doped, higher resistivity first epitaxial layer 113 of the same doping-related conductivity type as the substrate body 112 has a reduced volume (much smaller than the volume of the substrate body 112 ), from which electron-hole pairs have a sufficient lifespan and Diffusion length will be released to achieve the reverse biased pn isolation junctions, but in small numbers, and further sufficient thickness will be provided to prevent the short diffusion length from being electron-hole pairs by the heavily doped substrate body 112 are released, which reach in the reverse direction before strained pn junctions. Through these measures, a semiconductor device 100 is created which has a reduced sensitivity to incident radiation and which can be manufactured using proven manufacturing steps, such as are described in US Pat. No. 4,512,076. There is therefore no need to manufacture the substrate body from a dielectric material, such as sapphire or polycrystalline silicon, which are expensive materials and cause problems in production.

Es sei noch angemerkt, daß keine Notwendigkeit besteht, den Unterschied von zwei Größenordnungen zwischen den spezifischen Widerständen des Substratkörpers 112 und der ersten epitaktischen Schicht 113 einzuhalten, um eine verminderte Empfindlichkeit gegenüber Strahlungseinwirkung zu erhalten. Beispielsweise kann der Substratkörper 112 weniger stark als oben angegeben dotiert werden, so daß ein spezifischer Widerstand von beispielsweise 0,1 Ω cm erzielt wird. Die in dem Substratkörper 112 erzeugten Elektronen-Löcher-Paare haben dann immer noch eine verminderte Lebensdauer (2,7 × 10-8 Sekunden) und eine verminderte Diffu­ sionslänge (etwa 5 µ) gegenüber einem Substratkörper 12 hohen spezifischen Widerstandes (in der Größenordnung von 2 Ω cm), wie er in einem bekannten Halbleitergerät 10 verwendet wird, wobei hier die Trägerlebensdauer 3,4 × 10-6 Sekunden und die Diffu­ sionslänge 98 µ waren. Die Diffusionslänge der Ladungsträger in einem Substratkörper 112 eines spezifischen Widerstandes von 0,1 Ω cm ist immer noch kleiner als die gewählte Dicke (10-12 µ) der ersten epitaktischen Schicht 113. Daher er­ reichen nur wenige Ladungsträger, wenn überhaupt, die in Sperrichtung vorgespannten p-n-Isolationsübergänge des Halb­ leitergerätes 100. Der Dotierungskonzentrationsunterschied zwischen Substratkörper 112 und der ersten epitaktischen Schicht 113 und damit das Verhältnis der jeweiligen spezifischen Wider­ stände hängt ab von dem gewünschten Grad an Widerstandsfähig­ keit oder Unempfindlichkeit gegenüber Strahlung, sowie auch von den elektrischen Parametern der Bauelemente, welche auf dem Halbleitergerät 100 vorgesehen sind.It should also be noted that there is no need to keep the difference of two orders of magnitude between the resistivities of the substrate body 112 and the first epitaxial layer 113 in order to obtain a reduced sensitivity to radiation. For example, the substrate body 112 can be doped less strongly than indicated above, so that a specific resistance of, for example, 0.1 Ω cm is achieved. The electron-hole pairs generated in the substrate body 112 then still have a reduced service life (2.7 × 10 -8 seconds) and a reduced diffusion length (approximately 5 μ) compared to a substrate body 12 of high specific resistance (of the order of magnitude of 2 Ω cm), as used in a known semiconductor device 10 , the carrier life being 3.4 × 10 -6 seconds and the diffusion length being 98 μ. The diffusion length of the charge carriers in a substrate body 112 with a specific resistance of 0.1 Ω cm is still less than the selected thickness (10-12 μ) of the first epitaxial layer 113 . Therefore, he reach only a few charge carriers, if any, the reverse biased pn isolation junctions of the semiconductor device 100th The doping concentration difference between the substrate body 112 and the first epitaxial layer 113 and thus the ratio of the respective specific resistances depends on the desired degree of resistance or insensitivity to radiation, and also on the electrical parameters of the components which are provided on the semiconductor device 100 .

Anhand von Fig. 2 sei noch eine weitere Ausführungsform eines Halbleitergerätes der hier angegebenen Art beschrieben, welches ebenfalls mit 100 bezeichnet ist und elektrische Isolationsbe­ reiche 130, vorliegend aus Siliciumdioxid, sowie p⁺-leitende Kanalunterbrechungsbereiche 132 anstelle der p⁺-leitenden, eindiffundierten Isolationskanäle 118 der Ausführungsform nach Fig. 1B enthält. Die Isolationsbereiche 130 können auch andere geeignete dielektrische Stoffe, beispielsweise amorphes Silicium, enthalten. Wie aus Fig. 2 zu ersehen ist, erstrecken sich die Siliciumdioxid enthaltenden Bereiche 130 von der oberen Fläche der zweiten epitaktischen Schicht 114 aus und enden in einer bestimmten Tiefe in der epitaktischen Schicht 114. Das bedeutet, daß sich die Siliciumdioxidbereiche 130 nicht vollständig durch die zweite epitaktische Schicht 114 hindurch erstrecken. Die Siliciumdioxidbereiche 130 enden am oberen Teil der p⁺-leitenden Kanalstopbereiche 132, welche in herkömmlicher Weise gebildet sind, etwa durch Diffusion. Aus der Zeichnung ist ersichtlich, daß sich die p⁺-leitenden Kanalstopbereiche 132 von dem oberen Teil der ersten epitaktischen Schicht 113 aus in darüberliegende untere Teile der zweiten epitaktischen Schicht 114 erstrecken, wobei die Gründe hierfür oben bei der Beschreibung der Isola­ tionskanäle 118 angegeben wurden. Man kann also feststellen, daß die p⁺-leitenden Kanalstopbereiche dazu beitragen, in Sperrichtung vorgespannte p-n-Übergänge mit erhöhter Schwell­ spannung zwischen benachbarten Schaltungen im Halbleitergerät 100 zu schaffen, etwa zwischen ISL-Schaltungen 11 gemäß Figur 1C. Werden Isolationsbereiche 130 dazu eingesetzt, eine diel­ ektrische horizontale Isolation (anstelle einer durch Übergänge erzeugten horizontalen Isolation vermittels der Isolationska­ näle 118 von Fig. 1B) zu schaffen, so kann die Dicke der zweiten epitaktischen Schicht 114 vermindert werden. Hier wird die Dicke auf 1,1 µ bis 1,7 µ reduziert.Another embodiment of a semiconductor device of the type specified here is described with reference to FIG. 2, which is also denoted by 100 and has electrical insulation regions 130 , in the present case made of silicon dioxide, and p leit-conducting channel interruption regions 132 instead of the p⁺-conducting, diffused insulation channels 118 of the embodiment of FIG. 1B. The isolation regions 130 can also contain other suitable dielectric materials, for example amorphous silicon. As can be seen from FIG. 2, the silicon dioxide-containing regions 130 extend from the upper surface of the second epitaxial layer 114 and end at a certain depth in the epitaxial layer 114 . This means that the silicon dioxide regions 130 do not extend completely through the second epitaxial layer 114 . The silicon dioxide regions 130 end at the upper part of the p⁺-conducting channel stop regions 132 , which are formed in a conventional manner, for example by diffusion. From the drawing it can be seen that the p⁺-conducting channel stop regions 132 extend from the upper part of the first epitaxial layer 113 into overlying lower parts of the second epitaxial layer 114 , the reasons for this being given above in the description of the isolation channels 118 . It can thus be seen that the p⁺-conducting channel stop regions help to create reverse-biased pn junctions with increased threshold voltage between adjacent circuits in the semiconductor device 100 , for example between ISL circuits 11 according to FIG. 1C. If insulation regions 130 are used to provide dielectric horizontal insulation (instead of horizontal insulation generated by transitions by means of the insulation channels 118 of FIG. 1B), the thickness of the second epitaxial layer 114 can be reduced. Here the thickness is reduced to 1.1 µ to 1.7 µ.

Gemäß einer Alternative können sich die Siliciumdioxidbereiche 130 auch in die p-leitende erste epitaktische Schicht 113 hineinerstrecken. In diesem Falle brauchen keine p⁺-leitenden Kanalstopbereiche 132 unterhalb der Siliciumdioxidbereiche 130 gebildet werden, wenn die p-leitende Dotierungskonzentration der ersten epitaktischen Schicht 113 ausreichend hoch ist. Gemäß wieder einer anderen Ausführungsform können sich die Isolationsbereiche 130 vollständig durch die zweite epitaktische Schicht 114 und die erste epitaktische Schicht 113 erstrecken und in den p⁺-leitenden Substratkörper 112 hineinreichen. Auf­ grund der hohen Dotierungskonzentration des p⁺-leitenden Substratkörpers 112 brauchen p⁺-leitende Kanalstopbereiche 132 in diesem Falle nicht vorgesehen zu sein. According to an alternative, the silicon dioxide regions 130 can also extend into the p-type first epitaxial layer 113 . In this case, no p⁺-type channel stop regions 132 need to be formed below the silicon dioxide regions 130 if the p-type doping concentration of the first epitaxial layer 113 is sufficiently high. According to yet another embodiment, the insulation regions 130 can extend completely through the second epitaxial layer 114 and the first epitaxial layer 113 and extend into the p⁺-conductive substrate body 112 . Due to the high doping concentration of the p⁺-type substrate body 112 , p⁺-type channel stop regions 132 need not be provided in this case.

Dem Fachmann bietet sich aufgrund der vorstehenden Betrach­ tung von bevorzugten Ausführungsbeispielen eine Anzahl von Weiterbildungs- und Abwandlungsmöglichkeiten. Beispielsweise kann der Substratkörper 112 auch aus n⁺-leitendem Silicium hergestellt werden. In diesem Falle wird auch die erste epi­ taktische Schicht 113 n-leitend dotiert und die zweite epi­ taktische Schicht 114 wird mit p-leitendem Dotierungsmittel dotiert. Weiter können die hier angegebenen Maßnahmen auch bei Schaltungstypen, welche von ISL-Schaltungen verschieden sind, eingesetzt werden, etwa bei TTL-Schaltungen, ECL-Schal­ tungen und dergleichen. Außerdem kann durch die angegebenen Maßnahmen die Strahlungsempfindlichkeit in Schaltungen ver­ mimdert werden, bei denen anderes Halbmaterial anstelle des Silicium verwendet wird, etwa bei Geräten mit Galliumarsenid- Halbleitermaterial. Schließlich können auf in der vorliegend angegebenen Weise aufgebauten Halbleitergeräten aktive Ele­ memte vielerlei Art vorgesehen sein, beispielsweise also Feldeffekttransistoren, Dipolartransistoren usw..The person skilled in the art offers a number of further training and modification possibilities on the basis of the above consideration of preferred exemplary embodiments. For example, the substrate body 112 can also be produced from n⁺-conducting silicon. In this case, the first epitaxial layer 113 is doped n-type and the second epitaxial layer 114 is doped with p-type dopant. Furthermore, the measures specified here can also be used in circuit types which are different from ISL circuits, for example in TTL circuits, ECL circuits and the like. In addition, the measures given can reduce the radiation sensitivity in circuits in which other semi-material is used instead of silicon, for example in devices with gallium arsenide semiconductor material. Finally, active elements of many types can be provided on semiconductor devices constructed in the manner specified here, for example field-effect transistors, dipolar transistors, etc.

Claims (18)

1. Halbleitergerät mit auf einem Substratkörper (112) be­ findlichen aktiven Schaltungselementen, beispielsweise Transistoren, dadurch gekennzeichnet, daß sich auf dem Substratkörper (112) eine erste epitaktisch gebildete Halbleiterschicht (113) befindet, deren dotierungsbe­ dingter Leitungstyp mit demjenigen des Substratkörpers übereinstimmt und der eine Dotierungskonzentration auf­ weist, die niedriger als diejenige des Substratkörpers ist und daß auf der ersten epitaktisch gebildeten Halb­ leiterschicht eine zweite epitaktisch gebildete Halb­ leiterschicht (114) angeordnet ist, welche einen zum Leitungstyp der ersten epitaktisch aufgebrachten Schicht und des Substratkörpers entgegengesetzten dotierungsbe­ dingten Leitungstyp aufweist.1. A semiconductor device with on a substrate body ( 112 ) be sensitive active circuit elements, for example transistors, characterized in that there is a first epitaxially formed semiconductor layer ( 113 ) on the substrate body ( 112 ), the conduction-dependent conduction type matches that of the substrate body and the has a doping concentration which is lower than that of the substrate body and that a second epitaxially formed semiconductor layer ( 114 ) is arranged on the first epitaxially formed semiconductor layer, which has an opposite doping-related conduction type to the conductivity type of the first epitaxially applied layer and the substrate body . 2. Halbleitergerät nach Anspruch 1, dadurch gekennzeichnet, daß die Dotierungskonzentration im Substratkörper (112) im wesentlichen zwei Größenordnungen höher ist als die Dotierungskonzentration in der ersten epitaktisch ge­ bildeten Halbleiterschicht (113).2. Semiconductor device according to claim 1, characterized in that the doping concentration in the substrate body ( 112 ) is substantially two orders of magnitude higher than the doping concentration in the first epitaxially formed semiconductor layer ( 113 ). 3. Halbleitergerät nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die erste und die zweite epitaktisch aufge­ brachte Halbleiterschicht (113, 114) einen p-n-Übergang bilden.3. A semiconductor device according to claim 1 or 2, characterized in that the first and the second epitaxially brought semiconductor layer ( 113 , 114 ) form a pn junction. 4. Halbleitergerät nach einem der Ansprüche 1 bis 3, gekenn­ zeichnet durch in der zweiten epitaktisch gebildeten Halb­ leiterschicht (114) erzeugte Isolationsmittel (118 bzw. 130) zur elektrischen Isolation zwischen benachbarten Teilen der zweiten epitaktisch gebildeten Halbleiterschicht. 4. The semiconductor device as claimed in one of claims 1 to 3, characterized by insulation means ( 118 or 130 ) produced in the second epitaxially formed semiconductor layer ( 114 ) for electrical insulation between adjacent parts of the second epitaxially formed semiconductor layer. 5. Halbleitergerät nach Anspruch 4, dadurch gekennzeichnet, daß die Isolationsmittel (118) einen Bereich der zweiten epitaktisch gebildeten Halbleiterschicht (114) einnehmen, der mit Dotierungsmittel zur Erzeugung des zuerst ge­ nannten Leitungstyps dotiert ist.5. Semiconductor device according to claim 4, characterized in that the insulation means ( 118 ) occupy a region of the second epitaxially formed semiconductor layer ( 114 ) which is doped with dopants for generating the first-mentioned conductivity type. 6. Halbleitergerät nach Anspruch 4 oder 5, dadurch gekenn­ zeichnet, daß sich die Isolationsmittel (118) vollständig durch die zweite epitaktisch gebildete Halbleiterschicht (114) hindurch und in die erste epitaktisch gebildete Halbleiter­ schicht (113) bis zu einer vorbestimmten Tiefe derselben erstrecken.6. A semiconductor device according to claim 4 or 5, characterized in that the insulation means ( 118 ) extend completely through the second epitaxially formed semiconductor layer ( 114 ) and in the first epitaxially formed semiconductor layer ( 113 ) to a predetermined depth thereof. 7. Halbleitergerät nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die erste epitaktisch gebildete Halb­ leiterschicht (113) wesentlich geringere Dicke besitzt als der Substratkörper (112), jedoch größere Dicke hat als die Diffusionslänge von Elektronen-Löcher-Paaren be­ trägt, die von dem Substratkörper (112) unter der Ein­ wirkung von Strahlung freigesetzt werden.7. Semiconductor device according to one of claims 1 to 6, characterized in that the first epitaxially formed semiconductor layer ( 113 ) has a substantially smaller thickness than the substrate body ( 112 ), but has a greater thickness than the diffusion length of electron-hole pairs which are released from the substrate body ( 112 ) under the action of radiation. 8. Halbleitergerät nach Anspruch 7, dadurch gekennzeichnet, daß der Substratkörper (112) einen geringeren spezifischen Widerstand als die erste epitaktisch aufgebrachte Halb­ leiterschicht (113) aufweist.8. The semiconductor device according to claim 7, characterized in that the substrate body ( 112 ) has a lower specific resistance than the first epitaxially applied semiconductor layer ( 113 ). 9. Halbleitergerät nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Dotierungsmittelkonzentration in der ersten epitaktisch gebildeten Halbleiterschicht (113) niedriger als die Dotierungsmittelkonzentration in dem Substratkörper (112) ist.9. Semiconductor device according to one of claims 1 to 8, characterized in that the dopant concentration in the first epitaxially formed semiconductor layer ( 113 ) is lower than the dopant concentration in the substrate body ( 112 ). 10. Halbleitergerät nach einem der Ansprüche 7 bis 9 und/oder Anspruch 6, dadurch gekennzeichnet, daß sich die Isolations­ mittel bis auf eine Tiefe von etwa 20% der Dicke der ersten epitaktisch aufgebrachten Halbleiterschicht (113) in diese hinein erstrecken.10. A semiconductor device according to one of claims 7 to 9 and / or claim 6, characterized in that the insulation means extend into this to a depth of approximately 20% of the thickness of the first epitaxially applied semiconductor layer ( 113 ). 11. Halbleitergerät nach einem der Ansprüche 6 bis 10 und/oder Anspruch 5, dadurch gekennzeichnet, daß die Isolationsmit­ tel mit höherer Dotierungsmittelkonzentration dotiert sind als die erste epitaktisch gebildete Halbleiterschicht (113).11. Semiconductor device according to one of claims 6 to 10 and / or claim 5, characterized in that the Isolationsmit tel are doped with a higher dopant concentration than the first epitaxially formed semiconductor layer ( 113 ). 12. Halbleitergerät nach einem der Ansprüche 4 bis 11, dadurch gekennzeichnet, daß ein Teil der von den Isolationsmitteln eingenommenen Bereiche ein elektrisch isolierendes Material (130) enthält.12. Semiconductor device according to one of claims 4 to 11, characterized in that a part of the areas occupied by the insulation means contains an electrically insulating material ( 130 ). 13. Halbleitergerät nach Anspruch 12, dadurch gekennzeichnet, das das elektrisch isolierende Material Siliciumdioxid enthält.13. The semiconductor device according to claim 12, characterized in that which is the electrically insulating material silicon dioxide contains. 14. Halbleitergerät nach Anspruch 11, dadurch gekennzeichnet, daß durch Dotierung mit Dotierungsmittel zur Erzeugung des erstgenannten Leitungstyps und des zweiten Leitungstyps p-n-Übergänge zwischen der ersten epitaktisch gebildeten Halbleiterschicht (113) und den Isolationsbereichen sowie zwischen diesen und der zweiten epitaktisch aufgebrachten Halbleiterschicht (114) erzeugt sind.14. A semiconductor device according to claim 11, characterized in that by doping with dopants to produce the first-mentioned conductivity type and the second conductivity type, pn junctions between the first epitaxially formed semiconductor layer ( 113 ) and the insulation regions and between these and the second epitaxially applied semiconductor layer ( 114 ) are generated. 15. Halbleitergerät nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß als Halbleitermaterial Silicium vorge­ sehen ist.15. A semiconductor device according to any one of claims 1 to 13, characterized characterized in that silicon is the preferred semiconductor material see is. 16. Verfahren zur Herstellung eines Halbleitergerätes, bei welchem ein Substratkörper als Halbleitermaterial bereitge­ stellt und auf diesem eine Anzahl von Schaltungselementen enthaltende Schaltungen erzeugt werden, dadurch gekenn­ zeichnet, daß auf den Substratkörper eine erste Halbleiter­ materialschicht (113) epitaktisch aufgebracht wird, welche denselben Leitungstyp aufweist wie der Substratkörper und welche eine Dotierungsmittelkonzentration aufweist, welche niedriger als diejenige des Substratkörpers ist und das dann auf der ersten epitaktisch aufgebrachten Halbleiterschicht (113) eine zweite Halbleiterschicht (114) epitaktisch auf­ gebracht wird, welche einen zum erstgenannten dotierungsbe­ dingten Leitungstyp entgegengesetzten dotierungsbedingten Leitungstyp aufweist.16. A method for producing a semiconductor device in which a substrate body is provided as semiconductor material and a number of circuit elements containing circuits are generated on it, characterized in that a first semiconductor material layer ( 113 ) is applied epitaxially to the substrate body, which has the same conductivity type comprising as the substrate body and having a dopant concentration, which has lower than is that of the substrate body, and which is then (113) placed on the first epitaxially applied semiconductor layer a second semiconductor layer (114) epitaxially on which a dotierungsbe to the former-related conductivity type opposite doping-induced conductivity type having. 17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß in der zweiten epitaktisch aufgebrachten Halbleiterschicht (114) mindestens ein Isolationsbereich (118) eingebracht wird, welcher bis auf eine bestimmte Tiefe auch in die erste epitaktisch gebildete Halbleiterschicht (113) hinein­ reicht und welcher dem erstgenannten dotierungsbedingten Leitungstyp angehört, wobei jedoch die Dotierungsmittel­ konzentration höher als in der ersten epitaktisch aufge­ brachten Halbleiterschicht (114) ist.17. The method according to claim 16, characterized in that in the second epitaxially applied semiconductor layer ( 114 ) at least one insulation region ( 118 ) is introduced, which extends to a certain depth into the first epitaxially formed semiconductor layer ( 113 ) and which belongs to the first-mentioned doping-related conductivity type, but the dopant concentration is higher than in the first epitaxially applied semiconductor layer ( 114 ). 18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß in einen Teil des mindestens einen Isolationsbereiches Isolationsmaterial (130) eingebracht wird.18. The method according to claim 17, characterized in that insulation material ( 130 ) is introduced into a part of the at least one insulation region.
DE19863640438 1985-11-27 1986-11-27 SEMICONDUCTOR DEVICE Ceased DE3640438A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US80239785A 1985-11-27 1985-11-27

Publications (1)

Publication Number Publication Date
DE3640438A1 true DE3640438A1 (en) 1987-07-02

Family

ID=25183590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863640438 Ceased DE3640438A1 (en) 1985-11-27 1986-11-27 SEMICONDUCTOR DEVICE

Country Status (4)

Country Link
JP (1) JPS62132355A (en)
DE (1) DE3640438A1 (en)
FR (1) FR2595869B1 (en)
GB (1) GB2183907B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2634321B1 (en) * 1988-07-13 1992-04-10 Sgs Thomson Microelectronics INTEGRATED CIRCUIT STRUCTURE IMPROVING ISOLATION BETWEEN COMPONENTS

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1450293A (en) * 1973-05-14 1976-09-22 Sony Corp Semiconductor integrated circuits
DE2952318A1 (en) * 1979-12-24 1981-07-02 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Semiconductor integrated circuit - has region divided into high-ohmic and low-ohmic regions to reduce leak current
EP0138517A1 (en) * 1983-10-11 1985-04-24 AT&T Corp. Semiconductor integrated circuits containing complementary metal oxide semiconductor devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2216678B1 (en) * 1973-02-02 1977-08-19 Radiotechnique Compelec
US3836996A (en) * 1973-09-26 1974-09-17 Rca Corp Semiconductor darlington circuit
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation
GB1488958A (en) * 1975-03-25 1977-10-19 Texas Instruments Ltd Fast switching darlington circuit
JPS51115782A (en) * 1975-04-04 1976-10-12 Hitachi Ltd Semiconductor apparatus
NL184185C (en) * 1978-04-07 1989-05-01 Philips Nv DARLINGTON SWITCHING WITH AN INTEGRATED SEMICONDUCTOR DIOD.
US4216489A (en) * 1979-01-22 1980-08-05 Bell Telephone Laboratories, Incorporated MOS Dynamic memory in a diffusion current limited semiconductor structure
FR2458904A1 (en) * 1979-06-12 1981-01-02 Thomson Csf MONOLITHIC INTEGRATED CIRCUIT EQUIVALENT TO A TRANSISTOR ASSOCIATED WITH THREE ANTI-SATURATION DIODES
US4512076A (en) * 1982-12-20 1985-04-23 Raytheon Company Semiconductor device fabrication process
US4477310A (en) * 1983-08-12 1984-10-16 Tektronix, Inc. Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1450293A (en) * 1973-05-14 1976-09-22 Sony Corp Semiconductor integrated circuits
DE2952318A1 (en) * 1979-12-24 1981-07-02 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Semiconductor integrated circuit - has region divided into high-ohmic and low-ohmic regions to reduce leak current
EP0138517A1 (en) * 1983-10-11 1985-04-24 AT&T Corp. Semiconductor integrated circuits containing complementary metal oxide semiconductor devices

Also Published As

Publication number Publication date
FR2595869B1 (en) 1991-04-19
FR2595869A1 (en) 1987-09-18
GB2183907A (en) 1987-06-10
GB2183907B (en) 1989-10-04
GB8627267D0 (en) 1986-12-17
JPS62132355A (en) 1987-06-15

Similar Documents

Publication Publication Date Title
DE3686971T2 (en) LATERAL TRANSISTOR WITH INSULATED GATE WITH LATCH-UP STRENGTH.
DE2711562C3 (en) Semiconductor component and method for its manufacture
DE3545040C2 (en) Process for producing a buried layer and a collector zone in a monolithic semiconductor device
DE2545892A1 (en) COMBINED PROCESS FOR MANUFACTURING OXYD-ISOLATED VERTICAL BIPOLAR TRANSISTORS AND COMPLEMENTARY OXYD-ISOLATED LATERAL BIPOLAR TRANSISTORS
DE1944793C3 (en) Method for manufacturing an integrated semiconductor device
DE3008034A1 (en) ELECTRODE DEVICE FOR A SEMICONDUCTOR DEVICE
DE2512373A1 (en) BARRIER LAYER SURFACE FIELD EFFECT TRANSISTOR
DE2824133A1 (en) FIELD CONTROLLED THYRISTOR
DE2211384C2 (en)
DE4333618C2 (en) Injection-controlled Schottky rectifier
DE1489031B1 (en) Transistor having a wafer-shaped semiconductor body and method for its manufacture
DE1764565A1 (en) Photosensitive semiconductor component
DE69930715T2 (en) Electronic semiconductor power with integrated diode
DE1539090B1 (en) Integrated semiconductor device and method of making it
DE3423776C2 (en) Method of manufacturing a semiconductor device
DE4401470A1 (en) A BIMOS device having a bipolar transistor and a MOS-trigger transistor and a method for production thereof
DE69229937T2 (en) Avalanche diode in a bipolar integrated circuit
DE19960234A1 (en) Diode manufacturing method, has buried p semiconductor barrier which is provided at head surface of semiconductor substrate.
DE2634304A1 (en) SEMI-CONDUCTOR DEVICE
DE3010986A1 (en) INTEGRATED SEMICONDUCTOR CIRCUIT
DE2458735C2 (en) Transistor with a high current amplification factor with small collector currents
DE3640438A1 (en) SEMICONDUCTOR DEVICE
DE2454561A1 (en) SEMI-CONDUCTOR DEVICE
EP0017021B1 (en) Method of making a semiconductor device including complementary transistors
DE2848576A1 (en) INTEGRATED CIRCUIT

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection