DE3606471A1

DE3606471A1 - Monolithisch integriert aufgebaute eingangsstufe eines optischen empfaengers

Info

Publication number: DE3606471A1
Application number: DE19863606471
Authority: DE
Inventors: Franz-Josef Dr Rer Nat Tegude; Michael Dipl Phys Schilling
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1986-02-28
Filing date: 1986-02-28
Publication date: 1987-09-03

Description

Die Erfindung betrifft eine monolithisch integriert aufgebaute Eingangsstufe eines optischen Empfängers gemäß dem Oberbegriff des Anspruchs 1 und ein Verfahren zu seiner Herstellung.

Es ist aus der Zeitschrift Electronic Letters vom 27. Oktober 1983, Vol. 13, No. 22, S. 905 ff ein optischer Empfänger für den Empfang von Signalen mit hohen Bit-Übertragungsraten bekannt. Hierzu sind eine PIN-Photodiode und ein Feldeffekttransistor auf einem semiisolierenden InP-Substrat monolithisch integriert angeordnet. Der Feldeffekttransistor dient als Vorverstärker für die aus der PIN-Photodiode stammenden elektrischen Signale und weist wegen der hohen Bit-Übertragungsraten eine kleine Gatekapazität auf. Für die kleine Gatekapazität ist eine kleine Gatelänge L _g notwendig, was bei einer photolithographischen Strukturierung des Gates durch Kontaktlithographie ein unüberwindbares Beugungsproblem mit sich bringt, wenn das Gate nicht den direkten Kontakt zur Lithographiemaske hat.

Nun weist die PIN-Photodiode aufgrund ihrer Absorptionsschicht eine größere Höhe als der Feldeffekttransistor auf. Die dicke Absorptionsschicht ist zur Erlangung einer hohen Quantenausbeute notwendig. Hieraus ergibt sich, daß die Oberfläche der PIN-Photodiode höher als die Oberfläche des Feldeffekttransistors liegt, wodurch beim lithografischen Prozeß die Maske nicht direkt auf dem Gate aufliegt und sich durch Beugung des Lichts keine strukturgetreue Übertragung ergibt, wenn keine zusätzlichen Vorkehrungen getroffen werden.

Beim bekannten optischen Empfänger wurde das Problem dadurch gelöst, daß das semiisolierende InP-Substrat zwei Bereiche mit unterschiedlichen Dicken aufweist. Die PIN-Photodiode ist auf dem Bereich der geringeren Dicke und der Feldeffekttransistor auf dem Bereich der größeren Dicke aufgebracht. Dabei sind die unterschiedlichen Dicken des semiisolierenden InP-Substrats und die Höhen der PIN-Photodiode und des Feldeffekttransistors so aufeinander abgestimmt, daß die Oberfläche der PIN-Photodiode und die Oberfläche des Feldeffekttransistors auf gleicher Ebene liegen.

Nachteilig hierbei ist, daß das semiisolierende InP-Substrat im Bereich der PIN-Photodiode zuerst abgeätzt werden muß, und daß die Schichten der PIN-Photodiode und des Feldeffekttransistors selektiv derart abgeschieden werden müssen, daß beide Bauelemente an ihrer Oberfläche eine gemeinsame Ebene aufweisen. Dieses Ätzen und Abscheiden der Schichten muß daher sehr genau durchgeführt werden und ist mit großen technologischen Problemen verbunden.

Der Erfindung liegt nun die Aufgabe zugrunde, eine monolithisch integriert aufgebaute Eingangsstufe eines optischen Empfängers für den Empfang von Signalen mit hohen Bit-Übertragungsraten zu schaffen, dessen Herstellung aufgrund einer anderen Anordnung einfach durchgeführt werden kann.

Diese Aufgabe wird bei einer gattungsgemäßen Anordnung, durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind den übrigen Ansprüchen und der Beschreibung zu entnehmen.

Der mit der Erfindung erzielte Vorteil liegt insbesondere darin, daß der Feldeffekttransistor auf einer Pufferschicht angeordnet ist, die den gleichen Aufbau und die gleiche Zusammensetzung wie die Absorptionsschicht der PIN-Photodiode aufweist, und daß die Pufferschicht und die Absorptionsschicht gemeinsam aufgebracht werden, wodurch keine selektive Epitaxie notwendig ist.

Ein Ausführungsbeispiel der Erfindung und ein Verfahren zur Herstellung der Erfindung sind in den Fig. 1 bis 6 dargestellt und im folgenden näher beschrieben. Es zeigen:

Fig. 1 das Ausführungsbeispiel der erfindungsgemäßen Anordnung in der Draufsicht,

Fig. 2 das Ausführungsbeispiel aus Fig. 1 im Schnitt AB der Fig. 1,

Fig. 3 das Ausführungsbeispiel aus Fig. 1 im Schnitt CD der Fig. 1,

Fig. 4 das Ausführungsbeispiel aus Fig. 1 im Schnitt EF der Fig. 1,

Fig. 5 das Ausführungsbeispiel aus Fig. 1 im Schnitt AB der Fig. 1 nach dem ersten Ätzprozeß, und

Fig. 6 das Ausführungsbeispiel aus Fig. 1 im Schnitt AB der Fig. 1 nach der p-Diffusion.

In den Fig. 1 bis 4 ist ein Ausführungsbeispiel der erfindungsgemäßen monolithisch integriert aufgebauten Eingangsstufe eines optischen Empfängers, der im folgenden kurz PIN-FET-Kombination genannt wird, dargestellt. In Fig. 1 ist die PIN-FET-Kombination in der Draufsicht abgebildet, sie besteht aus einer PIN-Photodiode 1 und einem Feldeffekttransistor 2, die beide auf einem gemeinsamen semiisolierenden InP-Substrat 3 aufgebracht sind. In Fig. 2 ist die PIN-FET-Kombination im Längsschnitt AB dargestellt. In Fig. 3 ist die PIN-Photodiode 1 und in Fig. 4 ist der Feldeffekttransistor im Querschnitt CD und EF abgebildet.

Als Absorptionsschicht der PIN-Photodiode 1 ist eine n^--InGaAs-Schicht 4 auf das semiisolierende InP-Substrat 3 (Fe-dotiert) aufgebracht. Darauf befindet sich eine in der Draufsicht U-förmig strukturierte n-InGaAs-Schicht 5, auf der sich eine ebenfalls in der Draufsicht U-förmig strukturierte Metallschicht 6 befindet. Die Metallschicht 6 bedeckt die n-InGaAs-Schicht 5 nur teilweise und ist zum Teil auch auf der n^--InGaAs-Schicht 4 vorhanden. Die n-InGaAs-Schicht 5 und die Metallschicht 6 bilden den n-seitigen Kontakt der PIN-Photodiode. Der p-seitige Kontakt besteht aus einem in der n^--InGaAs-Schicht 4 p-dotierten Bereich 7 und einer auf dem p-dotierten Bereich 7 aufgebrachten Metallschicht 8. Der Lichteinfall erfolgt durch das semiisolierende InP-Substrat 3 oder von oben.

Der Feldeffekttransistor weist auf dem semiisolierenden InP-Substrat 3 ebenfalls eine n^--InGaAs-Schicht 9 auf. Diese n^--InGaAs-Schicht 9 wirkt als Pufferschicht. Auf der n^--InGaAs-Schicht 9 befindet sich eine n-InGaAs-Schicht 10, die einen p-dotierten Gatebereich 11 enthält. Auf dem Gatebereich 11 ist eine schmale Metallschicht als Gatekontakt 12 aufgebracht. Die Gatelänge L _g ist kleiner als 4 µm. Zwei weitere Metallschichten sind auf der n-InGaAs-Schicht 10 als Source- und Drainkontakt 13, 14 angebracht.

Die elektrische Kopplung der PIN-FET-Kombination besteht nun hauptsächlich darin, daß die Metallschicht 8 des p-seitigen Konaktes der PIN-Photodiode 1 und der Gatekontakt 12 des Feldeffekttransistors 2 eine zusammenhängende Metallschicht 15 darstellen. Zusätzlich ist der Bereich unter der zusammenhängenden Metallschicht 15 auch zwischen dem p-dotierten Bereich 7 der PIN-Photodiode 1 und dem Gatebereich 11 des Feldeffekttransistors 2 p-dotiert, wodurch sich auch ein zusammenhängender p-dotierter Bereich 16 ergibt. Als Passivierungsschicht dient die zuerst als Diffusionsmaske verwendete Si₃N₄-Schicht 17, sie ist in Fig. 1 nicht eingezeichnet. Die Kontaktschichten von Source 13, Drain 14 und die Metallschicht 6 des n-Kontaktes der PIN-Photodiode bestehen aus einer Gold-Zinn-Schicht. Die zusammenhängende Metallschicht 15, die auch den p-seitigen Kontakt der PIN-Photodiode und den Gatekontakt bildet, weist eine Gold-Zink-Schicht auf. Die n^--InGaAs-Schichten 4 und 9 weisen die gleiche Schichtdicke und gleiche Fremstoffkonzentration auf. Die Schichtdicke beträgt 3 µm und die Fremdstoffkonzentration beträgt 2 × 10¹⁵ cm^-3. Die n-InGaAs-Schichten 5, 10 weisen je eine Schichtdicke d = 1 µm und eine Fremdstoffkonzentration von 10¹⁷ cm^-3 auf.

Anstelle der ternären n^--InGaAs-Schichten (4, 9) als Absorptions- und Pufferschicht kann auch eine vom Bandabstand her geeignete, im Absorptionsvermögen an das zu empfangene Lichtsignal angepaßte quarternäre InGaAsP-Schicht verwendet werden. Dabei können anstelle der n-InGaAs-Schichten (5, 10) weiterhin ternäre InGaAs-Schichten oder auch quarternäre InGaAsP-Schichten der gleichen Zusammensetzung wie die Absorptionsschicht und Pufferschicht vorhanden sein. Ferner können für das semiisolierende Halbleitersubstrat ein semiisolierendes GaAs-Substrat und für die übrige Halbleiterschichten entsprechend dotierte GaAs-Schichten verwendet werden. Auf dem semiisolierenden GaAs-Sbustrat können auch gitterfehlangepaßte InGaAs- oder InGaAsP-Schichten angebracht sein.

Die Verbindung zwischen dem Gatekontakt 12 und dem p-Kontakt 8 der PIN-Photodiode 1, bestehend aus der zusammenhängenden Metallschicht 15 und dem zusammenhängenden p-Bereich 16, kann auch als Brücke, einer sogenannten "airbridge", ausgebildet sein. In diesem Fall entfällt der p-dotierte Bereich zwischen der PIN-Photodiode 1 und dem Feldeffekttransistor 2.

Bei der Herstellung der erfindungsgemäßen PIN-FET-Kombination werden in einem Epitaxieprozeß zuerst eine n^--InGaAs-Schicht und anschließend eine n-InGaAs-Schicht auf ein mit Eisen dotiertes semiisolierendes InP-Substrat 3 abgeschieden. Der Epitaxieprozeß erfolgt mittels Flüssigphasenepitaxie. Bei einem ersten Ätzprozeß werden die Umrisse der einzelnen Bauelemente herausgearbeitet. Die Ätzung erfolgt bis in das semiisolierende InP-Substrat 3. Bei einem zweiten Ätzprozeß werden die n-InGaAs-Schichten strukturiert. Dabei wird die U-förmige n-InGaAs-Schicht 5 der PIN-Photodiode 1 und die n-InGaAs-Schicht 10 des Feldeffekttransistors 2 ausgebildet. Zur Dotierung des zusammenhängenden p-dotierten Bereichs 16 wird eine strukturierte Si₃N₄-Schicht 17 als Diffusionsmaske auf die gesamte PIN-FET-Komnbination aufgebracht. Die Dotierung erfolgt mittels Zink-Diffusion (Fig. 6). Zum Aufbringen der Metallschichten für die einzelnen Kontakte wird die Si₃N₄-Schicht 17 nur selektiv an den entsprechenden Stellen weggeätzt. Anschließend erfolgt das Aufdampfen oder Aufstäuben der Metallschichten. Zuerst wird die Gold-Zink-Schicht der zusammenhängenden Metallschicht 15, danach die Gold-Zinn-Schicht des n-Kontakts der PIN-Diode und der Source- und Drainkontakte 13, 14 aufgebracht. Der verbleibende Rest der Si₃N₄-Schicht 17 dient als Passivierungsschicht.

Da die Absorptionsschicht 4 der PIN-Photodiode 1 und die Pufferschicht 9 des Feldeffekttransistors 2 zunächst als zusammenhängende n^-InGaAs-Schicht aufgebracht werden, weisen sie die gleiche Schichtdicke und die gleiche Fremdstoffkonzentration auf. Natürlich werden an die Absorptionsschicht 4 und an die Pufferschicht 9 grundsätzlich verschiedene Anforderungen gestellt. So wird von der Absorptionsschicht 4 eine möglichst hohe Quantenausbeute erwartet. Die Pufferschicht 9 verhindert das Eindringen unerwünschter Fremdatome, z. B. von Fe-Atomen aus dem semiisolierenden InP-Substrat 3, in den Kanalbereich des Feldeffekttransistors vor allem während des Epitaxieprozesses oder während der p-Diffusion. Die erfindungsgemäße PIN-FET-Kombination wird den unterschiedlichen Anforderungen in ausreichender Weise gerecht.

Claims

1. Monolithisch integriert aufgebaute Eingangsstufe eines optischen Empfängers mit planarer Oberfläche und einem semiisolierenden Halbleitersubstrat, bestehend aus einer PIN-Photodiode und einem Feldeffekttransistor, dadurch gekennzeichnet, daß das semiisolierende Halbleitersubstrat (3) im Bereich der PIN-Photodiode (1) und im Bereich des Feldeffekttransistors (2) gleiche Dicke aufweist, daß die PIN-Diode (1) und der Feldeffekttransistor (2) jeweils als unterste Halbleiterschicht eine niedrig dotierte Halbleiterschicht (4, 9) gleicher Schichtdicke und gleicher Fremdstoffkonzentration aufweisen.

2. Monolithisch integriert aufgebaute Eingangsstufe nach Anspruch 1, dadurch gekennzeichnet, daß die niedrig dotierten Halbleiterschichten (4, 9) eine Schichtdicke größer als 2 µm und eine Fremdstoffkonzentration kleiner als 5 · 10¹⁵ cm^-3 aufweisen.

3. Monolithisch integriert aufgebaute Eingangsstufe nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Feldeffekttransistor (2) einen Gatebereich (11) aufweist, der sich in der Oberfläche der zu oberst angeordneten Halbleiterschicht (10) des Feldeffekttransistors (2) befindet.

4. Verfahren zur Herstellung der monolithisch integriert aufgebauten Eingangsstufe nach einem der vorhergehenden Ansprüche 1 bis 3, gekennzeichnet durch folgende Verfahrensschritte:

a) Abscheiden einer niedrig dotierten Halbleiterschicht (4, 9) auf das semiisolierende InP-Substrat (3) mittels Epitaxie,
b) Abscheiden einer höher dotierten Halbleiterschicht (5, 10) mittels Epitaxie,
c) Strukturieren der Umrisse der PIN-Photodiode und des Feldeffekttransistors durch Ätzen der höher dotierten Halbleiterschicht (5, 10), der niedrig dotierten Halbleiterschicht (4, 9) und teilweise des semiisolierenden Halbleitersubstrats (3),
d) Strukturieren des n-seitigen Kontakts der PIN-Photodiode und der obersten Halbleiterschicht des Feldeffekttransistors durch selektives Ätzen der höher dotierten Halbleiterschichten (5, 10),
e) Aufbringen der Diffusionsmaske oder Ionenimplantationsmaske,
f) Herstellen des zusammenhändenden p-Bereichs (16), der den p-Bereich (7) der PIN-Photodiode (1) und den Kanalbereich (11) beinhaltet durch p-Diffusion oder Ionenimplantation,
g) Aufbringen des Gatekontakts (12) und des p-seitigen Kontakts (8) der PIN-Photodiode (1),
h) Öffnen der Diffusions- oder Ionenimplantationsmaske zur Schaffung des n-seitigen Kontakts (6) der PIN-Photodiode (1) und der Kontakte für Source (13) und Drain (14).