DE3602808A1 - Code device for variable word length - Google Patents
Code device for variable word lengthInfo
- Publication number
- DE3602808A1 DE3602808A1 DE19863602808 DE3602808A DE3602808A1 DE 3602808 A1 DE3602808 A1 DE 3602808A1 DE 19863602808 DE19863602808 DE 19863602808 DE 3602808 A DE3602808 A DE 3602808A DE 3602808 A1 DE3602808 A1 DE 3602808A1
- Authority
- DE
- Germany
- Prior art keywords
- word length
- encoder
- variable word
- buffer memory
- coding device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
Abstract
Description
Die Erfindung betrifft eine Codiereinrichtung für variable Wortlängen nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a coding device for variable Word lengths according to the preamble of patent claim 1.
Zur Übertragung von Bild- und Tonsignalen wird häufig eine Codierung mit variabler Wortlänge zur Datenreduktion eingesetzt.For the transmission of picture and sound signals is common encoding with variable word length for data reduction used.
Bei den bekannten Codiereinrichtungen ist einem Codierer für variable Wortlängen ein Pufferspeicher nachgeschaltet, der die mit konstanten Worttakt - jedoch unterschiedlicher Wortlänge - codierten Abtastwerte zwischenspeichert und in einen seriellen Datenstrom von konstanter Geschwindigkeit verwandelt. In Abhängigkeit vom Füllgrad der Speichereinrichtung wird ein Bild- oder Toncoder und/oder der Codierer für variable Wortlängen gesteuert. Wenn die Worte parallel in den Pufferspeicher eingeschrieben werden, dann muß dieser stets für die maximale Wortlänge ausgelegt sein und eine Lese-Steuereinrichtung muß für die Umsetzung der codierten Abtastwerte variabler Länge in den konstanten Datenstrom sorgen.In the known coding devices is a buffer memory for an encoder for variable word lengths downstream, the one with constant word clock - but different word lengths - coded Samples temporarily stored and in a serial Data stream transformed by constant speed. Depending on the fill level of the storage device becomes an image or sound encoder and / or the encoder for variable word lengths controlled. If the words in parallel must be written into the buffer memory, then this must always be designed for the maximum word length and a read controller is required for implementation the coded samples of variable length in the constant Data stream.
Aufgabe der Erfindung ist es eine mit geringem Aufwand arbeitende Codiereinrichtung für variable Wortlängen anzugeben.The object of the invention is one with little effort working coding device for variable word lengths specify.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.This object is achieved by the specified in claim 1 Features solved.
Vorteilhafte Ausbildungen der Erfindung sind in den Unteransprüchen angegeben. Advantageous developments of the invention are in the subclaims specified.
Erfindungsgemäß wurde die Reihenfolge des Pufferspeichers und des Codierers für variable Wortlängen vertauscht. Dies hat zunächst den Vorteil, daß die Wortbreite des Pufferspeichers nur der Wortbreite der codierten Abtastwerte entspricht. Auch die Lese-Steuerung wird besonders einfach, da sie jeweils nur die Wortlänge eines einzigen Datenwortes speichern braucht und nach Aussendung dieses codierten Abtastwertes einen neuen Abtastwert aus dem Pufferspeicher abruft. An dem Parallelausgang des Codierers für variable Wortlänge wird vorteilhaft als Parallel-Seriell-Umsetzer ein Schieberegister angeschlossen.According to the order of the buffer memory and the encoder for variable word lengths interchanged. This first has the advantage that the word width of the buffer memory only the word length of the coded samples corresponds. Reading control is also particularly easy, since they are only the length of one word Save data word and after sending this encoded sample a new sample from the Buffer memory retrieves. At the parallel output of the encoder for variable word length is advantageous as A shift register connected in parallel-serial converter.
Ausführungsbeispiele der Erfindung werden anhand von Figuren näher erläutert.Embodiments of the invention are based on Figures explained in more detail.
Es zeigenShow it
Fig. 1 ein Prinzipschaltbild einer Codiereinrichtung, Fig. 1 is a block diagram of a coding device,
Fig. 2 ein detailliertes Prinzipschaltbild der Codiereinrichtung, Fig. 2 is a detailed block diagram of the encoder,
Fig. 3 ein Prinzipschaltbild der erfindungsgemäßen Codiereinrichtung, Fig. 3 is a block diagram of the encoder according to the invention,
Fig. 4 eine Lesesteuerung und Fig. 4 is a read control and
Fig. 5 eine weitere Lesesteuerung mit einem Schieberegister als Parallel-Seriell-Umsetzer. Fig. 5 shows another read control with a shift register as a parallel-serial converter.
Die in Fig. 1 dargestellte Codiereinrichtung weist die Reihenschaltung eines Coders 4, eines Codierers 5 für variable Wortlänge und einer Speichereinrichtung 6 auf. Eine Lese-Steuereinrichtung 8 greift in die Speichereinrichtung 6 ein und eine Coder-Steuerung 7, die von der Speichereinrichtung 6 ein Füllgrad-Signal erhält, greift in den Coder 4 und/oder in den Codierer für variable Wortlängen 5 (CVWL) ein. The coding device shown in FIG. 1 has the series connection of a coder 4 , a coder 5 for variable word lengths and a storage device 6 . A read control device 8 intervenes in the memory device 6 and a coder controller 7 , which receives a filling level signal from the memory device 6 , intervenes in the coder 4 and / or in the coder for variable word lengths 5 ( CVWL ).
Am Codereingang 1 liegen digitalisierte Abtastwerte s an, die der Coder in codierte Abtastwerte umwandelt. Als Coder kann beispielsweise ein DPCM-Coder oder ein Transformationscoder angesetzt werden. Die codierten Abtastwerte s c werden von dem Codierer 5 für variable Wortlänge in Codewörter umgesetzt, die entsprechend ihrer Häufigkeit eine unterschiedliche Wortlänge aufweisen. Die Codierung erfolgt beispielsweise nach dem Shannon-Fano-Code oder nach dem Huffman-Code. Die am Ausgang des Codierers 5 abgegebenen Abtastwerte s v mit variabler Wortlänge werden der Speichereinrichtung 6 zugeführt. Diese arbeitet als Pufferspeicher und sorgt dafür, daß an ihrem Ausgang 2 ein kontinuierlicher serieller Datenstrom abgegeben wird. Die unterschiedlichen Wortlängen bedingen eine spezielle Steuerung der Speichereinrichtung 6. Dies wird durch die Lese-Steuereinheit 8 (LESE-ST-E) ermöglicht, die einmal von dem Codierer 5 für variable Wortlängen Informationen über die Wortlängen erhält und der über einen Eingang 3 der Übertragungstakt T 2 zugeführt wird. Die Information über die Wortlängen können auch über die Speichereinrichtung 6 der Lese-Steuereinrichtung zugeführt werden. Bei der Speichereinrichtung wird ständig der Füllgrad überwacht. Die Füllgrad-Signale FG werden der Coder- Steuerung 7 zugeführt, die im häufigsten Fall nur in den Coder 4 eingreift, aber auch den Codierer für variable Wortlänge 5 steuern kann. Bei zu hohem Füllgrad der Speichereinrichtung wird beispielsweise die Quantisierungskennlinie geändert. Weitere Möglichkeiten sind eine Änderung der Codierungsvorschriften des Codierers 5 oder eine Änderung der Abtastrate. Der Coder 4 und der Codierer 5 arbeitet im allgemeinen mit dem Abtasttakt T 1, mit dem auch die Abtastwerte s v mit variabler Wortlänge in die Speichereinrichtung 6 eingeschrieben werden. Die an den Verbindungsleitungen stehenden Zahlenwerte (10; 2 . . . 16) geben jeweils die Wortbreite der Informationen an. Bei den Abtastwerten s v mit variabler Wortlänge schwankt die Wortlänge z. B. zwischen 2 und 16. Durch die Coder-Steuerung wird dafür gesorgt, daß die Datenrate im Mittel der Übertragungsrate am Ausgang der Speichereinrichtung entspricht.Digitized sample values s are present at the code input 1 , which the coder converts into coded sample values. For example, a DPCM coder or a transformation coder can be used as the coder. The coded sample values s c are converted by the encoder 5 for variable word lengths into code words which have a different word length according to their frequency. The coding is carried out, for example, according to the Shannon Fano code or according to the Huffman code. The sampled values s v with variable word length output at the output of the encoder 5 are fed to the memory device 6 . This works as a buffer memory and ensures that a continuous serial data stream is output at its output 2 . The different word lengths require special control of the memory device 6 . This is made possible by the read control unit 8 (READ-ST-E), which receives information about the word lengths from the encoder 5 for variable word lengths and which is supplied with the transmission clock T 2 via an input 3 . The information about the word lengths can also be supplied to the read control device via the memory device 6 . The filling level is constantly monitored in the storage device. The degree of filling signals FG are fed to the encoder controller 7 , which in the most frequent case only intervenes in the encoder 4 , but can also control the encoder for variable word length 5 . If the filling level of the storage device is too high, the quantization characteristic curve is changed, for example. Further possibilities are a change in the coding regulations of the encoder 5 or a change in the sampling rate. The coder 4 and the coder 5 generally operate with the sampling clock T 1 , with which the sampling values s v with variable word length are also written into the memory device 6 . The numerical values (10; 2... 16) on the connecting lines each indicate the word length of the information. For the sample values s v with a variable word length, the word length fluctuates z. B. between 2 and 16. The encoder control ensures that the data rate corresponds on average to the transmission rate at the output of the memory device.
In Fig. 2 sind die Speichereinrichtung 6 und die Lese- Steuereinrichtung 8 ausführlicher dargestellt. Die Speicherrichtung 6 enthält einen Pufferspeicher 61 mit parallelen Eingängen und parallelen Ausgängen. Die Anzahl der Eingänge und die Anzahl der Ausgänge entspricht der maximalen Länge der Abtastwerte s v mit variabler Wortlänge. Die Speicherausgänge sind mit den Eingängen eines als Parallel-Seriell-Umsetzer arbeitenden Multiplexers 9 verbunden. Die Lese-Steuereinrichtung setzt sich aus einem Wortlängenspeicher 81 (der auch Teil der Pufferspeichers 61 sein kann) auch der Lese-Steuerung 82 zusammen.In FIG. 2, the memory device 6 and the reader are shown in greater detail control means. 8 The memory direction 6 contains a buffer memory 61 with parallel inputs and parallel outputs. The number of inputs and the number of outputs correspond to the maximum length of the sample values s v with variable word length. The memory outputs are connected to the inputs of a multiplexer 9 working as a parallel-serial converter. The read control device is composed of a word length memory 81 (which can also be part of the buffer memory 61 ) and the read control 82 .
Der Pufferspeicher ist wortweise organisiert. Nicht benötigte Speicherplätze bleiben unbeschrieben. Zu jedem eingeschriebenen Datenwort wird die entsprechende Wortlänge in den Wortlängen-Speicher 81 eingegeben. Der Lese- Steuerung 82 wird zu jedem am Speicherausgang anliegenden Abtastwert vom Wortlängen-Speicher die Wortlänge mitgeteilt. Sie veranlaßt mit dem Rhythmus des Übertragungstaktes T 2 die Steuerung des Multiplexers 9, der an seinem Ausgang die der Wortlänge entsprechende Anzahl von Bits abgibt und ruft nach jedem vollständig ausgesendeten Abtastwert s v einen neuen Abtastwert aus dem Pufferspeicher 61 ab.The buffer memory is organized word by word. Storage locations that are not required remain blank. The corresponding word length is entered into the word length memory 81 for each data word written. The read controller 82 is informed of the word length for each sample value present at the memory output from the word length memory. It triggers the control of the multiplexer 9 with the rhythm of the transmission clock T 2, which outputs the number of bits corresponding to the word length at its output and calls a new sample value from the buffer memory 61 after each completely transmitted sample value s v .
In Fig. 3 ist die erfindungsgemäße Codiereinrichtung dargestellt. Die Reihenfolge des Pufferspeichers 61 und des Codierers 5 für variable Wortlänge ist vertauscht, so daß jetzt eine Reihenschaltung von Coder 4, Pufferspeicher 61, Codierer für variable Wortlänge 5 und Multiplexer 9 die wesentlichen Bestandteile der Codiereinrichtung bilden. In Fig. 3 the coding device according to the invention is shown. The sequence of the buffer memory 61 and the encoder 5 for variable word length is interchanged, so that a series connection of encoder 4 , buffer memory 61 , encoder for variable word length 5 and multiplexer 9 now form the essential components of the coding device.
Die Coder-Steuerung 7 und eine einfach aufgebaute Lese- Steuerung 83 sind in derselben Weise wie in Fig. 2 angeschaltet.The encoder controller 7 and a simply constructed reading controller 83 are switched on in the same way as in FIG. 2.
In den Pufferspeicher 61 werden jetzt jedoch codierte Abtastwerte s c konstanter Wortlänge mit dem Abtasttakt T 1 eingeschrieben. Aus dem Pufferspeicher werden die codierten Abtastwerte s c bei Bedarf von der Lese-Steuerung 83 ausgelesen und von dem Codierer für variable Wortlänge in entsprechende Abtastwerte s v umgesetzt. Vom Codierer 5 erhält die Lese-Steuerung 83 über einen Steuerbus SB die Angabe über die Wortlänge und gibt diese an den Multiplexer 9 weiter. Geht man davon aus, daß das erste Bit der Abtastwerte s v variabler Wortlänge stets bei der ersten der parallelen Ausgangsleitungen des Codierers 5 anliegt, so braucht für die Steuerung des Multiplexers nur eine Zähleinrichtung vorhanden sein, die (bei 1 oder 0 beginnend) mit den Übertragungstakt T 2 nur bis zur Wortlänge zählt und anschließend über eine erste Steuerleitung SL 1 vom Pufferspeicher 61 einen neuen codierten Abtastwert s c abruft. Der umfangreiche Wortlängenspeicher 81 für alle im Pufferspeicher befindlichen Abtastwerte kann deshalb entfallen. Der Multiplexer 9 erhält seine Steueradresse über Steuerleitungen SL 2.However, coded samples s c of constant word length are now written into the buffer memory 61 with the sampling clock T 1 . If necessary, the coded samples s c are read from the buffer memory by the read controller 83 and converted into corresponding samples s v by the variable word length encoder. The read controller 83 receives the information about the word length from the encoder 5 via a control bus SB and passes it on to the multiplexer 9 . Assuming that the first bit of the sample values s v of variable word length is always present at the first of the parallel output lines of the encoder 5 , only one counting device is required to control the multiplexer, which starts with 1 or 0 Transfer clock T 2 only counts up to the word length and then retrieves a new coded sample value s c from the buffer memory 61 via a first control line SL 1 . The extensive word length memory 81 for all the sample values in the buffer memory can therefore be omitted. The multiplexer 9 receives its control address via control lines SL 2 .
In Fig. 4 ist die Lese-Steuerung detailliert dargestellt. Sie besteht aus einem Rückwärts-Zähler 10 und einem Binärzähler 11, an deren zusammengeschalteten Takteingängen 3 der Übertragungstakt T 2 anliegt. Der Rückwärts-Zähler weist parallele Eingänge auf, sein Carry-Ausgang ist mit der ersten Steuerleitung SL 1 identisch.In FIG. 4, the read controller is shown in detail. It consists of a down counter 10 and a binary counter 11 , at the interconnected clock inputs 3 of which the transfer clock T 2 is present. The down counter has parallel inputs, its carry output is identical to the first control line SL 1 .
Sobald der Codierer 5 für variable Wortlänge einen Abtastwert codiert hat, gibt er einen Setzimpuls SI ab, durch den der Rückwärts-Zähler auf die codierte Wortlänge WL - hier zwischen 2 und 16 - eingestellt wird. Der Setzimpuls stellt gleichzeitig den Binärzähler 11 auf Null, wodurch über den Multiplexer 9 die erste Eingangsleitung des Codierers an den Ausgang 2 der Codiereinrichtung durchgeschaltet wird. Mit jedem Übertragungstaktimpuls wird der Binärzähler weitergeschaltet und damit enthält der Multiplexer eine um einen Binärwert erhöhte Steueradresse A 0 bis A 3. Gleichzeitig verringert sich der Zahlenwert des Rückwärts-Zählers 10 bis - nach der vollständigen Aussendung des Abtastwertes - über die erste Steuerleitung SL 1 ein neuer Abtastwert vom Pufferspeicher 61 ausgelesen wird. Als Binärzähler kann beispeilsweise der Baustein 74 S 177 und als Rückwärts-Zähler der Baustein 74 S 169 der Fa. Texas Instruments Verwendung finden. Bei der Steuerung sind viele Varianten möglich. Eine aus Laufzeitgründen erwünschte Zwischenspeicherung der Abtastwerte im Codierer 5 muß gegebenenfalls bei der Angabe der Wortlänge WL berücksichtigt werden.As soon as the encoder 5 for variable word length has encoded a sample value, it emits a set pulse SI , by means of which the down counter is set to the encoded word length WL - here between 2 and 16. The set pulse simultaneously sets the binary counter 11 to zero, as a result of which the first input line of the encoder is switched through to the output 2 of the coding device via the multiplexer 9 . With each transmission clock pulse, the binary counter is switched on and thus the multiplexer contains a control address A 0 to A 3 increased by a binary value. At the same time, the numerical value of the down counter 10 decreases until - after the complete transmission of the sample value - a new sample value is read out from the buffer memory 61 via the first control line SL 1 . For example, the 74 S 177 module can be used as a binary counter and the 74 S 169 module from Texas Instruments as a down counter. Many variants of the control are possible. If the sample values are temporarily stored in the encoder 5 for reasons of transit time, this may have to be taken into account when specifying the word length WL .
In Fig. 5 ist eine Variante der Steuerung dargestellt. Diese Variante setzt voraus, daß als Parallel-Seriell- Umsetzer ein Schieberegister 12 vorgesehen ist. Das Schieberegister weist Paralleleingänge auf, über die jeweils ein Abtastwert mit variabler Wortlänge s v eingespeichert wird. Diese Abtastwerte werden mit dem Übertragungstakt T 2 ausgeschoben. Als Lese-Stuerung ist hier nur - wie in Fig. 4 dargestellt - ein Rückwärts-Zähler oder - wie in Fig. 5 dargestellt - ein Schieberegister 13 notwendig. Dies Schieberegister weist ebenfalls Paralleleingänge auf. Entsprechend der codierten Wortlänge wird eine entsprechende Schieberegisterstufe auf die logische 1 gesetzt, sobald die Wortlänge des vom Codierer abgegebenenen Abtastwertes s v bekannt ist. Dies kann ebenfalls mit dem Übertragungstakt T 2 geschehen. Mit dem Übertragungstakt wird dann die logische 1 zum Ausgang des Schieberegisters, dieser entspricht der ersten Steuerleitung SL 1, geschoben, wobei nur logische Nullen nachgeschoben werden. Eine logische 1 der ersten Steuerleitung sorgt für den Abruf des nächsten Abtastwertes aus dem Pufferspeicher 61. Eine Steuerung des Schieberegisters 12 ist nicht erforderlich, da automatisch der nächste Abtastwert s v eingespeichert wird; gegebenenfalls können logische Nullen oder Einsen nachgeschoben werden. Als Schieberegister können jeweils zwei in Reihe geschaltete Bausteine 54 LS 166 der Fa. Texas Instruments verwendet werden.In Fig. 5 a variant of the control is shown. This variant assumes that a shift register 12 is provided as a parallel-to-serial converter. The shift register has parallel inputs via which a sample value with variable word length s v is stored in each case. These samples are shifted out with the transmission clock T 2 . As a read-only Stuerung is here - as shown in FIG. 4 - is a down counter, or - as in Fig. 5 are shown - a shift register 13 necessary. This shift register also has parallel inputs. Corresponding to the coded word length, a corresponding shift register stage is set to logic 1 as soon as the word length of the sample value s v output by the encoder is known. This can also be done with the transfer clock T 2 . With the transfer clock, the logical 1 is then shifted to the output of the shift register, which corresponds to the first control line SL 1 , with only logical zeros being shifted. A logical 1 of the first control line ensures that the next sample value is called up from the buffer memory 61 . It is not necessary to control the shift register 12 since the next sample value s v is automatically stored; if necessary, logical zeros or ones can be added. Two blocks 54 LS 166 from Texas Instruments connected in series can be used as shift registers.
Claims (7)
daß dem Coder (4) der Pufferspeicher (61) direkt nachgeschaltet ist, daß dem Pufferspeicher (61) der Codierer (5) für variable Wortlänge nachgeschaltet ist
und daß eine Lese-Steuerung (83) vorgesehen ist, die über einen Steuerbus (SB) an den Codierer (5) für variable Wortlänge angeschlossen ist, der der Übertragungstakt (T 2) zugeführt ist und die über eine erste Steuerleitung (SL 1) codierte Abtastwerte (s c ) vom Pufferspeicher (61) abruft.1. Coding device for converting digital samples ( s ) with constant word length into coded samples ( s v ) of variable word length with a coder ( 4 ), to which the samples ( s ) are fed, with an encoder ( 5 ) for variable word length, with a buffer memory ( 61 ) with a downstream parallel-serial converter and with control devices, characterized in that
that the coder ( 4 ) is followed by the buffer memory ( 61 ), that the buffer ( 61 ) is followed by the encoder ( 5 ) for variable word length
and that a read controller ( 83 ) is provided which is connected via a control bus ( SB ) to the encoder ( 5 ) for variable word length, to which the transmission clock ( T 2 ) is fed and which is connected via a first control line ( SL 1 ) retrieves coded samples ( s c ) from the buffer memory ( 61 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863602808 DE3602808A1 (en) | 1986-01-30 | 1986-01-30 | Code device for variable word length |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863602808 DE3602808A1 (en) | 1986-01-30 | 1986-01-30 | Code device for variable word length |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3602808A1 true DE3602808A1 (en) | 1987-08-06 |
| DE3602808C2 DE3602808C2 (en) | 1991-01-10 |
Family
ID=6292978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19863602808 Granted DE3602808A1 (en) | 1986-01-30 | 1986-01-30 | Code device for variable word length |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3602808A1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0384782A1 (en) * | 1989-02-24 | 1990-08-29 | General Electric Company | Non-destructive lossless image coder |
| US5062125A (en) * | 1988-08-05 | 1991-10-29 | Telecommunications Radioelectriques Et Telephoniques | Statistic coding arrangement for producing code words comprising a variable number of bits |
| EP0560339A1 (en) * | 1992-03-10 | 1993-09-15 | Sony Corporation | Modulating method and demodulating method as well as modulating apparatus and demodulating apparatus |
| US5537422A (en) * | 1992-06-30 | 1996-07-16 | Sony Corporation | Synchronization signal detector, synchronization signal detecting method and demodulator |
| DE4405639C2 (en) * | 1993-02-22 | 2000-08-03 | Hyundai Electronics Ind | Coding device with variable length |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE113446C (en) * | ||||
| EP0138080A2 (en) * | 1983-10-05 | 1985-04-24 | International Business Machines Corporation | Communication system using variable length character code and coding method |
| WO1985002529A1 (en) * | 1983-12-12 | 1985-06-20 | Sri International | Data compression system and method for processing digital sample signals |
| US4530088A (en) * | 1983-02-15 | 1985-07-16 | Sperry Corporation | Group coding system for serial data transmission |
| EP0149893A1 (en) * | 1983-12-08 | 1985-07-31 | Crosfield Electronics Limited | Apparatus for coding and decoding data |
| US4536742A (en) * | 1982-09-15 | 1985-08-20 | U.S. Philips Corporation | Method of encoding a stream of data bits, device for carring out the method, and device for decoding a stream of data bits |
| DE3405184A1 (en) * | 1984-02-14 | 1985-09-05 | Siemens AG, 1000 Berlin und 8000 München | Transmission system |
| DE3510539A1 (en) * | 1984-03-23 | 1985-10-03 | Rca Corp., Princeton, N.J. | VIDEO SIGNAL FULL FRAME STORAGE SYSTEM WITH REDUCED MEMORY |
| FR2565441A1 (en) * | 1984-06-05 | 1985-12-06 | Canon Kk | APPARATUS FOR COMPRESSING IMAGE DATA. |
| WO1986000166A1 (en) * | 1984-06-15 | 1986-01-03 | American Telephone & Telegraph Company | Encapsulating compound and articles comprising same |
| WO1986000479A1 (en) * | 1984-06-19 | 1986-01-16 | Telebyte Corporation | Data compression apparatus and method |
| US4571575A (en) * | 1984-05-03 | 1986-02-18 | Sunol Systems Incorporated | Synchronization-promoting data coding method |
-
1986
- 1986-01-30 DE DE19863602808 patent/DE3602808A1/en active Granted
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE113446C (en) * | ||||
| US4536742A (en) * | 1982-09-15 | 1985-08-20 | U.S. Philips Corporation | Method of encoding a stream of data bits, device for carring out the method, and device for decoding a stream of data bits |
| US4530088A (en) * | 1983-02-15 | 1985-07-16 | Sperry Corporation | Group coding system for serial data transmission |
| EP0138080A2 (en) * | 1983-10-05 | 1985-04-24 | International Business Machines Corporation | Communication system using variable length character code and coding method |
| EP0149893A1 (en) * | 1983-12-08 | 1985-07-31 | Crosfield Electronics Limited | Apparatus for coding and decoding data |
| WO1985002529A1 (en) * | 1983-12-12 | 1985-06-20 | Sri International | Data compression system and method for processing digital sample signals |
| DE3405184A1 (en) * | 1984-02-14 | 1985-09-05 | Siemens AG, 1000 Berlin und 8000 München | Transmission system |
| DE3510539A1 (en) * | 1984-03-23 | 1985-10-03 | Rca Corp., Princeton, N.J. | VIDEO SIGNAL FULL FRAME STORAGE SYSTEM WITH REDUCED MEMORY |
| US4571575A (en) * | 1984-05-03 | 1986-02-18 | Sunol Systems Incorporated | Synchronization-promoting data coding method |
| FR2565441A1 (en) * | 1984-06-05 | 1985-12-06 | Canon Kk | APPARATUS FOR COMPRESSING IMAGE DATA. |
| WO1986000166A1 (en) * | 1984-06-15 | 1986-01-03 | American Telephone & Telegraph Company | Encapsulating compound and articles comprising same |
| WO1986000479A1 (en) * | 1984-06-19 | 1986-01-16 | Telebyte Corporation | Data compression apparatus and method |
Non-Patent Citations (1)
| Title |
|---|
| US-Z: IEEE Transactions on Communications, Vol. COM-33, No.5, May 1985, S.491-494 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5062125A (en) * | 1988-08-05 | 1991-10-29 | Telecommunications Radioelectriques Et Telephoniques | Statistic coding arrangement for producing code words comprising a variable number of bits |
| EP0384782A1 (en) * | 1989-02-24 | 1990-08-29 | General Electric Company | Non-destructive lossless image coder |
| EP0560339A1 (en) * | 1992-03-10 | 1993-09-15 | Sony Corporation | Modulating method and demodulating method as well as modulating apparatus and demodulating apparatus |
| US5400023A (en) * | 1992-03-10 | 1995-03-21 | Sony Corporation | Modulating method and demodulating method as well as modulating apparatus and demodulating apparatus |
| US5537422A (en) * | 1992-06-30 | 1996-07-16 | Sony Corporation | Synchronization signal detector, synchronization signal detecting method and demodulator |
| DE4405639C2 (en) * | 1993-02-22 | 2000-08-03 | Hyundai Electronics Ind | Coding device with variable length |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3602808C2 (en) | 1991-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3026018C2 (en) | Facsimile transceiver | |
| DE2124754C3 (en) | Method and device for differential pulse code modulation | |
| DE2231458A1 (en) | DIGITAL FREQUENCY COMPOSER | |
| DE2264090B2 (en) | Data compression | |
| DE3039726A1 (en) | METHOD AND DEVICE FOR CODING A DIGITAL SIGNAL WITH A LOW COMPONENT | |
| DE2614916A1 (en) | CONVERTER FOR CODE CONVERSION | |
| DE1296182B (en) | Method for transmitting binary-coded information signals and coders for outputting such signals and decoders that can be operated with them | |
| DE2805294C2 (en) | Coding transmission system for facsimile signals | |
| DE2451983A1 (en) | DIGITAL / ANALOG CONVERTER | |
| DE3404436A1 (en) | DATA PROCESSING DEVICE | |
| DE3602808C2 (en) | ||
| DE2458119C3 (en) | Method and arrangement for facsimile coding | |
| EP0769853B1 (en) | Logic block for a viterbi decoder | |
| DE3033914A1 (en) | DIGITAL / ANALOG CONVERTER AND PCM CODER THEREFOR. | |
| DE4405639C2 (en) | Coding device with variable length | |
| EP0148460B1 (en) | Arrangement for the transmission of television-signal components | |
| EP0262731A2 (en) | Data signal transcoding circuitry | |
| DE2253378B2 (en) | Method and arrangement for coding facsimile signals | |
| DE2143470A1 (en) | Code converter | |
| DE2365218B2 (en) | PROCESS FOR CODING AND COMPRESSING BLACK AND WHITE VIDEO INFORMATION AND DEVICE FOR CARRYING OUT THE PROCESS | |
| DE2326644C3 (en) | Method for data compression of communication signals | |
| DE2559263A1 (en) | Block quantisation distortion compensator in DPCM picture coders - operates by displacing blocks containing one or more picture points in consecutive lines | |
| EP0180793B1 (en) | Arrangement for the conversion of variable-length code words into constant-length data words | |
| DE4234341C1 (en) | Circuit arrangement for converting digital audio signals | |
| EP0905609B1 (en) | Shiftregister arrangement selectively processing variable length input data words |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |