DE3602808C2

DE3602808C2 -

Info

Publication number: DE3602808C2
Application number: DE19863602808
Authority: DE
Inventors: Hans-Joachim Dr.-Ing. 8038 Groebenzell De Grallert
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1986-01-30
Filing date: 1986-01-30
Publication date: 1991-01-10
Also published as: DE3602808A1

Description

Die Erfindung betrifft eine Codiereinrichtung für variable Wortlängen nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a coding device for variable Word lengths according to the preamble of patent claim 1.

Zur Übertragung von Bild- und Tonsignalen wird häufig eine Codierung mit variabler Wortlänge zur Datenreduktion eingesetzt. Bei den bekannten Codiereinrichtungen ist einem Codierer für variable Wortlängen ein Puffer speicher nachgeschaltet, der die mit konstanten Wort takt - jedoch unterschiedlicher Wortlänge - codierten Abtastwerte zwischenspeichert und in einen seriellen Datenstrom von konstanter Geschwindigkeit verwandelt. In Abhängigkeit vom Füllgrad der Speichereinrichtung wird ein Bild- oder Toncoder und/oder der Codierer für variable Wortlängen gesteuert. Wenn die Worte parallel in den Pufferspeicher eingeschrieben werden, dann muß dieser stets für die maximale Wortlänge ausgelegt sein und eine Lese-Steuereinrichtung muß für die Umsetzung der codierten Abtastwerte variabler Länge in den konstanten Datenstrom sorgen.For the transmission of picture and sound signals is common encoding with variable word length for data reduction used. In the known coding devices is a buffer for a variable word length encoder memory downstream of the with constant word clock - but different word length - coded Samples temporarily stored and in a serial Data stream transformed by constant speed. Depending on the fill level of the storage device becomes an image or sound encoder and / or the encoder for variable word lengths controlled. If the words in parallel must be written into the buffer memory, then this must always be designed for the maximum word length and a read controller is required for implementation the coded samples of variable length in the constant Data stream.

In der deutschen Offenlegungsschrift DE 34 05 184 ist ein solches Übertragungssystem beschrieben. Sendeseitig werden PCM-Codewörter in DPCM-Codewörter umgesetzt, in einem Codierer in unterschiedliche Länge Codewörter umgesetzt und über einen Pufferspeicher ausgesendet.In German published patent application DE 34 05 184 there is a described such a transmission system. Be sending side PCM code words converted to DPCM code words in an encoder implemented in different lengths of code words and one Buffer memory sent.

In der europäischen Patentanmeldung 01 49 893 ist ein Verfahren zur Codierung für eine Abtasteinrichtung (Scanner) beschrieben, das sich insbesondere für die Lauflängencodierung eignet. Nach diesem Verfahren kann eine Codierung für variable Wortlänge durchgeführt werden.In European patent application 01 49 893 there is a procedure described for coding for a scanner (scanner), which is particularly suitable for run length coding. To This method can encode variable word length be performed.

Aufgabe der Erfindung ist es eine mit geringem Aufwand arbeitende Codiereinrichtung für variable Wortlängen anzugeben.The object of the invention is one with little effort working coding device for variable word lengths specify.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.This object is achieved by the in claim 1 specified features solved.

Vorteilhafte Ausbildungen der Erfindung sind in den Unter ansprüchen angegeben. Advantageous embodiments of the invention are in the sub claims specified.

Erfindungsgemäß wurde die Reihenfolge des Pufferspeichers und des Codierers für variable Wortlängen vertauscht. Dies hat zunächst den Vorteil, daß die Wortbreite des Pufferspeichers nur der Wortbreite der codierten Abtastwerte entspricht. Auch die Lese-Steuerung wird besonders einfach, da sie jeweils nur die Wortlänge eines einzigen Datenwortes speichern braucht und nach Aussendung dieses codierten Abtastwertes einen neuen Abtastwert aus dem Pufferspeicher abruft. An dem Parallelausgang des Codierers für variable Wortlänge wird vorteilhaft als Parallel-Seriell-Umsetzer ein Schieberegister angeschlossen.According to the order of the buffer memory and the encoder for variable word lengths interchanged. This first has the advantage that the word width of the buffer memory only the word length of the coded samples corresponds. Reading control is also particularly easy, since they are only the length of one word Save data word and after sending this encoded sample a new sample from the Buffer memory retrieves. At the parallel output of the encoder for variable word length is advantageous as A shift register connected in parallel-serial converter.

Ausführungsbeispiele der Erfindung werden anhand von Figuren näher erläutert. Es zeigtEmbodiments of the invention are based on Figures explained in more detail. It shows

Fig. 1 ein Prinzipschaltbild einer Codiereinrichtung, Fig. 1 is a block diagram of a coding device,

Fig. 2 ein detailliertes Prinzipschaltbild der Codiereinrichtung, Fig. 2 is a detailed block diagram of the encoder,

Fig. 3 ein Prinzipschaltbild der erfindungsgemäßen Codiereinrichtung, Fig. 3 is a block diagram of the encoder according to the invention,

Fig. 4 eine Lesesteuerung und Fig. 4 is a read control and

Fig. 5 eine weitere Lesesteuerung mit einem Schieberegister als Parallel-Seriell-Umsetzer. Fig. 5 shows another read control with a shift register as a parallel-serial converter.

Die in Fig. 1 dargestellte Codiereinrichtung weist die Reihenschaltung eines Coders 4, eines Codierers 5 für variable Wortlänge und einer Speichereinrichtung 6 auf. Eine Lese-Steuereinrichtung 8 greift in die Speichereinrichtung 6 ein und eine Coder-Steuerung 7, die von der Speichereinrichtung 6 ein Füllgrad-Signal erhält, greift in den Coder 4 und/oder in den Codierer für variable Wortlängen 5 (CVWL) ein. The coding device shown in FIG. 1 has the series connection of a coder 4 , a coder 5 for variable word lengths and a storage device 6 . A read control device 8 intervenes in the memory device 6 and a coder controller 7 , which receives a filling level signal from the memory device 6 , intervenes in the coder 4 and / or in the coder for variable word lengths 5 (CVWL).

Am Codereingang 1 liegen digitalisierte Abtastwerte s an, die der Coder in codierte Abtastwerte umwandelt. Als Coder kann beispielsweise ein DPCM-Coder oder ein Transformationscoder angesetzt werden. Die codierten Abtastwerte s_c werden von dem Codierer 5 für variable Wortlänge in Codewörter umgesetzt, die entsprechend ihrer Häufigkeit eine unterschiedliche Wortlänge aufweisen. Die Codierung erfolgt beispielsweise nach dem Shannon-Fano-Code oder nach dem Huffman-Code. Die am Ausgang des Codierers 5 abgegebenen Abtastwerte s_v mit variabler Wortlänge werden der Speichereinrichtung 6 zugeführt. Diese arbeitet als Pufferspeicher und sorgt dafür, daß an ihrem Ausgang 2 ein kontinuierlicher serieller Datenstrom abgegeben wird. Die unterschiedlichen Wortlängen bedingen eine spezielle Steuerung der Speichereinrichtung 6. Dies wird durch die Lese-Steuereinheit 8 (LESE-ST-E) ermöglicht, die einmal von dem Codierer 5 für variable Wortlängen Informationen über die Wortlängen erhält und der über einen Eingang 3 der Übertragungstakt T₂ zugeführt wird. Die Information über die Wortlängen können auch über die Speichereinrichtung 6 der Lese-Steuereinrichtung zugeführt werden. Bei der Speichereinrichtung wird ständig der Füllgrad überwacht. Die Füllgrad-Signale FG werden der Coder- Steuerung 7 zugeführt, die im häufigsten Fall nur in den Coder 4 eingreift, aber auch den Codierer für variable Wortlänge 5 steuern kann. Bei zu hohem Füllgrad der Speichereinrichtung wird beispielsweise die Quantisierungskennlinie geändert. Weitere Möglichkeiten sind eine Änderung der Codierungsvorschriften des Codierers 5 oder eine Änderung der Abtastrate. Der Coder 4 und der Codierer 5 arbeitet im allgemeinen mit dem Abtasttakt T₁, mit dem auch die Abtastwerte s_v mit variabler Wortlänge in die Speichereinrichtung 6 eingeschrieben werden. Die an den Verbindungsleitungen stehenden Zahlenwerte (10; 2 . . . 16) geben jeweils die Wortbreite der Informationen an. Bei den Abtastwerten s_v mit variabler Wortlänge schwankt die Wortlänge z. B. zwischen 2 und 16. Durch die Coder-Steuerung wird dafür gesorgt, daß die Datenrate im Mittel der Übertragungsrate am Ausgang der Speichereinrichtung entspricht.Digitized sample values s are present at the code input 1 , which the coder converts into coded sample values. For example, a DPCM coder or a transformation coder can be used as the coder. The coded sample values s _c are converted by the encoder 5 for variable word lengths into code words which have a different word length according to their frequency. The coding is carried out, for example, according to the Shannon Fano code or according to the Huffman code. The sampled values s _v with variable word length output at the output of the encoder 5 are fed to the memory device 6 . This works as a buffer memory and ensures that a continuous serial data stream is output at its output 2 . The different word lengths require special control of the memory device 6 . This is made possible by the read control unit 8 (READ-ST-E), which receives information about the word lengths from the encoder 5 for variable word lengths and which is supplied with the transmission clock T ₂ via an input 3 . The information about the word lengths can also be supplied to the read control device via the memory device 6 . The filling level is constantly monitored in the storage device. The degree of filling signals FG are fed to the encoder controller 7 , which in the most frequent case only intervenes in the encoder 4 , but can also control the encoder for variable word length 5 . If the filling level of the storage device is too high, the quantization characteristic curve is changed, for example. Further possibilities are a change in the coding regulations of the encoder 5 or a change in the sampling rate. The coder 4 and the coder 5 generally operate with the sampling clock T ₁ , with which the sampling values s _v with variable word length are also written into the memory device 6 . The numerical values (10; 2... 16) on the connecting lines each indicate the word length of the information. For the sample values s _v with a variable word length, the word length fluctuates z. B. between 2 and 16. The encoder control ensures that the data rate corresponds on average to the transmission rate at the output of the memory device.

In Fig. 2 sind die Speichereinrichtung 6 und die Lese- Steuereinrichtung 8 ausführlicher dargestellt. Die Speicherrichtung 6 enthält einen Pufferspeicher 61 mit parallelen Eingängen und parallelen Ausgängen. Die Anzahl der Eingänge und die Anzahl der Ausgänge entspricht der maximalen Länge der Abtastwerte s_v mit variabler Wortlänge. Die Speicherausgänge sind mit den Eingängen eines als Parallel-Seriell-Umsetzer arbeitenden Multiplexers 9 verbunden. Die Lese-Steuereinrichtung setzt sich aus einem Wortlängenspeicher 81 (der auch Teil des Pufferspeichers 61 sein kann) auch der Lese-Steuerung 82 zusammen.In FIG. 2, the memory device 6 and the reader are shown in greater detail control means. 8 The memory direction 6 contains a buffer memory 61 with parallel inputs and parallel outputs. The number of inputs and the number of outputs correspond to the maximum length of the sample values s _v with variable word length. The memory outputs are connected to the inputs of a multiplexer 9 working as a parallel-serial converter. The read control device is composed of a word length memory 81 (which can also be part of the buffer memory 61 ) and the read control 82 .

Der Pufferspeicher ist wortweise organisiert. Nicht benötigte Speicherplätze bleiben unbeschrieben. Zu jedem eingeschriebenen Datenwort wird die entsprechende Wortlänge in den Wortlängen-Speicher 81 eingegeben. Der Lese- Steuerung 82 wird zu jedem am Speicherausgang anliegenden Abtastwert vom Wortlängen-Speicher die Wortlänge mitgeteilt. Sie veranlaßt mit dem Rhythmus des Übertragungstaktes T₂ die Steuerung des Multiplexers 9, der an seinem Ausgang die der Wortlänge entsprechende Anzahl von Bits abgibt und ruft nach jedem vollständig ausgesendeten Abtastwert s_v einen neuen Abtastwert aus dem Pufferspeicher 61 ab.The buffer memory is organized word by word. Storage locations that are not required remain blank. The corresponding word length is entered into the word length memory 81 for each data word written. The read controller 82 is informed of the word length for each sample value present at the memory output from the word length memory. It triggers the control of the multiplexer 9 with the rhythm of the transmission clock T _2, which outputs the number of bits corresponding to the word length at its output and calls a new sample value from the buffer memory 61 after each completely transmitted sample value s _v .

In Fig. 3 ist die erfindungsgemäße Codiereinrichtung dargestellt. Die Reihenfolge des Pufferspeichers 61 und des Codierers 5 für variable Wortlänge ist vertauscht, so daß jetzt eine Reihenschaltung von Coder 4, Pufferspeicher 61, Codierer für variable Wortlänge 5 und Multiplexer 9 die wesentlichen Bestandteile der Codiereinrichtung bilden. In Fig. 3 the coding device according to the invention is shown. The sequence of the buffer memory 61 and the encoder 5 for variable word length is interchanged, so that a series connection of encoder 4 , buffer memory 61 , encoder for variable word length 5 and multiplexer 9 now form the essential components of the coding device.

Die Coder-Steuerung 7 und eine einfach aufgebaute Lese- Steuerung 83 sind in derselben Weise wie in Fig. 2 angeschaltet.The encoder controller 7 and a simply constructed reading controller 83 are switched on in the same way as in FIG. 2.

In den Pufferspeicher 61 werden jetzt jedoch codierte Abtastwerte s_c konstanter Wortlänge mit dem Abtasttakt T₁ eingeschrieben. Aus dem Pufferspeicher werden die codierten Abtastwerte s_c bei Bedarf von der Lese-Steuerung 83 ausgelesen und von dem Codierer für variable Wortlänge in entsprechende Abtastwerte s_v umgesetzt. Vom Codierer 5 erhält die Lese-Steuerung 83 über einen Steuerbus SB die Angabe über die Wortlänge und gibt diese an den Multiplexer 9 weiter. Geht man davon aus, daß das erste Bit der Abtastwerte s_v variabler Wortlänge stets bei der ersten der parallelen Ausgangsleitungen des Codierers 5 anliegt, so braucht für die Steuerung des Multiplexers nur eine Zähleinrichtung vorhanden sein, die (bei 1 oder 0 beginnend) mit den Übertragungstakt T₂ nur bis zur Wortlänge zählt und anschließend über eine erste Steuerleitung SL1 vom Pufferspeicher 61 einen neuen codierten Abtastwert s_c abruft. Der umfangreiche Wortlängenspeicher 81 für alle im Pufferspeicher befindlichen Abtastwerte kann deshalb entfallen. Der Multiplexer 9 erhält seine Steueradresse über Steuerleitungen SL2.However, coded samples s _{c of} constant word length are now written into the buffer memory 61 with the sampling clock T ₁ . If necessary, the coded samples s _{c are} read from the buffer memory by the read controller 83 and converted into corresponding samples s _v by the variable word length encoder. The read controller 83 receives the information about the word length from the encoder 5 via a control bus SB and passes it on to the multiplexer 9 . Assuming that the first bit of the sample values s _{v of} variable word length is always present at the first of the parallel output lines of the encoder 5 , only one counting device is required to control the multiplexer, which starts with 1 or 0 Transfer clock T ₂ only counts up to the word length and then retrieves a new coded sample value s _c from the buffer memory 61 via a first control line SL 1 . The extensive word length memory 81 for all the sample values in the buffer memory can therefore be omitted. The multiplexer 9 receives its control address via control lines SL 2 .

In Fig. 4 ist die Lese-Steuerung detailliert dargestellt. Sie besteht aus einem Rückwärts-Zähler 10 und einem Binärzähler 11, an deren zusammengeschalteten Takteingängen 3 der Übertragungstakt T₂ anliegt. Der Rückwärts-Zähler weist parallele Eingänge auf, sein Carry-Ausgang ist mit der ersten Steuerleitung SL1 identisch.In FIG. 4, the read controller is shown in detail. It consists of a down counter 10 and a binary counter 11 , at the interconnected clock inputs 3 of which the transfer clock T ₂ is present. The down counter has parallel inputs, its carry output is identical to the first control line SL 1 .

Sobald der Codierer 5 für variable Wortlänge einen Abtastwert codiert hat, gibt er einen Setzimpuls SI ab, durch den der Rückwärts-Zähler auf die codierte Wortlänge WL - hier zwischen 2 und 16 - eingestellt wird. Der Setzimpuls stellt gleichzeitig den Binärzähler 11 auf Null, wodurch über den Multiplexer 9 die erste Eingangsleitung des Codierers an den Ausgang 2 der Codiereinrichtung durchgeschaltet wird. Mit jedem Übertragungstaktimpuls wird der Binärzähler weitergeschaltet und damit enthält der Multiplexer eine um einen Binärwert erhöhte Steueradresse A₀ bis A₃. Gleichzeitig verringert sich der Zahlenwert des Rückwärts-Zählers 10 bis - nach der vollständigen Aussendung des Abtastwertes - über die erste Steuerleitung SL1 ein neuer Abtastwert vom Pufferspeicher 61 ausgelesen wird. Als Binärzähler kann beispielsweise der Baustein 74 S 177 und als Rückwärts-Zähler der Baustein 74 S 169 der Fa. Texas Instruments Verwendung finden. Bei der Steuerung sind viele Varianten möglich. Eine aus Laufzeitgründen erwünschte Zwischenspeicherung der Abtastwerte im Codierer 5 muß gegebenenfalls bei der Angabe der Wortlänge WL berücksichtigt werden.As soon as the encoder 5 for variable word length has encoded a sample value, it emits a set pulse SI, by means of which the down counter is set to the encoded word length WL - here between 2 and 16. The set pulse simultaneously sets the binary counter 11 to zero, as a result of which the first input line of the encoder is switched through to the output 2 of the coding device via the multiplexer 9 . With each transmission clock pulse, the binary counter is switched on and thus the multiplexer contains a control address A ₀ to A ₃ increased by a binary value. At the same time, the numerical value of the down counter 10 decreases until - after the complete transmission of the sample value - a new sample value is read out from the buffer memory 61 via the first control line SL 1 . The 74 S 177 module and the 74 S 169 module from Texas Instruments, for example, can be used as the binary counter. Many variants of the control are possible. If the sample values are temporarily stored in the encoder 5 for reasons of transit time, this may have to be taken into account when specifying the word length WL.

In Fig. 5 ist eine Variante der Steuerung dargestellt. Diese Variante setzt voraus, daß als Parallel-Seriell- Umsetzer ein Schieberegister 12 vorgesehen ist. Das Schieberegister weist Paralleleingänge auf, über die jeweils ein Abtastwert mit variabler Wortlänge s_v eingespeichert wird. Diese Abtastwerte werden mit dem Übertragungstakt T₂ ausgeschoben. Als Lese-Steuerung ist hier nur - wie in Fig. 4 dargestellt - ein Rückwärts-Zähler oder - wie in Fig. 5 dargestellt - ein Schieberegister 13 notwendig. Dies Schieberegister weist ebenfalls Paralleleingänge auf. Entsprechend der codierten Wortlänge wird eine entsprechende Schieberegisterstufe auf die logische 1 gesetzt, sobald die Wortlänge des vom Codierer abgegebenenen Abtastwertes s_v bekannt ist. Dies kann ebenfalls mit dem Übertragungstakt T₂ geschehen. Mit dem Übertragungstakt wird dann die logische 1 zum Ausgang des Schieberegisters, dieser entspricht der ersten Steuerleitung SL1, geschoben, wobei nur logische Nullen nachgeschoben werden. Eine logische 1 der ersten Steuerleitung sorgt für den Abruf des nächsten Abtastwertes aus dem Pufferspeicher 61. Eine Steuerung des Schieberegisters 12 ist nicht erforderlich, da automatisch der nächste Abtastwert s_v eingespeichert wird; gegebenenfalls können logische Nullen oder Einsen nachgeschoben werden. Als Schieberegister können jeweils zwei in Reihe geschaltete Bausteine 54 LS 166 der Fa. Texas Instruments verwendet werden.In Fig. 5 a variant of the control is shown. This variant assumes that a shift register 12 is provided as a parallel-to-serial converter. The shift register has parallel inputs via which a sample value with variable word length s _{v is} stored in each case. These samples are shifted out with the transmission clock T ₂ . As a read-only control is here - as shown in FIG. 4 - is a down counter, or - as in Fig. 5 are shown - a shift register 13 necessary. This shift register also has parallel inputs. Corresponding to the coded word length, a corresponding shift register stage is set to logic 1 as soon as the word length of the sample value s _v output by the encoder is known. This can also be done with the transfer clock T ₂ . With the transfer clock, the logical 1 is then shifted to the output of the shift register, which corresponds to the first control line SL 1 , with only logical zeros being shifted. A logical 1 of the first control line ensures that the next sample value is called up from the buffer memory 61 . It is not necessary to control the shift register 12 since the next sample value s _v is automatically stored; if necessary, logical zeros or ones can be added. Two blocks 54 LS 166 from Texas Instruments connected in series can be used as shift registers.

Claims

1. Coding device for converting digital samples (s) with constant word length into coded samples (s _v ) of variable word length with a coder ( 4 ), to which the samples (s) are fed, with an encoder ( 5 ) for variable word length, with a buffer memory ( 61 ) with a downstream parallel-serial converter and with control devices, characterized in that
that the coder ( 4 ) is followed by the buffer memory ( 61 ), that the buffer memory ( 61 ) is followed by the encoder ( 5 ) for variable word length
and that a read controller ( 83 ) is provided which is connected via a control bus (SB) to the encoder ( 5 ) for variable word length, to which the transmission clock (T ₂ ) is fed and which is connected via a first control line (SL 1 ) retrieves coded samples (s _c ) from the buffer memory ( 61 ).

2. Coding device according to claim 1, characterized in that a multiplexer ( 9 ) is connected to parallel outputs of the encoder ( 5 ) for variable word length.

3. Coding device according to claim 1, characterized in that a shift register ( 12 ) with parallel inputs is connected to the parallel outputs of the encoder ( 5 ) for variable word length.

4. Coding device according to claim 1, characterized in that an adjustable counter ( 10 ) is provided as a read controller ( 83 ), which is clocked with the transfer clock (T ₂ ), and that at an output of this counter a read signal for the buffer memory ( 61 ) is delivered via the first control line (SL 1 ).

5. Coding device according to claim 4, characterized in that a down counter ( 10 ) is provided as a counter, which outputs the read signal at its carry output.

6. Coding device according to claim 2 or 3, characterized in that a shift register ( 13 ) with parallel inputs is provided as the read controller ( 83 ), that a flip-flop of the shift register corresponding to the variable word length (WL) is set by the encoder ( 5 ) that the shift register ( 13 ) is clocked by the transfer clock (T ₂ ) and outputs the read signal for the buffer memory ( 61 ) via the first control line (SL 1 ) at its serial output.

7. Coding device according to claim 2, characterized in that for controlling the multiplexer ( 9 ) in the read controller ( 83 ) a binary counter ( 11 ) is additionally provided, the clock input of the transmission clock (T ₂ ) and the outputs thereof are connected to control inputs of the multiplexer ( 9 ), and that the binary counter ( 11 ) is set to its basic position (zero) at the beginning of a sample value (s _v ) of variable word length to be sent.