-
-
Verfahren und Einrichtung zur Fehlererkennung bei
-
Meßeinrichtungen Meßeinrichtungen Die Erfindung betrifft ein Verfahren
zur Fehlererkennung bei Meßeinrichtungen gemäß dem Oberbegriff des Anspruchs 1.
-
Absolute und inkrementale Meßeinrichtungen werden insbesondere bei
Bearbeitungsmaschinen zur Messung der Relativlage eines Werkzeugs bezüglich eines
zu bearbeitenden Werkstücks sowie bei Koordinatenmeßmaschinen zur Ermittlung von
Lage und/oder Abmessungen von Prüfobjekten eingesetzt.
-
Inkremental arbeitende Lagemeßeinrichtungen beruhen bekanntlich auf
der Impuls-Zuwachsmethode, die jede Veränderung des Wertes der Meßgröße in Impulsen
zählt (US-PS 26 85 082). Bei inkrementalen Meßeinrichtungen besteht somit keine
feste Beziehung zu der ursprünglichen Ausgangslage. Dies hat zur Folge, daß ein
einmal auftretender Meßfehler auch sämtliche nachfolgenden Messungen verfälscht.
-
Es sind bereits Einrichtungen zur Fehlersicherung
bei
inkrementalen Meßeinrichtungen bekannt geworden.
-
Bei diesen werden in einen Übertragungsweg eingestreute Störimpulse
unterdrückt, indem die zu übertragenden' Signale als komplementäre Signale gleicher
Phasenlage auf verschiedenen Kanälen einem logischen Netzwerk auf der Empfängerseite
zugeführt werden. Uber den Ausgang des logischen Netzwerkes werden nur dann Impulse
abgegeben, wenn auf beiden übertragungskanälen gleichzeitig zwei komplementäre Signale
eintreffen (DE-AS 12 21 668).
-
Mit Einrichtungen dieser Art können jedoch keine Meßfehler festgestellt
werden, die durch fehlerhafte Signalparameter der elektrischen Abtastsignale (fehlerhafte
Amplitudenhöhen und Unsymmetrie der einzelnen Abtastsignale sowie Amplitudenhöhenungleichheit
und fehlerhafte Phasendifferenz zwischen jeweils zwei zueinander phasenversetzten
Abtastsignalen), etwa infolge von Verschmutzungen der Meßteilung, hervorgerufen
werden. Bestimmte Amplitudenhöhen und eine Symmetrie der einzelnen Abtastsignale
sowie eine Amplitudenhöhengleichheit und eine bestimmte Phasendifferenz zwischen
jeweils zwei Abtastsignalen sind aber Voraussetzung für eine einwandfreie Messung.
-
Aus der DE-PS 22 07 224 ist eine fehlergesicherte inkrementale Lagemeßeinrichtung
bekannt, bei der eine Meßteilung von vier Abtastern zur Erzeugung von vier zueinander
phasenversetzten Binärsignalen abgetastet wird. Ein logisches Netzwerk erzeugt mit
bekannten logischen Schalt- und Verknüpfungselementen an seinem Ausgang ein Binärsignal,
das gleich einem ausgewählten der vier Binärsignale der Abtaster ist, wenn an seinem
Eingang eine erlaubte Kombination dieser Binärsignale bei fehlerfreiem Arbeiten
der Abtaster anliegt, und das ungleich dem ausgewählten Binärsignal ist, wenn an
seinem Eingang eine verbotene Kombination dieser Binärsignale bei fehlerhaftem Arbeiten
der Abtaster anliegt. Das vom logischen Netzwerk erzeugte Binärsignal und das ausgewählte
Bi-
närsignal steuern jeweils einen Zähler an, deren Zählergebnisse
von einem Komparator verglichen werden, der von einer Taktfrequenz beaufschlagt
ist.
-
Bei einem Gleichstand der zu vergleichenden Zählergebnisse der beiden
Zähler und bei einem einwandfreien Arbeiten des Komparators liegt an dessem Ausgang
wiederum die Taktfrequenz vor, deren Vorhandensein das einwandfreie Arbeiten der
gesamten Einrichtung anzeigt. Diese Taktfrequenz durchläuft vor dem Komparator nacheinander
noch eine Reihe von Vergleichen, die zur Überwachung der Fehlerfreiheit der Schalt-
und Verknüpfungselemente des logischen Netzwerkes jeweils Paare von Signalen dieser
Elemente auf Gleichheit überprüfen. Diese aufwendige Einrichtung ist zwar eigenfehlersicher
aufgebaut, benötigt aber zur Überwachung der Fehlersicherheit wenigstens vier phasenversetzte
Binärsignale, die in zwei Auswerteeinrichtungen mit jeweils einem Zähler ausgewertet
werden.
-
In der DE-PS 20 22 151 ist eine Einrichtung zur Fehlervermeidung bei
inkrementalen Meßeinrichtungen beschrieben, bei der direkt an wenigstens zwei Abtastsignalen
eine Kontrolle des gegenseitigen Phasenwinkels und der Amplitudenhöhen durchgeführt
wird. Die phasenversetzten Abtastsignale werden gleichzeitig einer Auswerteeinrichtung
und einer Fehlerüberwachungseinheit zugeführt, in der die Abtastsignale gleichgerichtet
werden und aus den gleichgerichteten btastsignalen ein Differenzsignal erzeugt wird,
dem eine konstante Schwellenspannung überlagert ist. Beim Unterschreiten des Schwellenwertes
spricht eine Kippschaltung auf das Vorzeichen der Differenz ihrer Eingangsspannungen,
beispielsweise auf die Differenzspannung Null, an und löst die Fehlermeldung aus.
-
Diese Einrichtung zur Fehlervermeidung benötigt zur
Kontrolle
des Phasenwinkels und der Amplitudenhöhen nur wenigstens zwei Abtastsignale, ist
aber nicht eigenfehlersicher aufgebaut.
-
Der DE-OS 20 20 393 entnimmt man eine Einrichtung zur Fehlersicherung
bei inkrementalen Meßeinrichtungen, bei der ebenfalls direkt an wenigstens zwei
Abtastsignalen eine Kontrolle des gegenseitigen Phasenwinkels und der Amplitudenhöhen
durchgeführt wird.
-
Jedes der zueinander phasenversetzten Abtastsignale wird einem Fenstertrigger
mit jeweils zwei gleichen Triggerschwellen zugeführt. Die Ausgangssignale der beiden
Fenstertrigger steuern eine aus einem Undgatter bestehende Kontrollschaltung an,
die überprüft, ob die Schaltzustände der beiden Fenstertrigger zusammenfallen, die
den Mittenbereichen der jeweiligen Abtastsignale zugeordnet sind, und gibt in diesem
Fall eine Fehlermeldung ab. Diese Einrichtung zur Fehlersicherung benötigt zur Kontrolle
des Phasenwinkels und der Amplitudenhöhen ebenfalls nur wenigstens zwei Abtastsignale,
ist aber gleichfalls nicht eigenfehlersicher aufgebaut und erlaubt zudem nicht ein
Erkennen sämtlicher fehlerhafter Signalparameter der Abtastsignale.
-
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Fehlererkennung
bei Meßeinrichtungen der genannten Gattung anzugeben, das auf einfache Weise ein
Erkennen aller auftretender fehlerhafter Signalparameter wenigstens eines Abtastsignals
ermöglicht.
-
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin,
daß durch die vorgeschlagenen Maßnahmen bei einer Meßeinrichtung eine einfache Oberprüfung
sämtlicher Signalparameter (Amplitudenhöhen, Symmetrie, Amplitudenhöhengleichheit
und/oder gegenseitige Phasenlage) von Abtastsignalen auf fehlerhafte Zustände mit
wenigen Elementen erzielt wird, so daß sich
insgesamt eine einfach
aufgebaute und preisgünstige Meßeinrichtung hoher Meßsicherheit ergibt. In einer
bevorzugten Ausbildung der Erfindung wird eine eigenfehlersichere Überprüfung dieser
Signalparameter ermöglicht, wobei das eigenfehlersichere Erkennen fehlerhafter Signalparameter
von Abtastsignalen die Meßsicherheit einer solchen Meßeinrichtung weiter erhöht,
so daß beispielsweise bei Bearbeitungsmaschinen, an denen derartige Meßeinrichtungen
zum Einsatz kommen, Fehlzeiten und Ausschuß erheblich verringert und die Betriebssicherheit
wesentlich erhöht werden können. Insbesondere ist eine Überprüfung der Signalparameter
von Abtastsignalen bei hochauflösenden Meßeinrichtungen von Bedeutung, bei denen
eine Signalvervielfachung durch eine bekannte Interpolation bewirkt werden soll.
Voraussetzung für eine einwandfreie Signalvervielfachung sind nicht nur bestimmte
gleichbleibende Amplitudenhöhen und Symmetrie, sondern auch Amplitudenhöhengleichheit
und gleiciibleibende gegenseitige Phasenlagen der Abtastsignale.
-
Darüberhinaus werden auch zu große Amplitudenhöhen erfaßt, die sich
bei Ausfall beispielsweise eines lichtelektrischen Abtastelements ergeben können.
-
Vorteilhafte Ausgestaltungen des Verfahrens und eine Einrichtung zur
Durchführung des Verfahrens entnimmt man den Unteransprüchen.
-
Ein Ausführungsbeispiel der Erfindung wird anhand der Zeichnung näher
erläutert.
-
Es zeigen Figur 1 eine schematische Einrichtung zur Ausübung des Verfahrens;
Figur 2a ein Diagramm von Abtastsignalen, Figur 2b ein Diagramm von oberen Signalen
und Figur 2c ein Diagramm von unteren Signalen; Figur 3 eine Fehlererkennungseinrichtung;
Figur 4 ein Signaldiagramm für einen fehler-
freien Zustand; Figur
5-7 Signaldiagramme für mehrere fehlerhafte Zustände; Figur 8 eine weitere Fehlererkennungseinrichtung;
Figur 9 ein Signaldiagramm für einen fehlerfreien Zustand und Figur 10-12 Signaldiagramme
für mehrere fehlerhafte Zustände.
-
In Figur 1 ist schematisch eine lichtelektrische inkrementale Längenmeßeinrichtung
zur richtungsabhängigen Wegemessung mit einem Gittermaßstab 1 und einer darüber
gleitenden Gitterabtastplatte 2 dargestellt, die in nicht gezeigter Weise jeweils
mit einem von zwei zueinander verschieblichen Objekten, deren gegenseitige Relativlage
gemessen werden soll, beispielsweise mit Maschinenteilen einer Bearbeitungsmaschine,
verbunden sind. Die Gitterabtastplatte 2 weist zur Abtastung der inkrementalen Gitterteilung
1a des Gittermaßstabes 1 zwei Gitterteilungen 2a, 2b auf, die mit der Gitterteilung
1a des Gittermaßstabes 1 übereinstimmen und um ein Viertel ihrer Teilungsperiode
zueinander versetzt sind. Der Lichtstrom einer Lampe 3 durchsetzt über einen Kondensor
4 die Gitterteilung 1a des Gittermaßstabes 1 und die beiden Gitterteilungen 2a,
2b der Gitterabtastplatte 2 und wird mittels Linsen 5, 6 auf zwei Photoelemente
7, 8 abgebildet, die jeweils einer der beiden Gitterteilungen 2a, 2b der Gitterabtastplatte
2 zugeordnet sind. Bei der Bewegung der Gitterabtastplatte 2 relativ zum Gittermaßstab
1 in Meßrichtung X erzeugen die beiden Photoelemente 7,8 aus dem modulierten Lichtstrom
zwei jeweils durch Verstärker 9, 10 verstärkte periodische Abtastsignale S1, S2,
die einen gegenseitigen Phasenversatz von 900 wegen des Versatzes der beiden Gitterteilungen
2a, 2b der Gitterabtastplatte 2 um ein Viertel der Teilungsperiode
aufweisen.
Die beiden periodischen Abtastsignale S1, S2 werden in einer Auswerteeinrichtung
W mittels zweier Trigger 11,12 in Rechtecksignale RS1,RS2 umgeformt und einem Vorwärts-/Rückwärtszähler
13 mit einem Richtungsdiskriminator zum vorzeichenrichtigen Zählen der Inkremente
der Gitterteilung 1a des Gittermaßstabes 1 bei er Abtastung durch die Gitterabtastplatte
2 zugeführt. Die Zählerergebnisse des Zählers 13 stellen die Meßwerte für die Relativlage
der beiden zueinander verschieblichen Objekte dar.
-
In Figur 2a sind die beiden Abtastsignale S1,S2 über der Zeit t mit
ihren jeweiligen Amplitudenhöhen A1,-A1, A2,-A2 beiderseits ihrer Nullinie N dargestellt,
die zur Erkennung fehlerhafter Signalparameter in Form fehlerhafter Amplitudenhöhen
und/oder einer Unsymmetrie der beiden einzelnen Abtastsignale S1,S2 und/oder zur
Erkennung einer Amplitudenhöhenungleichheit und/oder einer fehlerhaften Phasendifferenz
zwischen den beiden Abtastsignalen S1,S2 zusätzlich einer bevorzugten Fehlererkennungseinrichtung
F mit einer Logikschaltung 14 und einem Vergleicher 15 zugeleitet werden. Ein erster
Taktgeber 16 beaufschlagt mit einem ersten Taktsignal T1 konstanter Frequenz einen
Triggerschwellenformer 17, der vier Triggerschwellenspannungen TSS1, TSS2,TSS3,TSS4
(Figur 2a) der Logikschaltung 14 zuführt. Der erste Taktgebet 16 beaufschlagt mit
dem ersten Taktsignal T1 noch den Vergleicher 15 sowie einen zweiten Taktgeber 18,
der dem Vergleicher 15 ein vom ersten Taktsignal T1 abgeleitetes zweites Taktsignal
T2 zuführt, das mit dem ersten Taktsignal T1 in der Frequenz übereinstimmt, aber
in bevorzugter Weise gegenüber dem ersten Taktsignal T1 einen bestimmten vorgegebenen
Phasenversatz aufweist. Der Vergleicher 15 vergleicht das von der Logikschaltung
14 gelieferte Logiksignal LS mit dem ersten Taktsignal T1 des ersten Taktgebers
16 unter Steuerung durch das zweite Taktsignal T2 des zweiten Taktgebers 18. Bei
einer
Gleichheit zwischen dem Logiksignal LS und dem ersten Taktsignal T1 liefert der
Vergleicher 15 erfindungsgemäß ein periodisches Erkennungssignal ES in Form eines
Rechtecksignals mit einem bestimmten Tastverhältnis, das einer Auswerteeinheit 19
zugeführt wird. Bei einer Ungleichheit zwischen dem Logiksignal LS und dem ersten
Taktsignal T1 wird das Tastverhältnis des periodischen Erkennungssignals ES an der
Fehlerstelle verändert, so daß die Auswerteinheit 19 eine Fehleranzeige bewirkt.
-
In Figur 3 ist die bevorzugte Fehlererkennungseinrichtung F detailliert
dargestellt und hinsichtlich ihrer Wirkungsweise näher erläutert. Die Logikschaltung
14 weist zwei sogenannte Fenstertrigger FT1,FT2 auf, deren Ausgänge an die Eingänge
eines Undgatters U angeschaltet sind. Der erste Fenstertrigger FT1 besteht aus zwei
parallelen Triggern TR1,TR2, deren nichtinvertierenden Eingängen das erste Abtastsignal
S1 zugeführt wird und deren Ausgänge jeweils mit einem Eingang eines ersten Antivalenzgatters
01 (Exclusiv-Odergatter) verbunden sind. Der zweite Fenstertrigger FT2 besteht gleichfalls
aus zwei parallelen Triggern TR3, TR4, deren nichtinvertierenden Eingängen das zweite
Abtastsignal S2 zugeleitet wird und deren Ausgänge jeweils mit einem Eingang eines
zweiten Antivalenzgatters 02 verbunden sind. Diese Logikschaltung 14 ist beispielsweise
in der DE-OS 20 20 393 beschrieben.
-
Der erste Taktgeber 16 mit einem an Masse M angeschalteten Zeitglied
R5,C1, zwei invertierenden Triggern TI1,TI2 und einem Rückkopplungswiderstand R6
liefert das erste Taktsignal T1, das dem Eingang des Triggerschwellenformers 17
mit vier Potentiometern P1,P2,P3,P4, einem Inverter I sowie zwei Widerständen R7,R8
zugeführt wird. Am ersten Ausgang des Triggerschwellenformers 17 liegen entspre-
chend
dem oberen Signal zustand oder dem unteren Signalzustand des ersten Taktsignals
T1 die erste obere Triggerschwellenspannung TSS1 oder die zweite untere Triggerschwellenspannung
TSS2 an, die gemeinsam einmal dem invertierenden Eingang des ersten Triggers TR1
und zum anderen dem invertierenden Eingang des dritten Triggers TR3 der Logikschaltung
14 zugeführt werden. Am zweiten Ausgang des Triggerschwellenformers 17 liegen entsprechend
dem unteren Signalzustand oder dem oberen Signal zustand des ersten Taktsignals
T1 die dritte untere Triggerschwellenspannung TSS3 oder die vierte obere Triggerschwellenspannung
TSS4 an, die gemeinsam einmal dem invertierenden Eingang des zweiten Triggers TR2
und zum anderen dem invertierenden Eingang des vierten Triggers TR4 der Logikschaltung
14 zugeführt werden.
-
Die vierte obere Triggerschwellenspannung TSS4 ist mit entgegengesetzter
Polarität mit der ersten oberen Triggerschwellenspannung TSS1 betragsgleich; desgleichen
ist die dritte untere Triggerschwellenspannung TSS3 mit entgegengesetzter Polarität
mit der zweiten unteren Triggerschwellenspannung TSS2 betragsgleich.
-
In Figur 2a sind die vier, mittels der Potentiometer P1-P4 des Triggerschwellenformers
17 variabel einstellbaren Triggerschwellenspannungen TSS1 -TSS4 zusammen mit den
beiden periodischen Abtastsignalen S1, S2 dargestellt. Erfindungsgemäß werden die
Amplitudenhöhen Al, -A1, A2, -A2 der beiden Abtastsignale S1, S2 zu beiden Seiten
ihrer Nullinie N jeweils auf einen oberen Grenzwert G1, G4 und auf einen unteren
Grenzwert G2, G3 überprüft; diese
vier Grenzwerte G1-G4 werden
durch die vier Triggerschwellenspannungen TSS1-TSS4 gebildet. In Figur 2a sind die
vier Triggerschwellenspannungen TSS1-TSS4 für den Fall dargestellt, daß die erste
obere Triggerschwellenspannung TSS1 sowie die vierte obere Triggerschwellenspannung
TSS4 ihre unteren zulässigen Grenzlagen und die zweite untere Triggerschwellenspannung
TSS2 sowie die dritte untere Triggerschwellenspannung TSS3 ihre oberen zulässigen
Grenzlagen symmetrisch zu beiden Seiten der Nullinie N bezüglich der beiden Abtastsignale
S1,S2 einnehmen, die durch eine dem Triggerschwellenformer 17 zugeführte Spannung
VO eingestellt wird. Die beim oberen Signalzustand (logisch Eins) des ersten Taktsignals
T1 erzeugte erste obere Triggerschwellenspannung TSS1 liegen im Bereich TSS1 zu
VO+A und die beim oberen Signalzustand des ersten Taktsignals T1 erzeugte vierte
obere Triggerschwellenspannung TSS4 im Bereich TSS4 VO-A. Die beim unteren Signalzustand
(logisch Null) des ersten Taktsignals T1 erzeugte zweite untere Triggerschwellenspannung
TSS2 liegen im Bereich TSS2 CVO+A/ F und die beim unteren Signal zustand des ersten
Taktsignals T1 erzeugte dritte untere Triggerschwellenspannung TSS3 im Bereich TSS32
VO-A/ g; A bedeutet den Betrag der beiden gleichen Amplitudenhöhen A1,A2:A=|A1|=|A2|.
-
In Figur 2a tangieren die erste obere Triggerschwellenspannung TSS1
und die vierte obere Triggerschwellenspannung TSS4 im Falle ihrer unteren zulässigen
Grenzlagen die beiden Abtastsignale S1, S2 in den Scheitelpunkten ihrer maximalen
Amplitudenhöhen A1, -A1, A2, -A2, während die zweite untere Triggerschwellen spannung
TSS2 und die dritte untere Triggerschwellenspannung TSS3 im Falle ihrer oberen zulässigen
Grenzlagen in den gemeinsamen Schnittpunkten der beiden Abtastsignale S1, S2 liegen.
-
In Figur 2b sind die vier oberen Triggersignale TSlo,TS20,TS30rTS40
über der Zeit t an den Ausgängen der vier Trigger TR1,TR2,TR3,TR4 der Logikschaltung
14 dargestellt, die sich aus den Grenzlagen nur der ersten oberen Triggerschwellenspannung
TSS1 und der vierten oberen Triggerschwellenspannung TSS4 bezüglich der Abtastsignale
S1,S2 nach Figur 2a ergeben. Die erste obere Triggerschwellenspannung TSS1 und die
vierte obere Triggerschwellenspannung TSS4 ändern die oberen Schaltzustände (logisch
Eins) der vier Trigger TR1,TR2,TR3,TR4 weder bei ihrem Anliegen noch bei ihrem Nichtanliegen
nach Maßgabe des oberen oder des unteren Signalzustandes des ersten Taktsignals
T1, wie aus Figur 2a ersichtlich ist, so daß das erste und das dritte obere Triggersignal
TSlo,TS30 des ersten und des dritten Triggers TR1,TR3 in diesem Fall jeweils den
unteren Signalzustand (logisch Null) sowie das zweite und das vierte obere Triggersignal
TS20,TS40 des zweiten'und des vierten Triggers TR2, TR4 jeweils den oberen Signal
zustand (logisch Eins) innehaben. Aus dem ersten oberen Triggersignal TS10 und dem
zweiten oberen Triggersignal TS2o werden durch das erste Alternativgatter 01 ein
erstes oberes Alternativsignal R120 mit einem oberen Signalzustand sowie aus dem
dritten oberen Triggersignal TS30 und dem vierten oberen Triggersignal TS4o durch
das zweite Alternativgatter 02 ein zweites oberes Alternativsignal R340 mit einem
oberen Signalzustand gebildet. Aus der logischen Verknüpfung der beiden oberen Alternativsignale
R120,R340 ergibt sich am Ausgang des Undgatters U ein oberes Logiksignal LSo der
Logikschaltung 14, das den oberen Signalzustand (logisch Eins) innehat. In Figur
2c sind die vier unteren Triggersignale TS1u,TS2u,TS3u,TS4u über der Zeit t an den
Ausgängen der vier Trigger TR1-TR4 der Logikschaltung 14 gezeigt, die sich aus den
Grenzlagen nur der zwei-
ten unteren Triggerschwellenspannung TSS2
und der dritten unteren Triggerschwellenspannung TSS3 im Falle Ihres ständigen Vorhandenseins
bezüglich der beiden Abtastsignale S1,S2 nach Figur 2a ergeben.
-
Beim ersten Schnittpunkt des ersten Abtastsignals S1 mit der zweiten
unteren Triggerschwellenspannung TSS2 ändern sich der untere Schaltzustand (logisch
Null) des ersten Triggers TR1 auf den oberen Schaltzustand (logisch Eins) und beim
zweiten Schnittpunkt des ersten Abtastsignals S1 mit der zweiten unteren Triggerschwellenspannung
TSS2 der obere Schaltzustand wieder auf den unteren Schaltzustand des ersten Triggers
TRl, so daß am Ausgang des ersten Triggers TR1 das erste untere Triggersignal TS1u
ansteht.
-
Beim ersten Schnittpunkt des zweiten Abtastsignals S2 mit der zweiten
unteren Triggerschwellenspannung TSS2 ändern sich der untere Schaltzustand des dritten
Triggers TR3 auf-den oberen Schaltzustand und beim zweiten Schnittpunkt des zweiten
Abtastsignals S2 mit der zweiten unteren Triggerschwellenspannung TSS2 der obere
Schaltzustand wieder auf den unteren Schaltzustand des dritten Triggers TR3, so
daß am Ausgang des dritten Triggers TR3 das dritte untere Triggersignal TS3u ansteht.
In gleicher Weise ergeben sich die Änderungen der Schaltzustände des zweiten Triggers
TR2 und des vierten Triggers TR4 an den Schnittpunkten der dritten unteren Triggerschwellenspannung
TSS3 mit dem ersten Abtastsignal S1 und dem zweiten Abtastsignal S2, so daß am Ausgang
des zweiten Triggers TR2 das zweite Triggersignal TS2u und am Ausgang des vierten
Triggers TR4 das vierte untere Triggersignal TS4u erscheinen. Aus dem ersten unteren
Triggersignal TS1u und dem zweiten unteren Triggersignal TS2u werden durch das erste
Alternativgatter 01 ein erstes unteres Alternativsignal R12u sowie aus dem dritten
unteren
Triggersignal TS3u und dem vierten unteren Triggersignal
TS4u durch das zweite Alternativgatter 02 ein zweites unteres Alternativsignal R34u
gebildet. Aus der logischen Verknüpfung der beiden unteren Alternativsignale R12u,R34u
ergibt sich am Ausgang des Undgatters U ein unteres Logiksignal LSu der Logikschaltung
14, das den unteren Signalzustand (logisch Null) innehat.
-
Das obere Logik signal LSo nach Figur 2b und das untere Logiksignal
LSu nach Figur 2c ergeben unter Steuerung durch das erste Taktsignal T1 das resultierende
Logiksignal LS nach.Figur 4, das am Ausgang der Logikschaltung 14 ansteht, da während
des oberen Signalzustandes des ersten Taktsignals T1 lediglich die erste obere Triggerschwellenspannung
TSS1 und die vierte obere Triggerschwellenspannung TSS4 an den Eingängen der vier
Trigger TR1-TR4 anliegen und somit an den Ausgängen der vier Trigger TR1-TR4 für
diesen Zeitraum die vier oberen Triggersignale TSlo-TS40 erscheinen, so daß das
resultierende Logiksignal LS ebenfalls den oberen Signal zustand gemäß dem oberen
Logiksignal LSo während der Dauer des oberen Signal zustandes des ersten Taktsignals
T1 innehat. Während des unteren Signal zustandes des ersten Taktsignals T1 dagegen
liegen lediglich die zweite untere Triggerschwellenspannung TSS2 und die dritte
untere Triggerschwellenspannung TSS3 an den Eingängen der vier Trigger TR1-TR4 an,
so daß an den Ausgängen der vier Trigger TR1-TR4 für diesen Zeitraum die vier unteren
Triggersignale TS1u-TS4u erscheinen und das resultierende Logiksignal LS gemäß dem
unteren Logiksignal LSu ebenfalls den unteren Signal zustand während der Dauer des
unteren Signalzustandes des ersten Taktsignals T1 innehat.
-
Das resultierende Logiksignal LS ist nach Figur 4 somit mit dem ersten
Taktsignal T1 des ersten Taktgebers 16 für den fehlerfreien Zustand der beiden Abtastsignale
S1,S2 gemäß Figur 2a identisch, d.h.
-
dieses Logiksignal LS bildet für diesen fehlerfreien Zustand der beiden
Abtastsignale S1,S2 das erste Taktsignal T1 nach.
-
Dieses resultierende Logiksignal LS der Logikschaltung 14 wird gemäß
Figur 3 dem Vergleicher 15 zugeführt, dem zusätzlich noch das erste Taktsignal T1
des ersten Taktgebers 16 sowie das zweite Taktsignal T2 des zweiten Taktgebers 18
zugeleitet werden. Dieses zweite Taktsignal T2 wird vom zweiten Taktgeber 18 mittels
eines an Masse M angeschlossenen Zeitgliedes R9,C2, eines Widerstandes R10 und eines
invertierten Triggers TI3 aus dem ersten Taktsignal Tl abgeleitet und besitzt gegenüber
dem ersten Taktsignal T1 einen bestimmten vorgebbaren Phasenversatz.
-
Der Vergleicher 15 besteht aus einem ersten Inverter I1, dem das erste
Taktsignal T1 zugeführt wird, und aus einem zweiten Inverter I2, dem das zweite
Taktsignal T2 zugeleitet wird; die beiden Inverter I1, I2 sind an die Eingänge eines
ersten Nandgatters N1 angeschaltet. Ein zweites Nandgatter N2 wird an seinem ersten
Eingang vom Logiksignal LS der Logikschaltung 14 und an seinem zweiten Eingang vom
zweiten Taktsignal T2 beaufschlagt. An das erste Nandgatter N1 und an das zweite
Nandgatter N2 ist ein drittes Nandgatter N3 angeschlossen, das das Erkennungssignal
ES für das Vorliegen oder Nichtvorliegen eines Fehlerzustandes liefert. Dieses Erkennungssignal
ES besitzt die Form eines periodischen Rechtecksignals mit einem bestimmten Tastverhältnis
nach Maßgabe des Phasenversatzes des zweiten Taktsignals T2 gegenüber dem ersten
Taktsignal T1 beim Vorliegen eines fehlerfreien Zustandes und die Form eines unperiodischen
Rechtecksignals mit einem veränderten Tastverhältnis an der Fehlerstelle FS beim
Vorliegen eines Fehlerfalls. Das Erkennungssignal ES wird einer Auswerteeinheit
19 mit zwei parallelen monostabilen Kippstufen MF1, MF2, einem Odergatter O,einer
bistabilen
Kippstufe FF, einem Verstärker VS sowie einer Warnlampe WL zugeleitet.
-
In Figur 4 ist ein Diagramm des Signalverlaufs über der Zeit t des
ersten Taktsignals T1 des ersten Taktgebers 16, des Logiksignals LS der Logikschaltung
14 und des zweiten Taktsignals T2 des zweiten Taktgebers 18 an den Eingängen des
Vergleichers 15 für den fehlerfreien Zustand der Abtastsignale S1,S2 nach Figur
2a dargestellt; in diesem fehlerfreien Zustand liegen die Amplitudenhöhen A1,-A1,A2,-A2
der Abtastsignale S1,S2 im erlaubten Bereich zwischen der ersten oberen und der
zweiten unteren Triggerschwellenspannung TSS1, TSS2 bzw. zwischen der vierten oberen
und der dritten unteren Triggerschwellenspannung TSS4, TSS3.
-
Da sich die oberen Triggersignale TS1o, TS20, TS30, TS40 und die unteren
Triggersignale TS1u, TS2u, TS3u, TS4u der vier Trigger TR1, TR2, TR3, TR4 in diesem
fehlerfreien Zustand der beiden Abtastsignale S1, S2 aus den vom ersten Taktsignal
T1 gesteuerten vier Triggerschwellenspannungen TSS1, TSS2, TSS3, TSS4 ergeben, ist
das aus diesen oberen Triggersignalen TS1o, TS20, TS30, TS40 und diesen unteren
Triggersignalen TS1u, TS2u, TS3u, TS4u resultierende Logiksignal LS mit dem ersten
Taktsignal T1 identisch, wie oben bereits dargelegt. Die Verknüpfung des Logilsignals.LS,
des ersten Taktsignals T1 und des gegenüber dem ersten Taktsignal T1 phasenversetzten
zweiten Taktsignals T2 im Vergleicher 15 ergibt bei Gleichheit zwischen dem Logiksignal
LS und dem ersten Taktsignal T1 am Ausgang des Vergleichers 15 das periodische Erkennungssignal
ES in Form eines Rechtecksignals mit einem durch den Phasenversatz zwischen dem
ersten Taktsignal T1 und dem zweiten Taktsignal T2 bestimmten Tastverhältnis.
-
Das Erkennungssignal ES wird vom Vergleicher 15 nach folgender Gesetzmäßigkeit
gebildet: 1. ES = T2 für LS = T1 = 1 2. ES = T2 für LS = T1 = 0 3. ES = LS für LS
# T1 Dieser Vergleicher 15 ist eigenfehlersicher aufgebaut, so daß bei einem fehlerhaften
Arbeiten des Vergleichers 15 ebenfalls ein unperiodisches Erkennungssignal ES erzeugt
wird. Ein derartiger Vergleicher 15 ist beispielsweise in der DE-PS 22 07 224 beschrieben.
-
Das vom Vergleicher 15 nach den beiden ersten obigen Gesetzmäßigkeiten
gebildete periodische Erkennungssignal ES für den fehlerfreien Zustand wird gleichzeitig
den beiden parallelen monostabilen Kippstufen MF1, MF2 der Auswerteeinheit 19 zugeführt,
denen das Odergatter 0 nachgeschaltet ist. Beispielsweise mögen die erste monostabile
Kippstufe MF1 von der ansteigenden Flanke des periodischen Erkennungssignals ES
und die zweite monostabile Kippstufe MF2 von der absteigenden Flanke des periodischen
Erkennungssignals ES aus dem stabilen Zustand in den instabilen Zustand versetzt
werden. Die beiden monostabilen Kippstufen MFl, MF2 besitzen eine derartige Zeitkonstante,
daß die Dauer dieser instabilen Zustände etwas größer als die Periodendauer des
periodischen Erkennungssignals ES ist; diese Periodendauer ist der zeitliche Abstand
zwischen je zwei ansteigenden Flanken oder zwischen je zwei absteigenden Flanken
des periodischen Erkennungssignals ES. Im fehlerfreien Zustand werden die beiden
Kippstufen MF1, MF2 durch das periodische Erkennungssignal ES somit ständig in ihren
instabilen Zuständen gehalten, so daß die bistabile Kippstufe FF nicht über das
Odergatter 0 angesteuert wird, um über den Verstärker VS die Warnlampe WL zu betätigen.
-
In Figur 5 ist ein Signaldiagramm gemäß Figur 2 für einen ersten fehlerhaften
Zustand in einem vergrößerten Ausschnitt dargestellt. Das fehlerfreie erste Abtastsignal
S1 besitzt eine korrekte Amplitudenhöhe Al, während das fehlerbehaftete zweite Abtastsignal
S21 einen fehlerhaften Signalparameter in Form einer zu kleinen Amplitudenhöhe A21
aufweist; zum Vergleich ist das fehlerfreie zweite Abtastsignal S2 mit einer korrekten
Amplitudenhöhe A2 eingezeichnet. Die erste obere Triggerschwellenspannung TSS1 und
die nicht gezeigte vierte obere Triggerschwellenspannung TSS4 ändern die oberen
Schaltzustände der vier Trigger TR1-TR4 weder bei ihrem Anliegen noch bei ihrem
Nichtanliegen nach Maßgabe des oberen oder des unteren Signalzustandes des ersten
Taktsignals T1, so daß die vier nicht gezeigten oberen Triggersignale TSlo-TS40
der vier Trigger TR1-TR4 mit denjenigen nach Figur 2b übereinstimmen; aus der logischen
Verknüpfung der vier oberen Triggersignale TS10-TS40 der vier Trigger TR1-TR4 der
Logikschaltung 14 ergibt sich somit das obere Logiksignal LSo mit einem oberen Signal
zustand (logisch Eins) in Übereinstimmung mit Figur 2b.
-
Die zweite untere Triggerschwellenspannung TSS2 und die nicht gezeigte
dritte untere Triggerschwellenspannung TSS3 erzeugen bei ihrem ständigen Vorhandensein
die vier unteren Triggersignale TS1u,TS2u, TS3u1,TS4u an den Ausgängen der vier
Trigger TR1-TR4 der Logikschaltung 14. Während das erste untere Triggersignal TSlu,
das zweite untere Triggersignal TS2u und das vierte untere Triggersignal TS4u mit
denjenigen der Figur 2c übereinstimmen, zeigt das dritte untere Triggersignal TS3ul
an den Fehlerstellen FS1a, FS1b eine Abweichung vom exakten Schaltzeite punkt. Aufgrund
dieser Abweichung des dritten unte--
ren Triggersignals TS3u1 besitzt
das aus der logischen Verknüpfung der vier unteren Triggersignale TS1u,TS2u'TS3u1
,TS4u gewonnene untere Logiksignal LSu1 an den Fehlerstellen FS1a,FS1b den oberen
Signalzustand (logisch Eins) und im übrigen Bereich den unteren Signalzustand (logisch
Null). Das obere Logiksignal LSo und das untere Logiksignal LSu1 ergeben unter Steuerung
durch das erste Taktsignal T1 das resultierende Logiksignal LS1 am Ausgang der Logikschaltung
14. Dieses resultierende Logiksignal LS1 ist - wie aus Figur 5 ersichtlich - an
den Fehlerstellen FS1a,FS1b nicht mehr mit dem ersten Taktsignal T1 des ersten Taktgebers
16 identisch, so daß am Ausgang des Vergleichers 15 ein erstes unperiodisches Erkennungssignal
ES1 mit einem an den Fehlerstellen FS1a, FS1b veränderten Tastverhältnis aufgrund
der obigen dritten Gesetzmäßigkeit erscheint.
-
Dieses erste unperiodische Erkennungssignal ES1 für den ersten fehlerhaften
Zustand wird gleichzeitig den beiden parallelen monostabilen Kippstufen MF1, MF2
der Auswerteeinheit 19 zugeführt. An der Fehlerstelle FS1a ist die erste ansteigende
Flanke des ersten unperiodischen Erkennungssignals ES1 um ein Drittel seiner Periode
im fehlerfreien Bereich nach links in Richtung der negativen Zeitachse t verschoben.
Der zeitliche Abstand zwischen dieser nach links verschobenen ersten ansteigenden
Flanke und der in positiver Richtung der Zeitachse t folgenden zweiten ansteigenden
Flanke des ersten unperiodischen Erkennungssignals ES1 ist größer als die Dauer
des instabilen Zustandes der ersten monostabilen Kippstufe MF1, die somit vor dem
Erreichen der zweiten ansteigenden Flanke des ersten unperiodischen Erkennungssignals
ES1 aus dem instabilen Zustand in den stabilen Zustand umschaltet
und
damit die bistabile Kippstufe FF zur Betätigung der Warnlampe WL zur Anzeige dieses
ersten fehlerhaften Zustandes ansteuert. An der Fehlerstelle FS1b schaltet die zweite
monostabile Kippstufe MF2 aus ihrem instabilen Zustand in ihren stabilen Zustand
aufgrund des gegenüber der Dauer des instabilen Zustandes der zweiten monostabilen
Kippstufe MF2 größeren zeitlichen Abstandes zwischen den betreffenden beiden absteigenden
Flanken des ersten unperiodischen Erkennungssignals ES1 um und bewirkt ebenfalls
die Anzeige dieses ersten fehlerhaften Zustandes mittels der Warnlampe WL.
-
Dieser erste fehlerhafte Zustand beinhaltet den Fall fehlerhafter
Amplitudenhöhen des zweiten Abtastsignals S21 und/oder den Fall einer Amplitudenhöhenungleichheit
zwischen den beiden Abtastsignalen S1, S21.
-
In Figur 6 ist ein Signaldiagramm gemäß Figur 2 für einen zweiten
fehlerhaften Zustand in einem vergrößerten Ausschnitt dargestellt. Sowohl das erste
fehlerbehaftete Abtastsignal S12 als auch das zweite fehlerbehaftete Abtastsignal
S22 weisen den fehlerhaften Signalparameter einer gleich großen Unsymmetrie bezüglich
ihrer Nullinie N auf, so daß ihre Amplitudenhöhen A12, A22 gegenüber ihren nicht
gezeigten korrekten Amplitudenhöhen Al, A2 nach Figur 2a zu groß sind. Die erste
obere Triggerschwellenspannung TSS1 erzeugt das erste obere Triggersignal TS1o2
des ersten Triggers TR1 und das dritte obere Triggersignal TS302 des dritten Triggers
TR3 mit an den Fehlerstellen FS2a,FS2b gegenüber der Figur 2b veränderten Signalzuständen
bei ihrem. ständigen Anliegen, während die nicht dargestellte vierte obere Triggerschwellenspannung
TSS4 die oberen Schaltzustände des zweiten und des vierten Triggers TR2,TR4 weder
bei
ihrem Anliegen noch bei ihrem Nichtanliegen ändert, so daß
das zweite obere Triggersignal TS20 und das vierte obere Triggersignal TS40 jeweils
unverändert den oberen Signalzustand innehaben. Aus der logischen Verknüpfung der
vier oberen Triggersignale TSlo2,TS20,TS302, TS4o der vier Trigger TR1-TR4 der Logikschaltung
14 ergibt sich somit das obere Logiksignal LSo2 mit an den Fehlerstellen FS2a,FS2b
gegenüber dem fehlerfreien Zustand abweichenden Signalzuständen.
-
Die zweite untere Triggerschwellenspannung TSS2 und die nicht dargestellte
dritte untere Triggerschwellenspannung TSS3 erzeugen bei ihrem ständigen Vorhandensein
die vier unteren Triggersignale TS1u2, TS2u,TS3u2,TS4u an den Ausgängen der vier
Trigger TR1-TR4 der Logikschaltung 14, die jeweils eine Abweichung vom exakten Schaltzeitpunkt
des fehlerfreien Zustandes aufweisen. Das aus der logischen Verknüpfung der vier
unteren Triggersignale TS1u2, TS2u,TS3u2,TS4u gewonnene untere Logiksignal LSu stimmt
jedoch mit dem fehlerfreien Zustand gemäß Figur 2c überein.
-
Das obere Logiksignal LSo2 und das untere Logiksignal LSu ergeben
unter Steuerung durch das erste Taktsignal T1 das resultierende Logiksignal LS2
am Ausgang der Logikschaltung 14. Dieses resultierende Logiksignal LS2 ist - wie
aus Figur 6 ersichtlich - an den Fehlerstellen FS2a, FS2b nicht mehr mit dem ersten
Taktsignal T1 des ersten Taktgebers 16 identisch, so daß am Ausgang des Vergleichers
15 ein zweites unperiodisches Erkennungssignal ES2 mit einem an den Fehlerstellen
FS2a, FS2b veränderten Tastverhältnis aufgrund der obigen dritten Gesetzmäßigkeit
erscheint.
-
Dieses zweite unperiodische Erkennungssignal ES2 löst an den beiden
Fehlerstellen FS2a, FS2b - wie
anhand der Figur 5 beschrieben -
sowohl mit ihren ansteigenden Flanken als auch mit ihren absteigenden Flanken die
Anzeige dieses zweiten fehlerhaften Zustandes mittels der Warnlampe WL aus.
-
Dieser zweite fehlerhafte Zustand beinhaltet den Fall fehlerhafter
Amplitudenhöhen und/oder den Fall einer Unsymmetrie der beiden Abtastsignale A12,
A22.
-
In Figur 7 ist ein Signaldiagramm gemäß Figur 2 für einen dritten
fehlerhaften Zustand in einem vergrößerten Ausschnitt dargestellt. Das fehlerfreie
erste Abtastsignal S1 besitzt eine korrekte Amplitudenhöhe Al und eine korrekte
Phasenlage, während das fehlerbehaftete zweite Abtastsignal S23 zwar eine korrekte
Amplitudenhöhe A2, aber einen fehlerhaften Signalparameter in Form einer um den
Betrag ay fehlerhaften Phasendifferenz bezüglich des ersten Abtastsignals S1 aufweist;
zum Vergleich ist das fehlerfreie zweite Abtastsignal S2 mit einer korrekten Phasendifferenz
von/2 (900) eingezeichnet. Wie aus der Figur 7 ohne weiteres ersichtlich, besitzt
das obere Logiksignal LSo den oberen Signal zustand (logisch Eins) gemäß dem fehlerfreien
Zustand in Übereinstimmung mit Figur 2b.
-
Während das erste untere Triggersignal TS1u, das zweite untere Triggersignal
TSZU und das vierte untere Triggersignal TS4u mit denjenigen der Figur 2c für den
fehlerfreien Zustand übereinstimmen, zeigt das dritte untere Triggersignal TS3u3
an der Fehlerstelle FS3 eine Abweichung vom exakten Schaltzeitpunkt. Auf grund dieser
Abweichung des dritten unteren Triggersignals TS3u3 besitzt das aus der logischen
Verknüpfung der vier unteren Trig-
gersignale TS1u,TS2u,TS3u3,TS4u
gewonnene untere Logiksignal LSu3 an der Fehlerstelle FS3 den oberen Signalzustand
(logisch Eins) und im übrigen Bereich den unteren Signalzustand (logisch Null).
-
Das obere Logiksignal LSo und das untere Logiksignal LSu3 ergeben
unter Steuerung durch das erste Taktsignal T1 das resultierende Logiksignal LS3
am Ausgang der Logikschaltung 14. Dieses resultierende Logiksignal LS3 ist - wie
aus Figur 7 ersichtlich - an der Fehlerstelle FS3 nicht mehr mit dem ersten Taktsignal
T1 des ersten Taktgebers 16 identisch, so daß am Ausgang des Vergleichers 15 ein
drittes unperiodisches Erkennungssignal ES3 mit einem an der Fehlerstelle FS3 veränderten
Tastverhältnis aufgrund der obigen dritten Gesetzmäßigkeit erscheint. Dieses dritte
unperiodische Erkennungssignal ES3 löst an der Fehlerstelle FS3 - wie anhand der
Figur 5 beschrieben - mit ihren ansteigenden Flanken die Anzeige dieses dritten
fehlerhaften Zustandes mittels der Warnlampe WL aus.
-
Bei der vorgehend beschriebenen bevorzugten Fehlererkennungseinrichtung
F erfolgt als wesentliches Charakteristikum der Erfindung die Überprüfung der Amplitudenhöhen
A1,-A1;A2,-A2 von Abtastsignalen S1,S2 zu beiden Seiten ihrer Nullinie N jeweils
auf einen oberen Grenzwert G1,G4 und auf einen unteren Grenzwert G2,G3 mittels des
ersten Taktsignals T1 periodisch alternierend. Diese Fehlererkennungseinrichtung
F ermöglicht eine eigenfehlersichere Erkennung fehlerhafter Signalparameter von
Abtastsignalen (fehlerhafte Amplitudenhöhen, Unsymmetrie, Amplitudenhöhenungleichheit
und fehlerhafte phasendifferenz) einzeln oder in beliebiger Kombination.
-
In Figur 8 ist eine weitere Fehlererkennungseinrichtung FT gezeigt,
bei der die Überprüfung der Amplitudenhöhen A1 ,-Al ;A2,-A2 der Abtastsignale S1,S2
zu beiden Seiten ihrer Nullinie N jeweils auf einen oberen Grenzwert G1,G4 und auf
einen unteren Grenzwert G2,G3 nicht periodisch alternierend, sondern statisch erfolgt,
indem die vier Triggerschwellenspannungen TSS1,TSS2,TSS3,TSS4 ständig an den Eingängen
einer Logikschaltung 24 anliegen. Diese Logikschaltung 24 weist einmal einen ersten
oberen Fenstertrigger FT10 und einen zweiten oberen Fenstertrigger FT20 und zum
anderen einen ersten unteren Fenstertrigger FT1u und einen zweiten unteren Fenstertrigger
FT2u auf. Die Ausgänge des ersten oberen Fenstertriggers FT10 und des zweiten oberen
Fenstertriggers FT20 sind an die Eingänge eines oberen Undgatters Uo sowie die Ausgänge
des ersten unteren Fenstertriggers FT1u und des zweiten unterenrFenstertriggers
FT2u an die Eingänge eines unteren Nandgatters Nu angeschlossen; die Ausgänge des
oberen Undgatters Uo und des unteren Nandgatters Nu sind mit den Eingängen eines
Undgatters U verbunden. Der erste obere Fenstertrigger FT1o besteht aus zwei parallelen
oberen Triggern TRlo,TR20, deren nichtinvertierenden Eingängen das erste Abtastsignal
S1 zugeführt wird und deren Ausgänge jeweils mit einem Eingang eines ersten oberen
Antivalenzgatters 01o (Exclusiv-Odergatter) verbunden sind. Der zweite obere Fenstertrigger
FT20 besteht aus zwei parallelen oberen Triggern TR30,TR40, deren nichtinvertierenden
Eingängen das zweite Abtastsignal S2 zugeführt wird und deren Ausgänge jeweils mit
einem Eingang eines zweiten oberen Antivalenzgatters 020 verbunden sind. Der erste
untere Fenstertrigger FT1u weist zwei parallele untere Trigger TR1u,TR2u auf, deren
nichtinvertierenden Eingängen das erste Abtast-
signal S1 zugeführt
wird und deren Ausgänge jeweils mit einem Eingang eines ersten unteren Antivalenzgatters
01u verbunden sind. Der zweite untere Fenstertrigger FT2u weist zwei parallele untere
Trigger TR3u,TR4u auf, deren nichtinvertierenden Eingängen das zweite Abtastsignal
S2 zugeführt wird und deren Ausgänge jeweils mit einem Eingang eines zweiten unteren
Antivalenzgatters 02u verbunden sind.
-
Ein Triggerschwellenformer 27 mit zwei Widerständen R11,R12 Und vier
Potentiometern P5-P8 ist zur Lieferung von vier Triggerschwellenspannungen TSS1-TSS4
an die Logikschaltung 24 angeschlossen. Die erste Triggerschwellenspannung TSS1
ist an die invertierenden Eingänge des ersten oberen Triggers TR10 und des dritten
oberen Triggers TR30 und die vierte obere Triggerschwellenspannung TSS4 an die invertierenden
Eingänge des zweiten oberen Triggers TR20 und des vierten oberen Triggers Tor40
angelegt. In gleicher Weise sind die zweite untere Triggerschwellenspannung TSS2
an die invertierenden Eingänge des ersten unteren Triggers TR1u und des dritten
unteren Triggers TR3u sowie die dritte untere Triggerschwellenspannung TSS3 an die
invertierenden Eingänge des zweiten unteren Triggers TR2u und des vierten unteren
Triggers TR4u angelegt. Das vom Undgatter U der Logikschaltung 24 gelieferte charakteristische
Erkennungssignal ESs für den fehlerfreien Zustand in Form eines Gleichspannungssignals
wird einer Auswerteeinheit 29 mit einer bistabilen Kippstufe FF, einem Verstärker
VS und einer Warnlampe WL zugeführt.
-
In Figur 9 ist ein fehlerfreier Zustand entsprechend der Figur 2 dargestellt.
Die -oberen Triggersignale TSlo-TS40 der vier oberen Trigger TRlo-TR40, die beiden
oberen Antivalenzsignale R120,R340 der beiden
oberen Antivalenzgatter
010,020 sowie das obere Logiksignal LSo des oberen Undgatters Uo sind mit denjenigen
der Figur 2b identisch. Desgleichen sind die unteren Triggersignale TS1u-TS4u der
vier unteren Trigger TR1u-TR4u und die beiden unteren Antivalenzsignale R12u,R34u
der beiden unteren Antivalenzgatter 01u,02u mit denjenigen der Figur 2c identisch.
Lediglich das untere Logiksignal LSu des unteren Nandgatters Nu ist gegenüber dem
unteren Logiksignal LSu der Figur 2c ivertiert. Das Undgatter U der Logikschaltung
24 liefert daher ein Erkennungssignal ESs mit einem oberen Signalzustand (logisch
Eins) für den fehlerfreien Zustand. Dieses Erkennungssignal ESs in Form eines Gleichspannungssignals
mit einem oberen Signal zustand steuert die bistabile Kippstufe FF der Auswerteeinheit
29 nicht an, so daß die Warnlampe WL bei diesem fehlerfreien Zustand nicht aufleuchtet.
-
In Figur 10 ist ein erster fehlerhafter Zustand entsprechend der Figur
5 dargestellt. Das obere Logiksignal LSo des oberen Undgatters Uo, die unteren Triggersignale
TS1u,TS2u,TS3u1,TS4u der unteren Trigger TR1u-TR4u sowie die beiden unteren Antivalenzsignale
R12u, R34u1 der beiden unteren Antivalenzgatter 01u'02u stimmen mit denjenigen der
Figur 5 überein. Lediglich das untere Logiksignal LSu1 des unteren Nandgatters Nu
ist gegenüber dem unteren Logiksignal LSu1 der Figur 5 invertiert. Das Undgatter
U der Logikschaltung 24 liefert daher ein Erkennungssignal ESs1 für den ersten fehlerhaften
Zustand. Dieses Erkennungssignal ESs1 besitzt an den Fehlerstellen FS1a,FSlb den
unteren Signal zustand und außerhalb der Fehlerstellen FS1a,FS1b den oberen Signalzustand.
Die bistabile Kippstufe FF wird von den absteigenden Flanken des Erkennungssignals
ESs1 an den Fehlerstellen
FS1a,FS1b ansteuert, so daß die Warnlampe
WL diesen ersten fehlerhaften Zustand anzeigt.
-
In Figur 11 ist ein zweiter fehlerhafter Zustand entsprechend der
Figur 6 gezeigt. Die oberen Triggersignale TS?o2,TS20,TS302,TS40 der vier oberen
Trigger TRlo-TR40, die beiden oberen Antivalenzsignale R1202,R3402 der beiden oberen
Antivalenzgatter 010,020 sowie das obere Logiksignal LSo2 des oberen Undgatters
Uo sind mit denjenigen der Figur 6 identisch. Desgleichen sind die unteren Triggersignale
TS1u2,TS2u,TS3u2,TS4u der vier unteren Trigger TR1u-TR4u und die beiden unteren
Antivalenzsignale R12u2, R34u2 der beiden unteren Antivalenzgatter 01u,02u mit denjenigen
der Figur 6 identisch. Lediglich das untere Logiksignal LSu des unteren Nandgatters
Nu ist gegenüber dem unteren Logiksignal LSu der Figur 6 invertiert. Das Undgatter
U der Logikschaltung 24 liefert daher ein Erkennungssignal ESs2 für den zweiten
fehlerhaften Zustand. Dieses Erkennungssignal ESs2 besitzt an den Fehlerstellen
FS2a,FS2b den unteren Signalzustand und außerhalb der Fehlerstellen FS2a,FS2b den
oberen Signalzustand. Die bistabile Kippstufe FF wird von den absteigenden Flanken
des Erkennungssignals ESs2 an den Fehlerstellen FS2a,FS2b angesteuert, so daß die
Warnlampe WL diesen zweiten fehlerhaften Zustand anzeigt.
-
In Figur 12 ist ein dritter fehlerhafter Zustand entsprechend der
Figur 7 dargestellt. Das obere Logiksignal LSo des oberen Undgatters Uo, die unteren
Triggersignale TS1u,TS2u,TS3u3,TS4u der vier unteren Trigger TR1u-TR4u sowie die
beiden unteren Antivalenzsignale R12u,R34u3 der beiden unteren Antivalenzgatter
01u,02u stimmen mit denjenigen der Figur 7 überein. Lediglich das untere Logiksignal
LSu3
des unteren Nandgatters Nu ist gegenüber dem unteren Logiksignal
LSu3 der Figur 7 invertiert. Das Undgatter U der Logikschaltung 24 liefert daher
ein Erkennungssignal ESs3 für den dritten fehlerhaften Zustand. Dieses Erkennungssignal
ESs3 besitzt an der Fehlerstelle FS3 den unteren Signalzustand und außerhalb der
Fehlerstelle FS3 den oberen Signalzustand. Die bistabile Kippstufe FF wird von der
absteigenden Flanke des Erkennung.signals ESs3 an der Fehlerstelle FS3 angesteuert,
so daß die Warnlampe WL diesen dritten fehlerhaften Zustand anzeigt.
-
Die Erfindung ist sowohl bei absoluten als auch bei inkrementalen
Längen- oder Winkelmeßeinrichtungen einsetzbar und zwar außer bei der beschriebenen
lichtelektrischen Meßeinrichtung beispielsweise auch bei magnetischen, induktiven
oder kapazitiven Meßeinrichtungen.
-
Bei einer absoluten Meßeinrichtung können die feinste Code spur auch
mit inkrementalen Mitteln abgetastet und das auf diese Weise ermittelte "inkrementale"
Meßergebnis mit dem "absoluten" Meßergebnis zur Überwachung der fehlerfreien Arbeitsweise
der absoluten Meßeinrichtung verglichen werden. Bei dieser "inkrementalen" Abtastung
kann die erfindungsgemäße Fehlererkennung mit Erfolg cingesetzt werden.
-
- Leerseite -