DE3485907D1 - Verfahren und vorrichtung zur vorladung von speicherspaltenleitungen. - Google Patents

Verfahren und vorrichtung zur vorladung von speicherspaltenleitungen.

Info

Publication number
DE3485907D1
DE3485907D1 DE8484901529T DE3485907T DE3485907D1 DE 3485907 D1 DE3485907 D1 DE 3485907D1 DE 8484901529 T DE8484901529 T DE 8484901529T DE 3485907 T DE3485907 T DE 3485907T DE 3485907 D1 DE3485907 D1 DE 3485907D1
Authority
DE
Germany
Prior art keywords
precharging
storage gaps
gaps
storage
precharging storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8484901529T
Other languages
English (en)
Other versions
DE3485907T2 (de
Inventor
Chand Sood
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of DE3485907D1 publication Critical patent/DE3485907D1/de
Publication of DE3485907T2 publication Critical patent/DE3485907T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
DE8484901529T 1983-05-05 1984-03-19 Verfahren und vorrichtung zur vorladung von speicherspaltenleitungen. Expired - Lifetime DE3485907T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/491,946 US4520465A (en) 1983-05-05 1983-05-05 Method and apparatus for selectively precharging column lines of a memory
PCT/US1984/000421 WO1984004419A1 (en) 1983-05-05 1984-03-19 Method and apparatus for precharging column lines of a memory

Publications (2)

Publication Number Publication Date
DE3485907D1 true DE3485907D1 (de) 1992-10-08
DE3485907T2 DE3485907T2 (de) 1993-02-18

Family

ID=23954324

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8484901529T Expired - Lifetime DE3485907T2 (de) 1983-05-05 1984-03-19 Verfahren und vorrichtung zur vorladung von speicherspaltenleitungen.

Country Status (7)

Country Link
US (1) US4520465A (de)
EP (1) EP0151572B1 (de)
JP (1) JPS60501233A (de)
DE (1) DE3485907T2 (de)
HK (1) HK85995A (de)
SG (1) SG30619G (de)
WO (1) WO1984004419A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60234295A (ja) * 1984-05-04 1985-11-20 Fujitsu Ltd 半導体記憶装置
JPH0644394B2 (ja) * 1984-07-19 1994-06-08 株式会社東芝 半導体記憶装置
JPH0640439B2 (ja) * 1986-02-17 1994-05-25 日本電気株式会社 半導体記憶装置
EP0275884B1 (de) * 1987-01-23 1993-05-26 Siemens Aktiengesellschaft Halbleiterspeicher mit wahlfreiem Zugriff über zwei getrennte Ein/Ausgänge
JPH07107797B2 (ja) * 1987-02-10 1995-11-15 三菱電機株式会社 ダイナミツクランダムアクセスメモリ
US4797858A (en) * 1987-03-30 1989-01-10 Motorola, Inc. Semiconductor memory with divided word lines and shared sense amplifiers
US4845677A (en) * 1987-08-17 1989-07-04 International Business Machines Corporation Pipelined memory chip structure having improved cycle time
US4969125A (en) * 1989-06-23 1990-11-06 International Business Machines Corporation Asynchronous segmented precharge architecture
US5079742A (en) * 1989-07-28 1992-01-07 Texas Instruments Incorporated Read-only-memory having sectional output lines with related memory elements responsive to early and late-occurring input signals
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6751696B2 (en) * 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
JP2630059B2 (ja) * 1990-11-09 1997-07-16 日本電気株式会社 半導体メモリ装置
US5592426A (en) * 1993-10-29 1997-01-07 International Business Machines Corporation Extended segmented precharge architecture
US6470405B2 (en) * 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
KR100489355B1 (ko) * 1997-11-20 2005-08-17 주식회사 하이닉스반도체 노이즈감소를위한메모리소자
US6279071B1 (en) 1998-07-07 2001-08-21 Mitsubishi Electric And Electronics Usa, Inc. System and method for column access in random access memories
US7002860B2 (en) * 2003-11-06 2006-02-21 International Business Machines Corporation Multilevel register-file bit-read method and apparatus
US7042779B2 (en) * 2004-01-23 2006-05-09 Agere Systems Inc. Method and apparatus for reducing leakage current in a read only memory device using pre-charged sub-arrays

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318014A (en) * 1979-07-27 1982-03-02 Motorola, Inc. Selective precharge circuit for read-only-memory
US4417327A (en) * 1980-09-09 1983-11-22 Smith Kent F Dynamically operated structured logic array
JPS589285A (ja) * 1981-07-08 1983-01-19 Toshiba Corp 半導体装置
US4442508A (en) * 1981-08-05 1984-04-10 General Instrument Corporation Storage cells for use in two conductor data column storage logic arrays

Also Published As

Publication number Publication date
HK85995A (en) 1995-06-09
DE3485907T2 (de) 1993-02-18
JPS60501233A (ja) 1985-08-01
EP0151572B1 (de) 1992-09-02
EP0151572A1 (de) 1985-08-21
EP0151572A4 (de) 1988-11-07
US4520465A (en) 1985-05-28
SG30619G (en) 1995-09-01
JPH0481837B2 (de) 1992-12-25
WO1984004419A1 (en) 1984-11-08

Similar Documents

Publication Publication Date Title
DE3483726D1 (de) Einrichtung und verfahren zur textverarbeitung.
DE3481952D1 (de) Verfahren und vorrichtung zum schaffen von texturen.
DE3382285D1 (de) Verfahren und vorrichtung zur koordination von verteilten untersystemen.
DE3483911D1 (de) Verfahren und vorrichtung zur detektion von bewegbaren objekten.
DE3587155D1 (de) Verfahren und vorrichtung zum verdichten von bilddaten.
DE3483647D1 (de) Verfahren und vorrichtung zur zerstaeubung.
DE3784387D1 (de) Vorrichtung und verfahren zur parallelen verwaltung von freien speicherbereichen.
DE3485907T2 (de) Verfahren und vorrichtung zur vorladung von speicherspaltenleitungen.
DE3381702D1 (de) Verfahren und vorrichtung zur individualisierten auswahl von speziellen portogebuehrenberechnungen.
DE3484334D1 (de) Vorrichtung und verfahren zur ionenimplantation.
DE3854527T2 (de) Vorrichtung und verfahren zur beschichtung von fixierungselementen.
ATE65611T1 (de) Verfahren und vorrichtung zur erzielung von seismischen messwerten.
DE3582006D1 (de) Verfahren und vorrichtung zur materialbeschichtung.
DE68919256T2 (de) Verfahren und Vorrichtung zur Ermittlung von Zelleigenschaften.
DE3485241D1 (de) Verfahren und vorrichtung zur aenderung von musiknoten.
DE68923267D1 (de) Verfahren und gerät zur speicherung.
DE3586700D1 (de) Vorrichtung und verfahren zur datenverarbeitung.
DE3677876D1 (de) Verfahren und vorrichtung zum entfernen von vorgarnresten an vorgarnspulen.
AT389267B (de) Verfahren und vorrichtung zur bearbeitung von oberflaechen
DE3581503D1 (de) Geraet und verfahren zur ortung von signalausfaellen.
DE3773376D1 (de) Verfahren und vorrichtung zur datenspeicherung.
DE3886224D1 (de) Vorrichtung und verfahren zur positionierung von verpackungen.
DE3854073T2 (de) Verfahren und Gerät zur Wegnahme von verborgenen Flächen.
DE3581530D1 (de) Verfahren und vorrichtung zur wirbelstrom feststellung von fehlern.
DE68913104D1 (de) Verfahren und Vorrichtung zur Isotopentrennung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition