DE3430168A1 - Verfahren zum testen und konfigurieren von systemen in integrierten schaltungen und anordnung zur durchfuehrung des verfahrens - Google Patents

Verfahren zum testen und konfigurieren von systemen in integrierten schaltungen und anordnung zur durchfuehrung des verfahrens

Info

Publication number
DE3430168A1
DE3430168A1 DE19843430168 DE3430168A DE3430168A1 DE 3430168 A1 DE3430168 A1 DE 3430168A1 DE 19843430168 DE19843430168 DE 19843430168 DE 3430168 A DE3430168 A DE 3430168A DE 3430168 A1 DE3430168 A1 DE 3430168A1
Authority
DE
Germany
Prior art keywords
test
modules
configuration
bus
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19843430168
Other languages
English (en)
Inventor
Otmar 8000 München Feger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19843430168 priority Critical patent/DE3430168A1/de
Publication of DE3430168A1 publication Critical patent/DE3430168A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)

Description

  • Verfahren zum Testen und Konfigurieren von Systemen in
  • integrierten Schaltungen und Anordnung zur Durchführung des Verfahrens.
  • Die Erfindung betrifft ein Verfahren zum Testen und Konfigurieren von Systemen gemäß dem Oberbegriff des Patentanspruchs 1 und eine Anordnung zur Durchführung des Verfahrens.
  • Integrierte Schaltungen tendieren zu immer höherer Komplexität und immer größeren Chipabmessungen. Große Probleme bereiten dabei die mit zunehmender Komplexität überproportional anwachsenden Testkosten und die stich mit größeren Chipabmessungen verschlechternden Ausbeuten. Eine bekannte Methode, die Testkosten zu senken, besteht darin, fehlerredundante Schaltungen aufzubauen, wobei zwischen statischer und dynamischer Fehlerredundanz unterschieden wird.
  • Eine statische Fehlerredundanz erfordert zumindest eine dreifache Schaltungsauslegung mit einem ebenfalls fehlerredundanten Vergleicher. Dieser führt laufend eine Mehrheitsentscheidung durch. Fällt ein Schaltungsteil aus, wird dies erkannt, und die Schaltung arbeitet mit den Ergebnissen der zwei übrigen Schaltungen weiter. Eine beliebig große Schaltung ist in Module zu zerlegen, die jeweils so klein sind, daß die Ausbeuteerwartung hoch genug wird. Deshalb ist dieses Konzept in mehreren Hirachieebenenen durchzuführen. Dadurch, und bei breiten Busstrukturen wie beispielsweise bei einem 32-Bit-Computer, er- fordert eine solche Schaltung mindestens den vierfachen Flächenbedarf im Vergleich zu einer Einzelschaltung.
  • Im Unterschied zur statischen Redundanz arbeiten die Schaltungen einer dynamischen Redundanz nicht parallel. Es wird jeweils immer nur ein Teil der Schaltung betrieben. Im Fehlerfall wird auf eine weitere, einwandfreie Schaltung umgeschaltet. Nachteilig dabei ist wie bei der statischen Fehlerredundanz der hohe Schaltungsaufwand.
  • Der Erfindung lag die Aufgabe zugrunde, ein Verfahren und eine Anordnung zur Durchführung des Verfahrens anzugeben, bei welchem ein geringerer Schaltungsaufwand erforderlich ist.
  • Diese Aufgabe wird gemäß dem kennzeichnenden Teil des Anspruchs 1 bzw. 3 gelöst. Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Das Verfahren beruht darauf, daß Testen, Konfigurieren und Systembetrieb in zeitlich getrennten Phasen durchgeführt werden. Die Test- und Konfigurationsschaltungen sind von der Systemschaltung abtrennbar. Während des Betriebs erfolgt also kein Vergleich zwischen gleichzeitig arbeitenden Schaltungen wie bei der statischen Redundanz. Ebensowenig wird während des Betriebs getestet wie bei der dynamischen Redundanz.
  • Daraus ergibt sich eine eingeschränkte Fehlerredundanz. Die Schaltung toleriert keine während des Betriebs auftretende Fehler, sondern testet und konfiguriert sich auf Anweisung, beispielsweise beim Einschalten, oder bei Verdacht auf fehlerhaftes Arbeiten.
  • Auf diese Weise läßt sich der erforderliche Schaltungs-und damit Flächenaufwand vom etwa Vierfachen auf weniger als das Zweifache vermindern. Ein weiterer Vorteil ist der geringere Leistungsbedarf.
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispieles weiter beschrieben.
  • Fig. 1 zeigt schematisch eine erfindungsgemäße Anordnung Fig. 2 zeigt eine Einzelheit der Fig. 1.
  • Fig. 1 zeigt schematisch ein integriertes System, bestehend aus Funktions-Einheiten wie beispielsweise Rechenwerken, Speichern und Ein-Ausgabeeinheiten.
  • Diese Einheiten sind ihrerseits in Module als kleinste logische und funktionelle Einheiten unterteilbar. Zur Verbindung dieser Module sind serielle und parallele Busse vorgesehen. Das System kennt mehrere Betriebszustände.
  • Als Systememodule 1 sind diejenigen Module bezeichnet, mit welcher die eigentliche Aufgabe des Systems durchgeführt werden. Sie bestehen beispielsweise jeweils aus 8 Bitteilen eines 32-Bit-Rechenwerks.
  • Mit 2, 2a sind Kreuzschienenverteiler-Module bezeichnet, die beispielsweise aus Flip-Flop-Schaltern bestehen, um serielle und parallele Busverbindungen herzustellen oder zu trennen.
  • Test- und Konfigurationsmodule 3 bestehen aus autonomen Rechenwerken mit der Fähigkeit, sich selbst,die Systemmodule 1 und die Kreuzschienenverteiler-Module 2 zu testen und zu steuern. Es sind aus Redundanzgründen mehrere derartige Module vorgesehen. Die Test- und Konfigurationsmodule 3 liegen über Schnittstellenmodule 4 an einem seriellen Test- und Konfigurierbus 5, welcher eine Verbindung untereinander und mit den übrigen Modulen herstellt. Ein Test- und Konfigurationsmodul 3 ist beispielsweise durch eine dem Microcomputer SAB 8051 entsprechende Anordnung realisiert.
  • Die Aufgabe der Schnittstellenmodule 4 ist das Wandeln der parallelen Modul daten in seriell Busdaten im Sendebetrieb und das Wandeln der seriellen Busdaten in parallele Moduldaten im Empfangsbetrieb. Ferner prüfen sie die Übertragungsqualität des seriellen Busses 5. Dieser besteht wegen der erforderlichen Redundanz beispielsweise aus vier Leitungen. Die Schnittstellenmodule 3 prüfen und wählen eine einwandfreie Leitung aus und sichern die Ubertragungs qualität.
  • Über einen redundant ausgelegten, seriellen Resetbus 7 werden alle Test- und Konfigurationsmodule 2 zurückgesetzt und gestartet.
  • Das gesamte System und die Größe der Module ist beispielsweise so aufgebaut, daß mit mindestens 80% bis 90 % Ausbeute zu rechnen ist. In dem in Fig. 1 wiedergegebenen Beispiel bestehen die Systemmodule 1 jeweils aus 8-Bitteilen eines 32-Bit-Rechenwerks, d.h. zwei von sechs Modulen sind redundant.
  • Fig. 2 zeigt schematisch einen Kreuzschienenmodul 2, der so beschaltet ist, daß alle sich kreuzenden Busleitungen 5a, 5b über Schalter 8 miteinander verbindbar sind.
  • Im folgenden wird das Verfahren bzw. die Funktion der Anordnung im einzelnen beschrieben. Die Anordnung kann drei Systemzustände einnehmen. In einem Testbetrieb testen sich die Test- und Konfigurationsmodule 3 selbst, sowie die Verbindungen zwischen allen Modulen über die Kreuzschienenverteiler 2. Ferner werden die Systemmodule 1 geprüft. In einem Konfigurationsbetrieb verbinden die Test- und Konfigurationsmodule 3 die einwandfreien Systemmodule 1 miteinander und schalten sie zum endgültigen System zusammen.
  • In einem Systembetrieb nehmen die Systemmodule 1 ihre eigentliche Aufgabe wahr. Die beiden ersten Betriebszustände sind nur dann zu wiederholen, wenn das System fehlerhaft arbeitet.
  • Nach dem Einschalten werden über den Resetbus 7 alle autonomen Test- und Konfigurationsmodule 3 gestartet. Sie beginnen gleichzeitig mit dem Selbsttest. Anschließend beginnen die Test- und Konfigurationsmodule 2 über den seriellen Bus 5 Informationen auszutauschen, mit dem Ziel, die einwandfrei arbeitenden Test- und Konfigurationsmodule festzustellen und die Aufgaben für die folgenden Schritte zu verteilen. Die Selbsttests dauern in allen Test- und Konfigurationsmodulen 2 etwa gleich lang, vorausgesetzt, das Ergebnis ist positiv. Um eine Kommunikation zwischen den Test- und Kommunikationsmodulen zu ermöglichen, ist programmäßig eine Zeitpriorität vorgesehen.
  • Demgemäß sendet der niederwertigste Test- und Konfigurationsmodul 3 seine Anfrage zuerst. Die übrigen Module 3 sind umso länger auf Empfangsbetrieb eingestellt, je höher ihre Priorität ist. Auf diese Weise wird jeder Modul 3 erst dann aktiv, wenn die ihm zugeordnete Wartezeit abgelaufen ist, die sicherstellt, daß kein niederwertigeres Modul 3 arbeitet. Erfolgt von einem niederwertigeren Modul 3 keine Anfrage, beispielsweise weil er defekt ist, so übernimmt der Modul 3 mit der nächst höheren Priorität dessen Aufgabe.
  • Wegen der erforderlichen Fehlertoleranz stehen für den Test- und Konfigurationsbus 5 mehrere serielle Verbindungsleitungen zur Verfügung. Diese werden von dem jeweils aktiven Test- und Konfigurationsmodul über den zugehörigen Schnittstellen-Modul 2 vor einer Datenübertragung geprüft. Die Information darüber, welche und wieviele Datenleitungen einwandfrei arbeiten, wird an die weiteren Test-und Konfigurationsmodule 3 weitergegeben. Im Beispiel gemäß Fig. 2 sind drei von vier Leitungen redundant.
  • Der niederwertigste, fehlerfrei arbeitende Test- und Konfigurationsmodul 3 sendet seine Anfragen nacheinander an die höherwertigeren und tauscht ggf. mit diesen Daten aus. Auf diese Weise ist eine Übersicht über fehlerfreie und defekte Test- und Konfigurationsmodule 3 zu erhalten.
  • Der niederwertigste der fehlerfrei arbeitenden Test- und Konfigurationsmodule übernimmt als sog. Master für die folgenden Schritte die Regie.
  • Der Master teilt bei dem Test der Systemmodule 1 des redundanten Systembusses 6 und der weiteren, darin angeordneten Kreuzschienenverteiler 2a, die Aufgaben auf die arbeitsfähigen Test- und Konfigurationsmodule 3 auf (Slaves). Im ungünstigsten Fall prüft er alle Systemmodule 1, den Systembus 6 und die weiteren Kreuzschienenverteiler 2a selbst.
  • Im nächsten Schritt veranlaßt der Master das Zusammenschalten der Systemmodule 1 und der einwandfreien Busleitungen des Busses 6 zur vorgesehenen größeren Organisationseinheit. Außerdem schaltet er alle fehlerhaften und redundanten Module ab.
  • Bei der Prüfung wird in folgenden Schritten vorgegangen: Der aktuelle prüfende Test- und Konfigurationsmodul 3 adressiert als erstes den nächsten zu prüfenden Kreuzschienenmodul 2 und einen der darin angeordneten Schalter 8. Die Adresse wird nach einer Parallel/Seriell-Wandlung im Schnittstellenmodul 4 über eine einzige Leitung des Test-und Konfigurationsbusses 5 übertragen. Dort wird der Datenfluß wieder gewandelt und in einem Register zwischengespeichert. Der Kreuzschienenmodul 2 antwortet, ob die gewünschte Schalterfunktion tatsächlich ausgeführt wurde.
  • Das Ergebnis wird im Speicher des Testmoduls abgelegt. Dann wird der nächste, auf dem Weg zu einem weiteren Test und Konfigurationsmodul 3 bzw. einem Systemmodul 1 liegenden Kreuzschienenmodul 2 zusammen mit einem Schalter 8 adressiert und das Ergebis protokolliert. Auf diese Weise werden nacheinander alle Leitungen und alle Schalter getestet.
  • 2 Figuren 5 Patentansprüche - Leerseite -

Claims (5)

  1. Patentansprüche 1. Verfahren zum Testen und Konfigurieren von Systemen in integrierten Schaltungen mit redundanten Test-, Konfigurations- und Systemeinheiten, g e k e n n z e i c h n e t durch folgende Verfahrensschritte: a) jeweils eigenständige Test- und Konfigurationsmodule (3) führen Selbsttests durch, b) sie prüfen anschließend einen sie verbindenden Test-und Konfigurationsbus (5) und darin angeordnete Kreuzschienenverteiler (2), c) mindestens ein einwandfrei arbeitender Test- und Konfigurationsmodul (3) testet weitere Kreuzschienenverteiler (2a) in einem redundant ausgelegten, System-Module (1) verbindenden Systembus (6), d) mindestens einer der Test- und Konfigurationsmodule (3) prüft die Systemmodule (1), e) schaltet die einwandfrei arbeitenden Systemmodule (1) und Systembusleitungen zusammen und schaltet die übrigen Module und Leitungen ab.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t, daß einer der einwandfrei arbeitenden Test- und Konfigurationsmodule (3) als Master und die übrigen als Slaves den Test und das Konfigurieren der weiteren Kreuzschienenverteiler (2a), des Systembusses (6) und der Systemmodule (1) überwacht.
  3. 3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß die einzelnen Test- und Konfigurationsmodule (3) nacheinander und unter Berücksichtigung einer Zeitpriorität getestet werden.
  4. 4. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, g e k e n n z e i c h n e t durch autonom arbeitende Test- und Konfigurationsmodule (3), durch in kleinste technisch funktionale Einheiten aufgeteilte Systemmodule (1), durch je einen redundant ausgelegten Systembus (6) und Test- und Konfigurationsbus (5), und durch von den Test- und Konfigurationsmodulen (3) steuerbare Kreuzschienenverteiler (2, 2a).
  5. 5. Anordnung nach Anspruch 4, g e k e n n z e i c h n e t durch einen seriellen Test- und Konfigurationsbus (5).
DE19843430168 1984-08-16 1984-08-16 Verfahren zum testen und konfigurieren von systemen in integrierten schaltungen und anordnung zur durchfuehrung des verfahrens Withdrawn DE3430168A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843430168 DE3430168A1 (de) 1984-08-16 1984-08-16 Verfahren zum testen und konfigurieren von systemen in integrierten schaltungen und anordnung zur durchfuehrung des verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843430168 DE3430168A1 (de) 1984-08-16 1984-08-16 Verfahren zum testen und konfigurieren von systemen in integrierten schaltungen und anordnung zur durchfuehrung des verfahrens

Publications (1)

Publication Number Publication Date
DE3430168A1 true DE3430168A1 (de) 1986-02-27

Family

ID=6243199

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843430168 Withdrawn DE3430168A1 (de) 1984-08-16 1984-08-16 Verfahren zum testen und konfigurieren von systemen in integrierten schaltungen und anordnung zur durchfuehrung des verfahrens

Country Status (1)

Country Link
DE (1) DE3430168A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3630835A1 (de) * 1985-09-11 1987-04-09 Pilkington Micro Electronics Integrierte halbleiterkreisanordnungen und systeme
DE3839289C1 (en) * 1988-11-21 1990-05-23 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De Circuit for the operation of an integrated circuit of which it is a component, optionally in a test operation mode or a functional operation mode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3630835A1 (de) * 1985-09-11 1987-04-09 Pilkington Micro Electronics Integrierte halbleiterkreisanordnungen und systeme
DE3839289C1 (en) * 1988-11-21 1990-05-23 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De Circuit for the operation of an integrated circuit of which it is a component, optionally in a test operation mode or a functional operation mode

Similar Documents

Publication Publication Date Title
DE2321260C2 (de) Multiprozessor-Datenverarbeitungsanlage mit mehreren rekonfigurierbaren Datenverarbeitungsgruppen
DE3855673T2 (de) Von Peripheriegeräten ausgelöste Systemsteilrekonfiguration
EP0038947B1 (de) Programmierbare logische Anordnung
DE69802927T2 (de) Redundanzschaltung für programmierbare logikanordnung mit verschachtelten eingangsschaltkreisen
EP1097460B1 (de) Integrierte schaltung mit einer selbsttesteinrichtung zur durchführung eines selbsttests der integrierten schaltung
DE69728559T2 (de) Verfahren und vorrichtung zur wahl von m-ansteuerungsleitungen unter n-ansteuerungsleitungen
DE69023883T2 (de) Umkehrkreuzungsschalter mit verteilter Steuerung.
DE69318600T2 (de) On-line-Ersetzen eines Moduls in einer Datenverarbeitungsanlage mit mehreren Modulen
DE60313781T2 (de) Gatterprozessor
DE19861088A1 (de) Verfahren zur Reparatur von integrierten Schaltkreisen
DE2726753A1 (de) Interface-adapter
DE69321663T2 (de) Hierarchisches Verbindungsverfahren, -gerät und -protokoll
EP0046976A2 (de) Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen
EP0843317B1 (de) Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen
EP0624843B1 (de) Adressierfehlererkennungsverfahren für ein elektrisches Gerät
DE3780306T2 (de) Adapterbusschalter zur verbesserung der verfuegbarkeit einer steuereinheit.
EP1205938A2 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
EP0186040A1 (de) Integrierter Halbleiterspeicher
DE3430168A1 (de) Verfahren zum testen und konfigurieren von systemen in integrierten schaltungen und anordnung zur durchfuehrung des verfahrens
DE69122001T2 (de) Integrierte Schaltung mit einer Standardzelle, einer Anwendungszelle und einer Prüfzelle
DE69022221T2 (de) Verfahren zum Modifizieren eines fehlertoleranten Datenverarbeitungssystems.
DE2034423C3 (de) Verfahren zur Fehlersuche in einem programmgesteuerten Vermittlungssystem
WO2000007103A1 (de) Bus-steuereinheit zur unterstützung einer programmablauf-überwachung in sternstrukturen, dazugehöriges programmablauf-überwachungssystem sowie verfahren zur programmablauf-überwachung
DE69329516T2 (de) Mikrorechner mit Prüfschaltung für A/D-Wandler
EP0404992B1 (de) Verfahren zum hochverfügbaren Betrieb von redundanten Datenverarbeitungsanlagen

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee