DE3412895C2 - - Google Patents

Info

Publication number
DE3412895C2
DE3412895C2 DE19843412895 DE3412895A DE3412895C2 DE 3412895 C2 DE3412895 C2 DE 3412895C2 DE 19843412895 DE19843412895 DE 19843412895 DE 3412895 A DE3412895 A DE 3412895A DE 3412895 C2 DE3412895 C2 DE 3412895C2
Authority
DE
Germany
Prior art keywords
data
transmission
control information
register
byte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19843412895
Other languages
English (en)
Other versions
DE3412895A1 (de
Inventor
Joachim Dipl.-Ing. Horn
Rainer Ing.(Grad.) 3300 Braunschweig De Boschulte
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19843412895 priority Critical patent/DE3412895A1/de
Priority to CH74185A priority patent/CH667764A5/de
Publication of DE3412895A1 publication Critical patent/DE3412895A1/de
Application granted granted Critical
Publication of DE3412895C2 publication Critical patent/DE3412895C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Communication System (AREA)
  • Multi Processors (AREA)

Description

Die Erfindung bezieht sich auf eine Einrichtung nach dem Oberbegriff des Patentanspruches 1.
Beim Zusammenwirken mehrerer Datenverarbeitungseinrichtungen in einem Verbundsystem ist man wegen der möglichen Störbeeinflussungen über die Übertragungsleitungen zwischen den Datenverarbeitungseinrichtungen gezwungen, die Datenverarbeitungseinrichtungen räumlich benachbart anzuordnen, wenn man nicht besondere Maßnahmen gegen Störbeeinflussungen trifft. Diese besonderen Maßnahmen können beispielsweise in der Verwendung speziell geschirmter Verbindungsleitungen liegen; in neuerer Zeit setzen sich in immer stärkerem Maße Lichtwellenleiter gegenüber metallischen Leitern durch, weil sie absolut unempfindlich gegen Störbeeinflussungen sind, eine sichere Potentialtrennung zwischen den jeweils angeschlossenen Datenverarbeitungseinrichtungen gewährleisten und darüber hinaus eine außerordentlich schnelle Datenübertragung zulassen. Die Datenübertragung über Lichtwellenleiter erfolgt daher in aller Regel seriell gegenüber einer meist bitparallelen Übertragung der Daten über herkömmliche Leiter. Trotz teilweise erheblicher Kostensenkungen in der jüngsten Zeit sind Lichtleiterverbindungen aber immer noch relativ aufwendig.
Es liegt daher nahe, nach Übertragungssystemen für über Lichtwellenleiter miteinander kommunizierende Datenverarbeitungseinrichtungen zu suchen, die einerseits die Vorteile der Lichtwellenleiterübertragung voll zur Wirkung kommen lassen, andererseits aber den materiellen Aufwand für die Datenübertragung möglichst gering halten.
Bei über ein herkömmliches Bussystem zusammenwirkenden Datenverarbeitungseinrichtungen ist es z. B. aus der DE-OS 31 36 355 bekannt, die zwischen den Datenverarbeitungseinrichtungen vorhandenen Verbindungen sowohl zum Übertragen von Adressen und Daten als auch zum Übertragen bestimmter Steuerinformationen zu verwenden. Dort ist eine parallele Übertragung von Daten über mehrere Leitungen vorgesehen, wobei zu bestimmten Zeiten einzelne dieser Leitungen, die dann nicht für die Daten- oder Adreßübertragung benutzt werden, zum Übertragen von Steuersignalen verwendet werden. Dies macht auf der Empfangsseite zusätzlich zu den für die Adreß- und Datenerkennung erforderlichen Schaltmitteln gesonderte Schaltmittel oder Schaltprozeduren zum Erkennen der Steuersignale erforderlich. Zudem können nur ganz bestimmte Steuersignale zu ganz bestimmten Zeitpunkten übertragen werden, wenn nämlich die betreffenden Daten- und Adreßleitungen gerade nicht mit Daten oder Adressen belegt sind. Aus diesem Grunde sind bei der bekannten Einrichtung neben den Daten- und Adreßleitungen auch zusätzliche Steuerleitungen zwischen den zusammenwirkenden Rechnern vorgesehen, über die bedarfsweise weitere Steuersignale zwischen den Rechnern übermittelt werden können.
Beim Zusammenwirken mehrerer Datenverarbeitungseinrichtungen zur Lösung komplexer Aufgaben, bei denen eine Vielzahl von Steuersignalen zu übertragen ist, wird man wohl nicht ohne gesonderte Steuerleitungen zwischen den Datenverarbeitungseinrichtungen auskommen, will man nicht eine deutliche Einbuße an Übertragungsgeschwindigkeit und einen zusätzlichen Aufwand an Speicherschaltmitteln hinnehmen.
Es gibt jedoch auch Datenverarbeitungsanlagen, bei denen es im wesentlichen auf eine Übertragung von Daten von einer Datenverarbeitungseinrichtung zu einer anderen Datenverarbeitungseinrichtung ankommt. Ein solcher Fall liegt beispielsweise beim Betrieb eines sogenannten Stellrechners im Eisenbahnwesen vor, der von einem sogenannten Bereichsrechner mit Kommandos versorgt wird, diese Kommandos hardwaremäßig zur Ausführung kommen läßt, die von ihm gesteuerten Schaltmittel laufend überprüft und Rückmeldedaten an den veranlassenden Bereichsrechner absetzt. Dort sind nur wenige Steuersignale zu übertragen, für die sich der Aufwand gesonderter Steuerleitungen insbesondere solcher in Lichtwellenleitertechnik nicht lohnt.
Aufgabe der Erfindung ist es, eine Einrichtung nach dem Oberbegriff des Patentanspruches 1 so auszubilden, daß der Aufwand für das Bilden der Steuersignale auf der jeweiligen Sendeseite der Übertragungsstrecke möglichst gering ist und die veranlassende Datenverarbeitungseinrichtung möglichst wenig belastet. Die Steuersignale sollen jederzeit, d. h. jeweils nach Beendigung eines beliebigen Datentelegrammes, über vorhandene Datenleitungen übertragen und auf der jeweiligen Empfangsstelle ohne zusätzliche Auswerteschaltmittel oder aufwendige Auswerteprozeduren als solche erkannt werden.
Die Erfindung löst diese Aufgabe durch die kennzeichnenden Merkmale des Patentanspruches 1. Vorteilhafte Ausbildungen der erfindungsgemäßen Einrichtung sind in den Unteransprüchen angegeben.
Die Erfindung ist nachstehend anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert. Die Fig. 1 zeigt den prinzipiellen Aufbau der Übertragungsstrecke einer Datenverarbeitungsanlage und die Fig. 2 eine ausschnittsweise Darstellung der sende- und empfangsseitigen Schaltmittel zum Bilden und Übertragen von Daten und Steuerinformationen. Die Fig. 3 bis 5 zeigen den Aufbau von Datentelegrammen und von Steuersignalen zum Betrieb der Sende-/Empfangseinrichtungen der Datenübertragungsanlage.
Fig. 1 zeigt zwei Rechner R 1 und R 2, z. B. Mikrorechner, die miteinander über Lichtwellenleiter LW 1 und LW 2 in Verbindung stehen. Die Rechner sind über interne Datenbusse DB 1 und DB 2 mit Sende- und Empfangseinrichtungen S 1 und E 1 bzw. S 2 und E 2 verbunden. Der Lichtwellenleiter LW 1 dient zur Übertragung von Daten und Steuersignalen vom Rechner R 1 zum Rechner R 2, der Lichtwellenleiter LW 2 zum Übertragen von Daten und Steuersignalen vom Sender S 2 zum Empfänger E 1.
In Fig. 2 sind diejenigen Schaltmittel auf der Sende- und Empfangsseite der Übertragungsstrecke dargestellt, die zum Bilden und Übertragen von Daten und Steuersignalen erforderlich sind. Es ist angenommen, daß der Rechner R 1 - z. B. der bereits erwähnte Bereichsrechner - Daten an den Rechner R 2 - der z. B. einen Stellrechner darstellen soll - übermittelt. Es ist ferner angenommen, daß der Rechner R 1 die zu übermittelnden Daten in bitparalleler Form erarbeitet und einem seinem Sender zugeordneten Senderegister SR 1 per Adresse zuführt. Dieses Senderegister möge acht Speicherplätze entsprechend einem acht Bit breiten Datenformat aufweisen. Es ist mit einem Takteingang T ausgestattet, über den das Register ausgelesen und die dort jeweils anstehende Information in serieller Form über den Lichtwellenleiter LW 1 an den Empfänger des Rechners R 2 zu übermitteln ist. Dem Senderegister SR 1 ist ein Sende-Flip-Flop SFF 1 zugeordnet, über den das Auslesen des Senderegisters erfolgt. Dieses Sende-Flip-Flop wird ebenfalls durch den Rechner R 1 gesteuert und zwar ebenfalls durch Aufruf seiner Adresse. Sein Ausgangspotential führt zu einem der zu übertragenden Information jeweils vorangestellten Bit, dem sogenannten Zustandsbit. Sind vom Rechner R 1 her Daten an den Rechner R 2 zu übermitteln, so soll das Zustandsbit die Wertigkeit "0" aufweisen. In Fig. 3 ist die aus Zustandsbit und Datentelegramm sich ergebende Bitfolge für die Übertragung eines beliebigen Datums angegeben. Die Bitfolge des Datentelegramms ist von Fall zu Fall verschieden; das Zustandsbit ZB ist für alle Datentelegramme "0".
Die beim Beaufschlagen des Takteinganges T über das Sende-Flip-Flop SFF 1 auf den Lichtwellenleiter LW 1 gegebenen neun Bits gelangen auf der Empfangsseite auf einen Dekoderbaustein D 2, der das jeweils übermittelte Zustandsbit analysiert und beim Erkennen eines Datentelegrammes das Einlesen des Datentelegrammes (ohne das Zustandsbit) in einen Empfangsspeicher EFIFO 2 des Rechners R 2 veranlaßt. Die nacheinander vom Sender abgegebenen Datentelegramme werden in ihrer zeitlichen Folge im Empfangsspeicher gespeichert und nach Beendigung der Datenübertragung in den Rechner R 2 übernommen. Dies geschieht über eine dem Empfangsspeicher zugeordnete Torschaltung T 2, die über ein entsprechendes Steuersignal durchzuschalten ist. Hierzu wird dem Rechner R 2 bzw. seinem Empfänger vom sendenden Rechner R 1 her über den Lichtwellenleiter LW 1 eine entsprechende Steuerinformation übermittelt. Diese Steuerinformation weist das gleiche Format wie ein zu übermittelndes Datum auf, d. h. es setzt sich aus im Beispiel acht Bits und einem Zustandsbit zusammen. Dieses Zustandsbit wird beim Auslesen des Senderegisters SR 1 über das zuvor vom Rechner R 1 gesetzte Sende-Flip-Flop SFF 1 erzeugt. Ist das Zustandsbit bei der Übertragung von Daten "0", so wird es bei der Übertragung der Steuerinformation zu "1". Der Empfang eines derartigen Zustandsbit durch den Dekoder D 2 kennzeichnet auf der Empfangsseite den Empfang einer Steuerinformation. Da prinzipiell mehrere Steuerinformationen übertragen werden können, ist dem Zustandsbit noch eine Meldung beizugeben, die empfangsseitig erkennen läßt, um welche Art von Steuerinformation es sich jeweils handelt. Die von der Sendeseite her nach dem Übertragen von Datentelegrammen zu bildende Steuerinformation soll auf der Empfangsseite das Auslesen des Empfangsspeichers veranlassen. Diese Steuerinformation wird nachfolgend als Statusmeldung 1 bezeichnet. Ihr Aufbau ist in Fig. 4 dargestellt. Die Steuerinformation setzt sich aus dem Zustandsbit "1" und acht Statusbits der Wertigkeit "0" zusammen. Es führt empfangsseitig über den Dekoder D 2 zum Durchschalten der Torschaltung T 2 und über einen internen Takt zum Auslesen des Empfangsspeichers EFIFO 2 in den Rechner R 2.
Nach einer besonders vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, daß die Bildung der Statusmeldung 1 auf der Sendeseite der Übertragungsstrecke automatisch ohne Mitwirkung des die Datenübertragung veranlassenden Rechners R 1 erfolgt. Zu diesem Zweck ist der serielle Eingang SE des Senderegisters SR 1 ständig auf "0"-Potential geschaltet. Beim Auslesen des Senderegisters SR 1 werden die einzelnen Speicherplätze des Senderegisters nacheinander auf "0" gelegt, so daß nach jedem übertragenen Telegramm die Statusmeldung 1 sendebereit vorliegt. Diese Statusmeldung wird jeweils beim Einlesen neuer Daten überschrieben und bildet sich bei der Übertragung dieser neuen Daten stets erneut. Sind dann schließlich alle zu übertragenden Datentelegramme übertragen worden, so veranlaßt der Rechner R 1 mit dem Umsteuern des Sende-Flip-Flops SFF 1 das Auslesen des nunmehr nicht mehr mit einem Datentelegramm belegten Senderegisters SR 1 und bewirkt damit die Übertragung der in Fig. 4 dargestellten Statusmeldung 1 an den Datenempfänger. Ein Aufrufen und Belegen der Speicherplätze des Senderegisters mit "0"-Potential ist damit nicht erforderlich.
Wenn daraufhin beim Datenempfänger der Empfangsspeicher EFIFO 2 vollständig ausgelesen wurde, dann soll von dort aus eine Steuerinformation über den Lichtwellenleiter LW 2 an den Empfangsbaustein des Rechners R 1 übermittelt werden, der dort anzeigt, daß der Empfangsspeicher EFIFO 2 ausgelesen und damit bereit ist zur Aufnahme weiterer Daten. Auch dieser Steuerinformation ist ein Zustandsbit der Wertigkeit "1" zugeordnet. Dieses wird ebenfalls durch Setzen eines dem Sende-Flip-Flop SFF 1 entsprechenden Sende-Flip-Flops SFF 2 auf der Empfangsseite der zuvor übermittelten Daten erzeugt. Dieses Sende-Flip-Flop SFF 2 ist einem Senderegister SR 2 zugeordnet, das über das Sende-Flip-Flop SFF 2 bedarfsweise ausgelesen werden kann.
Zur Unterscheidung von der durch die Statusmeldung 1 gegebenen Steuerinformation besteht die rückübertragene, nachfolgend als Statusmeldung 2 bezeichnete Steuerinformation aus einer Folge von Bits der Wertigkeit "1". Diese Bits werden dadurch erzeugt, daß das Sende-Flip-Flop SFF 2 vom Rechner R 2 für die Dauer der Statusmeldung 2 auf einem Potential gehalten wird, das beim Auslesen des Sende-Flip-Flop SFF 2 zum Ausgeben von Bits der Wertigkeit "1" führt. Durch das Festhalten des Sende-Flip-Flops SFF 2 auf dem zum Erzeugen des Zustandsbits "1" erforderlichen Potential ist die über den Lichtwellenleiter LW 2 übertragene Bitfolge völlig unabhängig von der tatsächlich im Senderegister SR 2 gespeicherten Bitfolge. Die über den Lichtwellenleiter LW 2 an den Rechner R 1 übermittelt Bitfolge wird dort in einem zugehörigen Dekoder D 1 analysiert. Dieser Dekoder setzt beim Erkennen der Statusmeldung 2 ein zugeordnetes Empfangs-Flip-Flop EFF 1, das bedarfsweise vom Rechner R 1 her auszulesen ist. Der Rechner R 1 kann sich damit jederzeit von der Empfangsbereitschaft des Rechners R 2 beziehungsweise des diesem zugeordneten Empfangsspeichers EFIFO 2 überzeugen.
Zur Vervollständigung der Übertragungsanlage sind dem im rechten Teil der Fig. 2 dargestellten Rechner R 2 ein dem Empfangs-Flip-Flop EFF 1 entsprechendes Empfangs-Flip-Flop und dem im linken Teil der Fig. 2 dargestellten Rechner R 1 ein dem Empfangsspeicher EFIFO 2 entsprechender Empfangsspeicher zuzuordnen, die jeweils von den zugehörigen Dekodern zu beaufschlagen sind.
In dem vorstehenden Ausführungsbeispiel ist angenommen worden, daß die Statusmeldung 1 durch eine Folge von Bits der Wertigkeit "0" und die Statusmeldung 2 durch eine Folge von Bits der Wertigkeit "1" darzustellen ist. Prinzipiell können den Statusmeldungen auch andere als die vorgenannten Bitkombinationen zugeordnet sein. Dies geht jedoch nur unter Verzicht auf die besonders einfache Generierung von Bitfolgen gleicher Wertigkeit, wie sie vorstehend näher beschrieben wurde. Da für den ordnungsgerechten Betrieb der Datenübertragungseinrichtung nach der Erfindung nicht mehr als zwei Steuerinformationen zu übertragen sind, ist auch nicht einzusehen, weshalb für die Statusmeldungen andere als die genannten Bitkombinationen zu verwenden sind. Anders wäre der Fall, wenn zur gegenseitigen Steuerung einer Mehrzahl von Rechnern mehr als zwei Steuerinformationen zu übertragen wären.

Claims (3)

1. Einrichtung zum seriellen byteweisen Übertragen von Daten und Steuerinformationen zwischen mit Sende- und Empfangseinrichtungen versehenen Stationen einer Übertragungsstrecke, bei der die Steuerinformationen das gleiche Format aufweisen wie die Daten und bedarfsweise anstelle von Daten über die gleiche Übertragungsstrecke übertragen werden, unter Verwendung von Senderegistern zur sendeseitigen Parallel/Serienwandlung sowie empfangsseitigen Pufferspeichern zum byteweisen Aufnehmen der jeweils übermittelten Daten, insbesondere für durch optische Übertragungsstrecken gekoppelte Rechner, dadurch gekennzeichnet,
daß der serielle Ausgang des Senderegisters (SR 1) auf den Einstelleingang eines einstufigen Registers (SFF 1) geführt ist, das beim taktgesteuerten Auslesen des Senderegisters die dort gespeicherten Daten bitweise übernimmt und dem Sender zuführt,
daß die Sendestation (R 1) dieses Register (SFF 1) zum Übertragen eines Datenbytes in den einen Zustand (0) und zum Übertragen einer Steuerinformation in den anderen Zustand (1) steuert und dann jeweils durch Aufschalten von Taktimpulsen (T) auf den Takteingang des Senderegisters (SR 1) das Auslesen des Senderegisters über das einstufige Register (SFF 1) veranlaßt, wobei die Anzahl der Taktimpulse dabei um eins größer ist als die Anzahl der Bits jedes Datenbytes,
daß die Sendestation für die Übertragung von zwei möglichen Steuerinformationen eingerichtet ist, von denen die erste durch Datenbits der Wertigkeit "0" und die zweite durch Datenbits der Wertigkeit "1" gebildet ist,
daß der serielle Eingang (SE) des Senderegisters ständig auf Masse gelegt ist,
und daß die Sendestation (R 1) die erste Steuerinformation allein durch Auslesen des Senderegisters (SR 1) und die zweite Steuerinformation durch Auslesen des Senderegisters (SR 1) bei für die Dauer des Auslesevorganges in den High-Zustand (1) gesteuertem einstufigen Register (SFF 1) generiert.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die eine Steuerinformation (Fig. 4) in der Empfangsstation (R 2) über einen Empfangsdekoder (D 2) das Auslesen des Pufferspeichers (EFIFO 2) veranlaßt.
3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Empfangsstation (R 2) nach dem Auslesen ihres Pufferspeichers (EFIFO 2) die andere Steuerinformation (Fig. 5) an die Sendestation übermittelt und daß diese Steuerinformation dort über einen Empfangsdekoder (D 1) einen Empfangsspeicher (EFF 1) einstellt, der in diesem Zustand die Aufnahmebereitschaft des Pufferspeichers (EFIFO 2) der Empfangsstation (R 2) für neue Daten anzeigt.
DE19843412895 1984-04-05 1984-04-05 Einrichtung zum uebertragen von daten und steuerinformationen Granted DE3412895A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19843412895 DE3412895A1 (de) 1984-04-05 1984-04-05 Einrichtung zum uebertragen von daten und steuerinformationen
CH74185A CH667764A5 (de) 1984-04-05 1985-02-19 Einrichtung zum uebertragen von daten und steuerinformationen.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843412895 DE3412895A1 (de) 1984-04-05 1984-04-05 Einrichtung zum uebertragen von daten und steuerinformationen

Publications (2)

Publication Number Publication Date
DE3412895A1 DE3412895A1 (de) 1985-10-31
DE3412895C2 true DE3412895C2 (de) 1988-09-15

Family

ID=6232799

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843412895 Granted DE3412895A1 (de) 1984-04-05 1984-04-05 Einrichtung zum uebertragen von daten und steuerinformationen

Country Status (2)

Country Link
CH (1) CH667764A5 (de)
DE (1) DE3412895A1 (de)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3136355C2 (de) * 1981-09-14 1985-04-25 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum Betrieb eines Mikrocomputersystems

Also Published As

Publication number Publication date
CH667764A5 (de) 1988-10-31
DE3412895A1 (de) 1985-10-31

Similar Documents

Publication Publication Date Title
EP0610999B1 (de) Röntgenanlage
DE2543130B2 (de) Schaltungsanordnung zur Übertragung von digitalen Daten im VoUduplex-Betrieb zwischen wenigstens zwei Stationen
DE2406740A1 (de) System zur regelung von verfahrensausruestungen
DE3518006C2 (de) Rechnergesteuerte Fernmeldevermittlungsanlage
DE3990712C2 (de) Schnittstelleneinheit
DE3420824A1 (de) Peripheres steuersystem
EP0005784B1 (de) Anordnung zum Aufbau von Rundschreib- und Konferenzverbindungen
DE2700144A1 (de) Datenuebertragungssystem
DE112012003005T5 (de) Netzwerk für die Übertragung von Informationen und entsprechender Netzwerkknoten
DE2423195A1 (de) Wartungsvorrichtung
DE3412895C2 (de)
DE2715332A1 (de) System zur drahtlosen uebertragung von digitalinformationen
EP0166274A2 (de) Schaltungsanordnung zum Ermitteln bestimmter Bitmuster in seriell auftretenden binären Signalen
DE3830321C2 (de)
EP0027557A2 (de) Schaltungsanordnung zur Übertragung digitaler Signale zwischen mit unterschiedlichen Datenübertragungsprozeduren und mit unterschiedlichen Datenformaten arbeitenden Sende- und Empfangsvorrichtungen
EP0348810B1 (de) Verfahren zur Adressierung von Prozessoreinheiten und Schaltungsanordnung zur Durchführung des Verfahrens
EP3902208B1 (de) Bus-koppler für ein netzwerk und verfahren zum betreiben eines bus-kopplers
DE2517097A1 (de) Verfahren zur nachrichtenuebertragung
DE3223878A1 (de) Digitale koppeleinrichtung fuer lokale netze
EP0046259B1 (de) Verfahren zum Herstellen von Verbindungen von an einer Datenvermittlungsanlage angeschlossenen Teilnehmerstellen bzw. Übertragungsleitungen zu Signalumsetzern
DE1295599C2 (de) Schaltungsanordnung zur asynchronen datenuebertragung zwischen mehreren an eine mehrfach-uebertragungsleitung richtungsabhaengig angekoppelte erdstellen
EP0349079A2 (de) Schaltungsanordnung zum Übertragen von Informationen
DE2339008A1 (de) Einrichtung zur datenvermittlung und datensicherung in zeitvielfach-vermittlungsnetzen
EP0314236B1 (de) Verfahren zum Übertragen von Informationen sowie Anordnung zur Durchführung des Verfahrens
DE3744508C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee