DE3202543C2

DE3202543C2 - Schaltungsanordnung zum Prüfen der Übereinstimmung von zwei Binärwörtern

Info

Publication number: DE3202543C2
Application number: DE3202543A
Authority: DE
Inventors: Werner 8050 Freising Elmer; Horst Huse
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 1982-01-27
Filing date: 1982-01-27
Publication date: 1984-01-19
Also published as: EP0084843A2; US4536738A; EP0084843A3; DE3202543A1; EP0084843B1; DE3376941D1

Abstract

Es wird eine Schaltungsanordnung beschrieben, mit deren Hilfe die Übereinstimmung von zwei Binärwörtern beschrieben werden kann, von denen eines vorgegeben ist. Die Schaltungsanordnung weist einen Bit-Eingang für jedes Bit des nicht vorgegebenen Binärworts auf, und sie enthält eine jeweils einem Bit-Eingang zugeordnete Bitidentitätsprüfschaltung für jedes zu vergleichende Bitpaar der zwei Binärwörter sowie eine Auswertungsschaltung, die die Ausgangssignale der Identitätsprüfschaltungen verknüpft und ein die Übereinstimmung oder Nichtübereinstimmung der zwei Binärwörter anzeigendes Ergebnissignal abgibt. Zwischen jeden Bit-Eingang und einem Eingang der diesen Bit-Eingang zugeordneten Identitätsprüfschaltung ist eine Programmierungsschaltung eingefügt, die mittels eines an den Bit-Eingang anlegbaren Steuersignals, dessen Wert von den den Bit-Signalen zugeordneten Signalwerten verschieden ist, derart einstellbar ist, daß sie an diesen einen Eingang der Identitätsprüfschaltung ein Signal mit einem Binärwert anlegt, der dem Binärwert des Bits des vorgegebenen Binärworts entspricht, das zu dem in der zugeordneten Identitätsprüfschaltung zu prüfenden Bitpaar gehört. Die Schaltungsanordnung kann dazu benutzt werden, die Speicheradresse eines Datenspeichers darauf zu überprüfen, ob sie mit einer vorgegebenen Speicheradresse übereinstimmt.

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1.

Aus der FR-PS 13 98 938 ist eine Schaltungsanordnung bekannt, mit deren Hilfe zwei Größen auf Identität geprüft werden können. Die beiden zu überprüfenden Größen werden dabei an zwei Eingänge angelegt, und es erscheint am Ausgang ein vorbestimmtes Signal, | wenn die beiden Eingangsgrößen übereinstimmen. % Wenn diese bekannte Schaltungsanordnung zum Über- " prüfen der Übereinstimmung von zwei Binärwörtern, ·. von denen eines vorgegeben ist, eingesetzt werden soll, ; muß für jedes Bit des vorgegebenen Binärworts und für jedes Bit des zu prüfenden Binärworts ein eigener " Eingang vorgesehen werden. Bei 16stelligen Binärwörtern heißt dies, daß 32 Eingangs vorhanden sein müssen.

Es sind auch bereits integrierte Schaltungen bekannt, mit deren Hilfe die Identität von Binärwörtern geprüft werden kann (integrierte Schaltung mit der Typenbezeichnung SN54 LS688 der Firma Texas Instruments Incorporated, »Supplement to the TTL Data-Book for Design Engineers«, 2. Auflage 1981, Seiten 203-210, von Texas Instruments Incorporated). Diese Schaltungen enthalten einen Bit-Eingang für jedes Bit des zu prüfenden Binärworts und einen Bit-Eingang für jedes Bit des vorgegebenen Binärworts. Das vorgegebene Binärwort v/ird durch Festverdrahtung oder auch durch Einstellung von Codierschaltern, beispielsweise sogenannter DIL-Schalter, erzeugt und an die für das vorgegebene Binärwort bestimmten Bit-Eingänge angelegt. Die Bits des zu prüfenden Worts werden an die anderen Bit-Eingänge augelegt, und in der integrierten Schaltung werden die Bits dann paarweise in einer Identitätsprüfschaltung miteinander verglichen. Die von den Identitätsprüfschaltungen abgegebenen Signale werden in einer NAND-Schaltung miteinander verknüpft, die bei festgestellter Übereinstimmung aller paarweise verglichener Bits ein Signal mit dem Wert »L« abgibt, während sie ein Signal mit dem Wert »H« abgibt, sobald zwei miteinander verglichene Bits nicht übereinstimmen.

Bei einer größeren Stelienzahl der zu vergleichenden Bitwörter ist es ungünstig, daß sowohl für die Bits des zu überprüfenden Worts als auch für die Bits des vorgegebenen Worts jeweils eigene Bit-Eingänge vorhanden sein müssen. Wenn beispielsweise das zu überprüfende Binärwort eine löstellige Adresse zum Adressieren eines Datenspeichers ist, kann diese Adressenprüfung nicht mit einer einzigen integrierten Schaltung des vorgenannten Typs durchgeführt werden, da in diesem Fall bereits 32 Anschlußklemmen allein für die paarweise zu vergleichenden Bits vorgesehen werden müßten und diese integrierte Schaltung nur 20 Anschlußklemmen aufweist. Das Binärwort muß daher

aufgeteilt werden, und es müssen zwei integrierte Schaltungen eingesetzt werden.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs geschilderten Art so "uszugestalten daß die Anzahl der zur Überprüfung der Binärv/örter erforderlichen Bit-EingSnge auf die Hälfte reduziert wird und daß eigene Baueinheiten für die Einstellung des vorgegebenen Binärworts nicht mehr erforderlich sind.

Erfindungsgemäß wird diese Aufgabe mit den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst. In der erfindungsgemäßen Schaltungsanordnung wird das vorgegebene Binärwort in der Schaltungsanordnung selbst eingestellt, indem die Programmierungsschaltungen so eingestellt werden, daß sie an ihren Ausgängen ein Signal mit dem gewünschten Binärwert abgeben. Die zur Durchführung des Einstellvorgangs erforderliche Spannung wird an den gleichen Bit-Eingang angelegt, dem bsi dem später durchzuführenden Überprüfungsvorgang dann auch das Bit des zu überprüfenden Binärworts zugeführt wird. :_ Auf diese Weise werden eigene Eingänge für das < ,"vorgegebene Binärwort nicht mehr benötigt, und auch ^r die Verwendung zusätzlicher Bauteile zur Festlegung des vorgegebenen Binärworts erübrigt sich.

Vorteilhafte Weiterbildungen der Erfindung sind in "den Unteransprüchen gekennzeichnet.

Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. Es zeigt

F i g. 1 ein schematisches Schaltbild der erfindungsgemäßen Schaltungsanordnung und

Fig.2 eine Stufe der Schaltungsanordnung von Fig. 1, wobei jedoch der Aufbau der Programmierungsschaltung genau dargestellt ist.

Die in F i g. 1 dargestellte Schaltungsanordnung zum Prüfen der Übereinstimmung zwischen zwei Binärwörtern weist Eingänge A₀ bis A_n auf, deren Anzahl gleich der Bits ist, aus denen jedes der Binärwörter besteht. Bei den zu vergleichenden Binärwörtern kann es sich beispielsweise um 16-Bit-Speicheradressen handeln, deren 16 Bits an Eingänge Ao bis Ais angelegt werden und die auf ihre Übereinstimmung mit einer fest vorgegebenen 16-Bit-Speicheradresse festgestellt werden soll. Erst wenn die Identität der zugeführten Speicheradresse und der fest vorgegebenen Speicheradresse festgestellt worden ist, wird der Zugriff zu , einem durch die Adresse gekennzeichneten Speicherplatzfreigegeben.

An die Eingänge Ao bis A_n angelegte Bits gelangen zu Negatorschaltungen NAo bis NA_n, in denen ihre Werte negiert werden. Die Eingänge Ao bis A_n sind auch mit den Eingängen 10.0 bis IO./7 von Programmierungsschaltungen PAo bis PA_n verbunden, die so eingestellt werden können, daß sie an ihren Ausgängen 12.0 bis 12.n jeweils ein Signal mit einem auswählbaren Binärwert abgeben, wie noch beschrieben wird. Die Ausgänge der Negatorschaltungen NAo bis NA_n sind jeweils mit einem Eingang 14.0 bis 14./? einer von einem Äquivalenzglied gebildeten Identitätsprüfschaltung IA₀ bis IA_n verbunden. Die Ausgänge 12.0 bis 12./? der Programmierungsschaltungen PAo bis PA_n sind jeweils mit dem zweiten Eingang 16.0 bis 16./? der Identitätsprüfschaltungen IA₀ bis IA_n verbunden. Die Ausgänge der Identitätsprüfschaltungen' IAo bis IA_n sind mit den Eingängen einer NAND-Schaltung NS verbunden, die an ihrem Ausgang 18 ein Signal abgibt, dessen Wert die Übereinstimmung oder die Nichtübereinstimmung der verglichenen Binärwörter angibt.

Die ProgrammierungESchaJtungen PAq bis /M„sind so aufgebaut, daß sie anfänglich an ihren Ausgängen 12.0 bis ?./? jeweils ein Signal mit dem Binärwert »H« abgeben. Die von den Ausgängen 12.0 bis 12./7 der Programmierungsschaltungen PAo bis PA_n erscheinenden Binärwerte sind die Binärwerte der Bits des vorgegebenen Binärworts. Dabei ist allerdings zu berücksichtigen, daß die Identitätsprüfschaliungen IAo bis IA_n den Binärwert vom Ausgang der zugehörigen Programmierungsschaltungen mit dem negierten Binärwert am entsprechenden Eingang A₀ bis A₁, vergleichen, da die Negatorschaltung AMo bis NA_n eine entsprechende Negierung vornimmt. Die IdentitätsprüJschaltungen IAo bis IA_n stellen also dann die Identität fest, wenn der Binärwert des Signals am Eingang Ao bis A_n dem Binärwert des Signals am Ausgang 12.0 bis 12./? der entsprechenden Programmierungsschaltiuig PAo bis PA_n entgegengesetzt sind. Dies ist jedoch I ediglich eine Besonderheit der speziallen Ausführurxgsform der Programmierungsschaltung, die in F i g. 2 genau dargestellt ist. Bei einem anderen Aufbau der Programmierungsschaltungen in der Weise, daß sie anfänglich jeweils ein Signal mit dem Binärwert »1.« abgeben, könnte auf die Negatorschaltungen NAo bis NA_n verzichtet werden.

Wenn beispielsweise angenommen wird, daß am Eingang Ao ein Signal mit dem Binärwert »L« anliegt, erscheint infolge der Negierung in der NTegatorschaltung NAo am Eingang 14.0 der Identitätsprüfschaltung IAo ein Signal mit dem Binärwert »H«. Da₁ wie oben erwähnt wurde, auch die Programmierungsschaltung PAo ein Signal mit dem Binärwert »H« abgibt, stellt die Identitätsprüfschaltung IAo die Übereinstimmung der ihr zugeführten Signale fest, und sie gibt demgemäß an ihrem Ausgang ein Signal mit dem Wert »H« ab. Dieses Signal gelangt zu einem Eingang der NAND-Schaltung NS. Wenn auch die Signale an den anderen Eingängen A\ bis A_n den Binärwert »L« haben, stellen auch die übrigen Identitätjprüfschaltungen /Aj bis IA_n die Identität der ihnen zugeführten Eingangssignale fest und geben entsprechend Signale mit dem "Wert »H« an die NAND-Schaltung NSab. Diese erzeugt daraufhin an ihrem Ausgang ein Signal mit dem Wert »L«, das anzeigt, daß die Binärwerte der den Eingängen A₀ bis A_n zugeführten Bits (nach ihrer Negierung in den Negatorschaltungen NAo) und die Binärwerte der Ausgangssignale aer Programmierungsserialtungen PA₀ bis PA_n übereinstimmen. Hat jedoch mindestens ein Signal an einem der Eingänge A₀ bis A_n den Binärwert »H«, dann erscheint am Eingang 14 der zugehörigen Identitätsprüfschaltung IA der Binärwert »L«, was zur Folge hat, daß diese Identitätsprüfschaltu/ig ein Signal mit dem Wert »L« abgibt. Die NAND-Schaltung NS empfängt daher nicht mehr an allen Eingängen den Binärwert »H«, so daß sie an ihrem Ausgang ein Signal mit dem Wert »H« abgibt, der anzeigt, daß bei wenigstens einem verglichenen Bitpaar eine Nichtübereinstimmung der Binärwerte vorliegt.

Das geschilderte Beispiel betraf den Fall, daß alle Programmierungsschaltungen PAo bis PA_n ein Signal mit dem Wert »H« abgeben, was bedeutet, daß alle Bits des vorgegebenen Binärworts den Wert »H« haben. Die Identitätsprüfschaltungen IA₀ bis IA_n stellen die Übereinstimmung der ihnen zugeführten Signale dann fest, wenn alle Bits des zweiten Binärworts den Wert »L« haben. In der Regel haben jedoch die Bits des vorgegebenen Binärworts unterschiedliche Binärwerte, was heißt, daß die Programmierungsschallungen PA so

eingestellt werden müssen, daß einige an ihren Ausgängen 12 bedarfsweise auch den Wert »L« abgeben. In F i g. 2 ist stellvertretend für alle Programmierungsschaltungen der genaue Aufbau der Programmierungsschaltung PAo dargestellt, die ohne Durchführung besonderer Programmierungsmaßnahmen an ihrem Ausgang 12.0 ein Signal mit dem Binärwert »H« abgibt, und durch einen eigenen Programmierungsvorgang in irreversibler Weise so eingestellt werden kann, daß sieden Binärwert »L« abgibt. ι ο

Die Programmierungsschaltung PAo enthält eine Zenerdiode 20, deren Katode den mit dem Eingang Ao verbundenen Ausgang 10.0 bildet. Die Anode der Zenerdiode 20 ist mit einem Widerstand 22 verbunden, der an die Basis eines Transistors Ti angeschlossen ist. \5 Außerdem steht die Basis dieses Transistors Ti über einen Widerstand 24 mit Masse in Verbindung. Auch der Emitter dieses Transistors Ti liegt an Masse. Der Kollektor des Transistors 7*1 führt zu einem Verbindungspunkt von zwei Widerständen 26 und 28. Die andere Klemme des Widerstands 26 führt über eine Schmelzbrücke 30 zu einer Klemme 32, an der die positive Betriebsspannung ständig anliegt. Der Widerstand 28 ist mit einem weiteren, einseitig an Masse liegenden Widerstand 34 verbunden, und der Verbindungspunkt der Widerstände 28 und 34 ist an die Basis eines Transistors 7"2 angeschlossen, dessen Emitter an Masse liegt. Der Kollektor des Transistors T2 steht über einen Widerstand 36 mit der Klemme 32 in Verbindung. Außerdem ist der Kollektor des Transistors T2 an die Basis eines weiteren Transistors TZ angeschlossen, dessen Emitter an Masse liegt und dessen Kollektor den Ausgang 12.0 der Programmierungsschaltung PAo bildet

Bei der Schilderung der Wirkungsweise der in F i g. 2 dargestellten Programmierungsschaltung wird davon ausgegangen, daß die Betriebsspannung, die die Bauteile der gesamten Schaltungsanordnung, also die Negatorschaltung NA, die Identitätsprüfschaitung IA und die NAND-Schaltung NS versorgt und auch ständig an der Klemme 32 anliegt, den Wert +5V hat, der bei TT)>-Sehaltungeii üblich ist Die den Binärwert »H« repräsentierende Spannung hat ebenfalls den bei TTL-Schaltungen üblichen Wert zwischen 2 V und der Betriebsspannung, und die den Binärwert »L« repräsentierende Spannung hat einen Wert, der kleiner als 0,8 V ist.

Die Zenerspannung der Zenerdiode 20 ist so gewählt, daß sie höher als die höchste am Eingang Ao vorkommende Spannung ist Beispielsweise wird ein Zenerspannungswert von 10 V gewählt. Dies bedeutet, daß eine am Eingang Ao anliegende, einen Binärwert repräsentierende Spannung keinen Einfluß auf die Programmierungsschaltung PAo haben kann, da die Zenerdiode 20 bei allen Spannungswerten unter 10 V gesperrt ist Da die Basis des Transistors Ti über den Widerstand 24 an Masse gelegt ist, ist dieser Transistor gesperrt Von der an der Versorgungsspannung liegenden Klemme 32 fließt über die nicht unterbrochene Schmelzbrücke 30 und die Widerstände 26,28 und 34 ein Strom, der durch die Dimensionierung der Widerstände so eingestellt ist, daß der Transistor T2 leitet Dies hat zur Folge, daß die Basis des Transistors TZ über die Kollektor-Emitter-Strecke des Transistors TT. an Masse gelegt wird, so daß der Transistor TZ gesperrt wird. Am Ausgang i2.Cr erscheint daher eine Spannung, die dem Binärwert »H« entspricht. Wenn festgestellt werden soll, ob das Bit am Eingang A₀ den Wert »L« hat, wird die Programmierungsschaltung PA₀ in dem in F i g. 2 dargestellten Zustand, also mit nicht unterbrochener Schmelzbrücke 30, verwendet, in diesem Fall empfängt die Identitätsprüfschaltung IAo sowohl an ihrem Eingang 16.0 als auch infolge der Negierung durch die Negatorschaltung NA₀ an ihrem Eingang 14.0 ein Signal mit dem Binärwert »H«,

Soll dagegen geprüft werden, ob das am Eingang A₀ anliegende Signal den Binärwert »H« hat, muß dafür gesorgt werden, daß die Programmierungsschaltung PAo an ihrem Ausgang 12.0 ein Signal mit dem Wert »L« abgibt. Zu diesem Zweck wird an den Eingang A₀ eine Spannung angelegt, die höher als die Zenerspannung der Zenerdiode 20 ist. Beim Anliegen einer solchen Spannung wird die Zenerdiode 20 leitend, so daß ein Strom zur Basis des Transistors Ti fließt, der diesen leitend macht. Von der an der Betriebsspannung liegenden Klemme 32 kann nun über die Schmelzbrücke 30, den Widerstand 26 und den Transistor Tl ein Strom fließen, der so hoch ist, daß er die Schmelzbrücke 30 zum Durchschmelzen bringt. Sobald das Durchschmelzen eingetreten ist, wird die zur Durchführung dieses Programmierungsvorgangs an den Eingang Ao angelegte Spannung abgetrennt.

Bei unterbrochener Schmelzbrücke 30 gibt die Programmierungsschaltung PAo an ihrem Ausgang 12.0 ein Signal mit dem Binärwert »L« ab, da der Transistor Tl mangels Basisstrom gesperrt ist und der Transistor TZ wegen des ihm über den Widerstand 36 zugeführten Basisstroms den leitenden Zustand hat. Wenn die Programmierungsschaltung PAo derart programmiert worden ist, gibt die Identitätsprüfschaltung IAo ein die Identität seiner Eingangssignale anzeigendes Signal ab, wenn am Eingang Ao ein Signal mit dem Binärwert »H« anliegt

Die beschriebene Schaltungsanordnung ermöglicht es somit, zwei Binärwörter miteinander zu vergleichen und deren Übereinstimmung bzw. Nichtübereinstimmung j anzuzeigen. Die Bits des einen Binärworts werden dabei J von den Signalen an den Ausgängen 12.0 bis 12.n der j Programmierungsschaltungen PA₀ bis PA_n gebildet Die ] Bits des zu prüfenden Binärworts werden an die ψ Eingänge A₀ bis A_n angelegt. Die Identitätsschaltungen | IAo bis IA_n vergleichen dann jeweils das durch die ρ jeweilige Programmierungsschaltung festgelegte Bitfj' mit dem den jeweiligen Eingang zugeführten Bit (unter >_f Berücksichtigung der erwähnten Negierung), und die | NAND-Schaltung NS verknüpft dann die Ausgangssi-1 gnale der Identitätsschaitungen IAo bis IA_n und erzeugt |' ein die Übereinstimmung oder die Nichtübereinstim- § mung der verglichenen Binärwörter anzeigendes Signal. |

Die beschriebene Schaltungsanordnung läßt sichfk ohne weiteres in Form einer integrierten Schaltung® verwirklichen, wobei sie abgesehen von den Anschluß-1 stiften für die Betriebsspannungen nur eine der Anzahl % der Bits des zu prüfenden Binärworts entsprechende fj Anzahl von Anschlußstiften benötigt Eigene Anschluß-1 stifte für das vorgegebene Binärwort sind nicht i notwendig, da dieses Binärwort in der integrierten % Schaltung fest eingestellt wird, indem die Programmie-1 rungsschaltungen in der oben angegebenen Weise unter | Verwendung der gleichen Eingänge, an die später auch i das zu überprüfende Binärwort angelegt wird, program- i miert werden.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zum Prüfen der Übereinstimmung von zwei Binärwörtern, von denen eines vorgegeben ist, mit einem Bit-Eingang für jedes Bit des nicht vorgegebenen Binärworts, einer jeweils einem Bit-Eingang zugeordneten Identitätsprüfschaltung für jedes zu vergleichende Bitpaar der zwei Binärwörter, wobei der erste Eingang der Identitätsprüfschaltung mit dem zugeordneten Bit-Eingang verbunden ist, und einer Auswertungsschaltung, die die Ausgangssignale der Identitätsprüfschaltungen verknüpft und ein die Übereinstimmung oder Nichtübereinstimmung der zwei Binärwörter ta anzeigendes Ergebnissignal abgibt, dadurch gekennzeichnet, daß zwischen jedem Bit-Eingang (Aq bis A_n) und dem zweiten Eingang (16.0 bis iS.n) der diesem Bit-Eingang zugeordneten Identitätsprüfschaltung (IAo bis IA_n) eine Programmierjngsschaltung (PAo bis PA_n) eingefügt ist, die 'mittels eines an den Bit-Eingang anlegbaren ■ Steuersignals, dessen Spannungswert von den den Daten-Signalen zugeordneten Spannungswerten verschieden ist, derart einstellbar ist, daß sie an diesen einen Eingang (16.0 bis ίβ.π) der Identitätsprüfschaltung (IAo bis IA_n) ständig ein Signa! mit einem Binärwert anlegt, der dem Binärwert des Bits des vorgegebenen Binärworts entspricht, das zu dem "in der zugeordneten Identitätsprüfschaltung (IAo bis IA_n)zu prüfenden Bitpaar gehört.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Programmierungsschaltung (PAo bis PA_n) ein Bauelement (30) enthält, das irreversibel aus einem stromleitenden Zustand in einen stromsperrenden Zustand versetzbar ist, und daß dieses Bauelement (30) derart in die Programmierungsschaltung (PAo bis PA_n) eingefügt ist, daß diese im stromleitenden Zustand des Bauelements (30) ein Signal mit dem einen Binärwert abgibt und im stromsperrenden Zustand des Bauelements (30) ein Signal mit dem anderen Binärwert abgibt.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Bauelement eine Schmelzbrücke (30) ist, die vom stromleitenden Zustand in den stromsperrenden Zustand übergeht, wenn der durch sie fließende Strom einen vorbestimmten Durchbrennwert überschreitet.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Schmelzbrücke (30) in einer zwischen einer Versorgungsspannungsklemme (32) und Masse liegenden Serienschaltung mit einem Schaltelement (Ti) liegt, daß das Schaltelement (Ti) einen SteueranschluB aufweist, der über einen Schwellenwertschalter (20) mit dem zugehörigen Bit-Eingang (A₀ bis A_n) verbunden ist und daß der Schwellenwertschalter (20) derart ausgebildet ist, daß er durchschaltet und das Schaltelement (Ti) in den leitenden Zustand versetzt, wenn die am Bit-Eingang (A₀ bis A_n) anliegende Spannung größer als die den Binärwerten zugeordneten Spannungen ist

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß an die Serienschaltung aus der Schmelzbrücke (30) und dem Schaltelement (Ti) eine Ausgangsschaltung (T 2, TZ) angeschlossen ist, die abhängig von dem durch die Serienschaltung fließenden Strom an die zugehörige Identitätsprüfschaltung (IAo bis JA_n) ein Signal mit dem einen oder mit dem anderen Binärwert anlegt.

6. Anordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Schaltelement (Ti) ein Transistor ist, dessen Kollektor-Emitler-Sirecke in Serie zu der Schmelzbrücke (30) liegt, und daß der Schwellenwertschalter eine Zenerdiode (20) ist, deren Anode über einen Widerstand (22) mit der Basis dieses Transistors (TX) verbunden ist und deren Katode mit dem zugehörigen Bit-Eingang (Ao bis4„,Jverbundenist.