DE3150389A1 - Vorrichtung zum datenmaessigen erfassen von objekten - Google Patents
Vorrichtung zum datenmaessigen erfassen von objektenInfo
- Publication number
- DE3150389A1 DE3150389A1 DE19813150389 DE3150389A DE3150389A1 DE 3150389 A1 DE3150389 A1 DE 3150389A1 DE 19813150389 DE19813150389 DE 19813150389 DE 3150389 A DE3150389 A DE 3150389A DE 3150389 A1 DE3150389 A1 DE 3150389A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- sub
- line
- values
- objects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/40—Extraction of image or video features
- G06V10/42—Global feature extraction by analysis of the whole pattern, e.g. using frequency domain transformations or autocorrelation
- G06V10/421—Global feature extraction by analysis of the whole pattern, e.g. using frequency domain transformations or autocorrelation by analysing segments intersecting the pattern
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Image Analysis (AREA)
Description
- "Vorrichtung zum datenmässigen Erfassen von Obtiekten"
- Die Erfindung bezieht sich aufeine Vorrichtung zum datenmässigen Erfassen von Objekten gemäß dem Oberbegriff des Anspruches 1.
- Nachdem man die Daten der Objekte in die Hauptspeicher eingespeichert hat, ist man in der Lage, die Objekte irgendwelchen Operationen zuzuführen. Beispielsweise können die Daten eines zu verarbeitenden Werkstückes, das sich in einer Gruppe von mehreren Werkstücken befindet, mit Referenzdaten verglichen werden, um bei Koinzidenz das fragliche Werkstück aus dieser Gruppe herauszugreifen und dann einem Bearbeitungsprozeß zuzuführen.
- Bei einer bekannten Vorrichtung der eingangs beschriebenen Art (ZwF 75, 1980, 10, Seiten 496 ff und ZwF 76, 1981, 2, Seiten 86 ff) ist der Prozessor ein Blldverknüpfungsprozessor, bei dem zum Zwecke des Vergleichs die Segmente jeweils um einen Punkt in Zeilenrichtung ausgedehnt werden. Der Assoziativspeicher (s. US-PSen 4 144 564, 4145 737, 4 149 262) hat andere Aufgaben.
- Der Erfindung liegt die Aufgabe zugrunde, die Geschwindigkeit, mit der die Segmente zusammengesetzt werden, zu vergrößern.
- Diese Aufgabe wird wie im Kennzeichen des Anspruchs 1 angegeben gelöst.
- Diesem Vorschlag liegt folgende Überlegung zugrunde: Zunächst einmal werden erfindungsgemäß die Zwischenspeicher und der Prozessor durch den Assoziativspeicher gebildet. Bereits dadurch erzielt man eine wesentliche Erhöhung der Geschwindigkeit des Vergleichs. Das ist darauf zuruckzuführen, daß man mit dem Assoziativspeicher jittern kann, ein Vorgang, bei dem eine Zeile eines Zwischenspeichers kurzzeitig in die vorausgehende Zeile angehoben und dann wieder abgesenkt wird. Der Vorgang läßt sich wesentlich schneller erledigen als das Ausdehnen der Zeilen um jeweils einen Punkt.
- Dieser Einsatz des Assoziativspeichers wird durch die im Kennzeichen des Anspruches 1 erwShnten Maßnahmen ergänzt, was eine weitere Erhing der Geschwindigkeit- zur Folge hat.
- Der erste und zwei Adreß-Speicher sind RAM Speicher (randomexcess-memory = Schreib-Lese-Speicher).
- Im folgenden wird die Erfindung anhand der beigefügten Zeichnung erläutert. Darin zeigen: Fig. 1 einen Assoziativspeicher der bekannten Art und Fig. 2 einen Assoziativspeicher, der in erfindungsgemässer Art und Weise modifiziert ist.
- Der in Fig. 1 dargestellte bekannte Assoziativspeicher besteht aus Unterspeichern A: 0,1,2,3 ... 15, einer RIREM-Logik B, einem Zähler C, einem Dateneingaberegister D, einem Vergleicher E, Tag-Bit-Setzern F, einem Responder-Bit-Setzer G, einem Multiplexer H und einem Decoder 1.
- Zunächst werden die Segmente in die Unterspeicher A eingespeichert (dazu wird durch den Decoder I die RAM-Funktion der Logik B aktiviert). Ist dieser Vorgang beendet, dann ergibt sich beispielsweise folgendes Bild: Die Daten eines ersten Segmentes eines ersten Objektes befinden sich in den ersten drei Zeilen des Unterspeichers 0. Im Anschluß daran befinden sich im Unterspeicher 0 die Daten des ersten Segmentes eines zweiten Objektes. Das zweite Segment des ersten Objektes befindet sich im Unterspeicher 1, beispielsweise zwischen den Zeilen 4 und 7 usw.
- Die Objekte sind nun zwar datenmässig gespeichert, indessen in einer noch nicht wiederverwendbaren Form. Es muß eine Umsortierung vorgenommen werden, dergestalt, daß die Segmente, die zusammengehören, also ein Objekt bilden, derart gespeichert sind, daß ein erstes Objekt in einem ersten Hauptspeicher, ein zweites Objekt in einem zweiten Hauptspeicher usw. gespeichert sind.
- Mit dem bekannten Assoziativspeicher gemäß Fig. 1 geschieht das folgendermassen: Es wird die letzte Zeile des ersten Segmentes des Unterspeichers 0 verglichen mit allen übrigen Zeilen aller übrigen Unterspeicher. Dazu wird diese Zeile als sogenanntes "Suchwort" in das Dateneingaberegister D eingegeben (durch den Decoder I wird die Logik B in ihre RESSl-Eunktion gesetzt). Zähler C und Logik B sorgen nun dafür, daß dieses Suchwort mit allen ersten Zeilen aller Unterspeicher, dann mit allen zweiten Zeilen aller Unterspeicher usw. verglichen wird. (Dieser Vergleichsvorgang geschieht im Wege des Jitterns.) Erfolgt in einer Zeile eines Unterspeichers eine Übereinstimmung, dann wird in dem diesem Unterspeicher zugeordneten Tag-Bit-Setzer F ein Tag-Bit gesetzt und im Responder-Bit-Setzer G ein Responder-Bit gesetzt. Dieses Responder-Bit hat zur Folge, daß der Vergleichsvorgang angehalten wird. Mittels des Multiplexers H kann nun das gesetzte Tag-Bit gefunden werden. Auf diese Weise ist es möglich, mittels des Datenbuses die Übereinstimmung zu registrieren. Zwei zusammengehörige Segmente sind somit zusammengesetzt worden. Nun wird der beschriebene Vergleichsvorgang für ein anderes Suchwort bzw. eine andere Zeile wiederholt.
- Wichtig hierbei ist zweierlei: Einerseits wird die Stelle, wo der Vergleich positiv ausgefallen ist, durch ein Tag-Bit und ein Responder-Bit gekennzeichnet, wobei in der Speichermatrix das Tag-Bit gewissermassen die Spalte und das Responder-Bit gewissermassen die Zeile markiert.
- Andererseits (und das ist der Nachteil gegenüber der erfindungsgemässen Version) muß der Vergleichsvorgang bei jedem Vergleichserfolg unterbrochen werden, um die gefundene Stelle herauszulesen.
- Fig. 2 zeigt den erfindungsgemäß abgewandelten Assoziativ-Speicher. Man erkennt, daß die Teile K (erster Adress-Speicher), L (zweiter Adress-Speicher), M und N (jeweils Ausgabe-Register) hinzugekommen sind. Andererseits fehlen die Teile F (Tag-Bit-Setzer) und G (Responder-Bit-Setzer).
- Der Vergleichsvorgang erfolgt zunächst ebenso wie im Falle der Fig. 1. Indessen wird bei einem Vergleichserfolg nicht der Vergleichsvorgang angehalten, vielmehr wird die Stelle, wo der Vergleich erfolgreich war, bei weiterlaufendem Vergleichsvorgang in den Speichern Kund L gespeichert, derart, daß dort nach Beendigung des Vergleichsvorganges alle Treffer registriert sind und nun über die Ausgabe-Register M und N entnommen werden können.
- Der auf diese Weise erzielte Geschwindigkeitsvorteil entspricht dem Faktor 50.
- Die erfindungsgemässe Vorrichtung ist sehr vielfältig anwendbar. Der Ausdruck "Objekt" ist im weitesten Sinne des Wortes zu verstehen: Körper, Flächen, Bilder von Körpern oder Flächen, z.B. Lunker an Bremsscheiben, Kernsegmente in der Medizin.
Claims (3)
- Ansprüche Vorrichtung zum dateriiüässigen Erfassen von Objekten, bestehend aus einer aus zahlreichen Sensoren bestehenden Fläche, wobei die Objekte auf die Fläche abgebildet werden, die Sensoren den jeweiligen Licht-Grauwert in einen elektrischen Wert umwandeln und die Fläche zeilenweise abgetastet wird, Zwischenspeichern, in denen den elektrischen Werten entsprechende Werte gespeichert werden, wobei einerseits unter Festlegung einer Grau-Schwelle alle Grauwerte diesseits dieser Schwelle einen ersten Wert und die Grauwerte jenseits dieser Schwelle einen zweiten Wert bilden und andererseits die Längen zwischen einer Anfangsstufe, die das eine Ende des Bildes eines der Objekte in einer Zeile darstellt, und einer Endstufe, die das andere Ende dieses Bildes in der Zeile darstellt, durch Werte symbolisiert werden und alle ersten derartigen Werte aller Zeilen in einem ersten Zwischenspeicher, alle zweiten derartigen Werte in einem zweiten Zwischenspeicher usw. gespeichert werden und die ersten, zweiten usw. Werte eines Objektes innerhalb eines Zwischenspeichers jeweils ein Segment bilden, einem Prozessor, der die Segmente zu Gesamtheiten zusammensetzt, die den einzelnen Objekten entsprechen, wobei jeweils ein Segment mit allen übrigen Segmenten verglichen wird und jeweils dann, wenn dabei ein Zusammengehören zweier Segmente registriert wird, die beiden Segmente ein neues Segment bilden, das dem Vergleichsvorgang unterworfen wird, Hauptspeichern, in denen-die Gesamtheiten gespeichert werden, wobei in einem ersten Hauptspeicher die Daten eines ersten Objektes, in einem zweiten Hauptspeicher die Daten eines zweiten Objektes usw. gespeichert werden, und einem Assoziativ-Speicher, der-aus mehreren parallel angeordneten Unterspeichern (A), einer zu diesen parallel liegenden Logik (B), die die Zeilen der Unterspeicher (A) adressiert, einem quer zu den Unterspeichern angeordneten Zahler (C), der die Unterspeicher (A) nacheinander adressiert, einem Dateneingaberegister (D), einem Vergleicher (E) und einem Multiplexer (H), der synchron mit dem Zähler (C) die Information der Unterspeicher (A) dem Vergleicher zuführt, besteht, dadurch g e k e n n z e i c h n e t daß parallel zu den Unterspeichern (A) ein erster Adress-Speicher (K) vorgesehen ist, der bei einem Vergleichsvorgang die Ubereinstimmungen zeilenmässig registriert, und daß ferner mit dem Zähler (C) und dem ersten Adreß-Speicher (K) ein zweiter -Adreß-Speicher (L) verbunden ist, der bei einem Vergleichsvorgang die Übereinstimmungen spaltenmässig registriert.
- 2. Vorrichtung nach Anspruch 1, dadurch g e k e n n z e i c h -n e t , daß dem ersten Adreß-Speicher (K) und dem zweiten Speicher (L) je ein Ausgaberegister (M,N) nachgeschaltet sind.
- 3. Vorrichtung nach Anspruch 1, dadurch g e k e n n z e i c h -n e t , daß der zweite Speicher ein "First-In-First-Out" ("FI-FO'6) Speicher ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813150389 DE3150389A1 (de) | 1981-12-17 | 1981-12-17 | Vorrichtung zum datenmaessigen erfassen von objekten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813150389 DE3150389A1 (de) | 1981-12-17 | 1981-12-17 | Vorrichtung zum datenmaessigen erfassen von objekten |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3150389A1 true DE3150389A1 (de) | 1983-07-07 |
Family
ID=6149184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813150389 Ceased DE3150389A1 (de) | 1981-12-17 | 1981-12-17 | Vorrichtung zum datenmaessigen erfassen von objekten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3150389A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19509836A1 (de) * | 1994-03-18 | 1995-09-21 | Hitachi Ltd | Informationsendgerätesystem |
-
1981
- 1981-12-17 DE DE19813150389 patent/DE3150389A1/de not_active Ceased
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19509836A1 (de) * | 1994-03-18 | 1995-09-21 | Hitachi Ltd | Informationsendgerätesystem |
US5598572A (en) * | 1994-03-18 | 1997-01-28 | Hitachi, Ltd. | Information terminal system getting information based on a location and a direction of a portable terminal device |
DE19509836C2 (de) * | 1994-03-18 | 1998-01-29 | Hitachi Ltd | Informationsendgerätesystem |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2302074A1 (de) | Speicherschutzanordnung in einem multiprozessorsystem | |
DE3545125C2 (de) | ||
DE2058641A1 (de) | Datenspeichersystem | |
DE2939411C2 (de) | Datenverarbeitungsanlage mit virtueller Speicheradressierung | |
CH620542A5 (de) | ||
DE2154106A1 (de) | Arbeitsspeicherwerk | |
DE1499182B2 (de) | Datenspeichersystem | |
DE3327379A1 (de) | Einrichtung und verfahren zum umordnen von datensaetzen | |
DE2432608A1 (de) | Speicheranordnung fuer datenverarbeitungseinrichtungen | |
DE3148099C2 (de) | Anordnung zum Erkennen einer Digitalfolge | |
DE3026055A1 (de) | Schaltungsanordnung zur maschinellen zeichererkennung | |
DE3150389A1 (de) | Vorrichtung zum datenmaessigen erfassen von objekten | |
DE3149926A1 (de) | Programmierbare vergleichsschaltung | |
DE3009121C2 (de) | Mikroprogramm-Steuereinrichtung | |
DE1549454A1 (de) | Einrichtung zur abgerundeten Anzeige einer gespeicherten Zahl | |
DE3105503A1 (de) | Assoziativer zugriffsspeicher | |
DE3633227A1 (de) | Anordnung zur umwandlung einer virtuellen adresse in eine physikalische adresse fuer einen in seiten organisierten arbeitsspeicher einer datenverarbeitungsanlage | |
DE1774158A1 (de) | Schaltungsanordnung zum Auffinden von Informationen,bei der die Zugriffszeit von der Benutzungshaeufigkeit abhaengt | |
DE2816838C2 (de) | Verfahren und Prioritätssteuereinheit zum Zuordnen von Prioritäten | |
EP0026460A1 (de) | Schaltungsanordnung zum Adressieren von Daten für Lese- und Schreibzugriffe in einer Datenverarbeitungsanlage | |
EP1429254B1 (de) | Interrupt-Behandlung in einem CAN-Knoten | |
DE2538401C2 (de) | Verfahren und Anordnung zum Auffinden eines kurzen, einem Suchbegriff gleichen Begriffs aus einer längeren Zeichenkette | |
EP0489248B1 (de) | Adress-Steuerung für einen First in- / First out-Speicher | |
DE2538401B1 (de) | Verfahren und anordnung zum auffinden eines kurzen, einem suchbegriff gleichen begriffs aus einer laengeren zeichenkette | |
DE2002369C3 (de) | Datenverarbeitungsanlage mit Pufferspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |