DE3128621A1 - SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION - Google Patents

SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION

Info

Publication number
DE3128621A1
DE3128621A1 DE19813128621 DE3128621A DE3128621A1 DE 3128621 A1 DE3128621 A1 DE 3128621A1 DE 19813128621 DE19813128621 DE 19813128621 DE 3128621 A DE3128621 A DE 3128621A DE 3128621 A1 DE3128621 A1 DE 3128621A1
Authority
DE
Germany
Prior art keywords
elements
semiconductor body
insulating resin
grooves
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813128621
Other languages
German (de)
Inventor
Allen H. 94044 Pacifia Ca Frederick
Dale T. 95124 San Jose Ca Trenary
Robert M. 85253 Paradise Valley Az Whelton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMC Corp
Original Assignee
Data General Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Data General Corp filed Critical Data General Corp
Publication of DE3128621A1 publication Critical patent/DE3128621A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Description

Patentanwälte ■ European"Patent Attorneys -H-Patent Attorneys ■ European "Patent Attorneys -H-

MünchenMunich

DATA GENERAL CORPORATION Westboro, Mass., USADATA GENERAL CORPORATION Westboro, Mass., USA

D32 Pl DD32 Pl D

Halbleitervorrichtung und Verfahren zu ihrer HerstellungSemiconductor device and method too their manufacture

Priorität: 21. Juli 1980 - USA - Serial No. 170 907Priority: July 21, 1980 - USA - Serial No. 170 907

Beschreibungdescription

Halbleitervorrichtung und Verfahren zu ihrer Herstellung Semiconductor device and method of manufacturing it

Bis jetzt ist es allgemein üblich, jeweils mehrere elektrisch aktive Halbleiterelemente auf einem einzigen monokristallinen Plättchen aus Silizium oder einem anderen Halbleitermaterial zu erzeugen. Nach der Herstellung dieser Elemente ist es erforderlich, die einzelnen Plättchenbereiche zu isolieren, weiche die elektrischen Aufgaben der Elemente erfüllen, und ferner elektrische Verbindungen von den verschiedenen Bereichen aus und zwischen ihnen herzustellen» Up until now it has been common practice to have several electrically active semiconductor elements on a single monocrystalline To produce platelets from silicon or another semiconductor material. After making this Elements it is necessary to isolate the individual platelet areas, so that the electrical tasks of the elements are carried out and also to make electrical connections from and between the various areas »

Vermutlich das gebräuchlichste Verfahren zum elektrischen Isolieren benachbarter integrierter Schaltungselemente auf einem Siliziuiachip besteht in der isoplanaren Oxidisolation., die in der US=PS 3 648 125 beschrieben ist» Hierbei werdea bekannte photolithographische Verfahren angewendet, um z\tfischen den aktiven Elementen Nuten zu erzeugen, die im wesentlichen vollständig gefüllt werden, bevor die elektrischen Verbindungen hergestellt werden. Werden die Nuten nicht mit einer Füllung versehen, liegen die später aufgebrachten elektrischen Verbindungen nicht in einer glatten Fläche, und diejenigen Verbindungen, \-/elche sich in die ungefüllten Nuten hinein erstrecken, sind in einem erheblichen Ausmaß geschwächt«Probably the most common method of electrically isolating adjacent integrated circuit elements a silicon chip consists of isoplanar oxide insulation., which is described in US = PS 3,648,125 »Here known photolithographic processes are used, in order to produce grooves for the active elements, which be substantially completely filled before the electrical connections are made. Will the grooves not provided with a filling, the later applied electrical connections are not in a smooth one Area, and those connections, \ - / elche themselves in the extending into unfilled grooves are weakened to a considerable extent «

Zwar wurde-bereits versucht, zur Isolierung dienende Nuten mit Siliziumdioxid zu füllen, und zwar durch unmittelbares Züchten des Oxids auf dem Halbleiterkörper bis zu einer Dicke, bei der die Nuten im wesentlichen vollständig gefüllt sind, doch hat es sich gezeigt, daß die aüßerordent-Attempts have already been made to use grooves for insulation to fill with silicon dioxide by growing the oxide directly on the semiconductor body up to one Thickness at which the grooves are essentially completely filled, but it has been shown that the extraordent-

lieh hohen Temperaturen, die zur Erzeugung einer solchen dicken Oxidschicht benötigt werden, zu einer Schädigung der aktiven Elemente der integrierten Halbleiterschaltkreise und insbesondere zu einer Wanderung derselben führen.borrowed high temperatures necessary to produce such thick oxide layer are required to damage the active elements of the integrated semiconductor circuits and in particular lead to a migration of the same.

Um aktive Elemente zu isolieren, die auf einem einzigen Halbleiterkörper angeordnet sind, wurde ferner versucht, nicht aktive Bereiche so mit Dotierungsstoffen zu versehen, daß in der Sperrichtung vorgespannte Dioden entstehen. Bei diesem Verfahren ergibt sich jedoch der Nachteil, daß bei den Dioden Streuverluste und bei den Übergängen unerwünschte Kapazitäten auftreten. Außerdem hatten die dotierten Bereiche zur Erzielung einer ausreichenden Isolation notwendigerweise große Abmessungen, und hierdurch verringerte sich die Anzahl der aktiven Elemente, die sich auf einem einzelnen Halbleiterkörper unterbringen lassen.In order to isolate active elements that are arranged on a single semiconductor body, attempts have also been made to to provide inactive areas with dopants in such a way that in the reverse direction biased diodes arise. However, this method has the disadvantage that when stray losses occur in the diodes and undesired capacitances occur at the transitions. In addition, the doped areas had large dimensions are necessary to achieve sufficient insulation, and this reduces the Number of active elements that can be accommodated on a single semiconductor body.

Der Erfindung liegt die Aufgabe zugrunde, Elemente von integrierten Halbleiterschaltkreisen, die auf einem einzigen Halbleiterkörper angeordnet sind, elektrisch so gegeneinander zu isolieren, daß die vorstehend geschilderten Nachteile vermieden werden. Ferner sollen elektrische Verbindungen zu den auf einem einzelnen Halbleiterkörper angeordneten Elementen von integrierten Halbleiterschaltkreisen auf einfache und zweckmäßige Weise dadurch hergestellt werden, daß ein im wesentlichen glattes Substrat für die elektrischen Verbindungen bereitgestellt wird.The invention is based on the task of providing elements of integrated Semiconductor circuits, which are arranged on a single semiconductor body, electrically so against each other to isolate that the disadvantages described above are avoided. Electrical connections should also be made to the elements of integrated semiconductor circuits arranged on a single semiconductor body and conveniently made by having a substantially smooth substrate for the electrical Connections is provided.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand schematischer Zeichnungen näher erläutert. Es zeigt:An embodiment of the invention is explained in more detail below with reference to schematic drawings. It shows:

Fig. 1 einen Querschnitt eines Halbleiterkörpers, in dem einander benachbarte aktive Elemente angeordnet sind, durch die einander benachbarte Transistorstrukturen gebildet werden; Fig. 1 shows a cross section of a semiconductor body in which adjacent active elements are arranged by means of which adjacent transistor structures are formed;

Fig» 2 einen Querschnitt der in Fig. 1 dargestellten Elemente, die durch Einschneiden einer Nut elektrisch gegeneinander isoliert worden sind;FIG. 2 shows a cross section of the elements shown in FIG. 1, which have been electrically isolated from one another by cutting a groove;

Fig. 3 die Vorrichtung nach Fig. 2, nachdem auf ihr eine Oxidschicht gezüchtet worden ist;Fig. 3 shows the device of FIG. 2, after a Oxide layer has been grown;

Fig. 4 einen Querschnitt der Anordnung nach Fig. 3, bei der die Nut gemäß der Erfindung mit einem Harz gefüllt worden ist;FIG. 4 shows a cross section of the arrangement according to FIG. 3, at which the groove according to the invention has been filled with a resin;

Fig. 5 einen Querschnitt der Anordnung nach Fig. 4, bei der die Harz- und Oxidschichten mit Öffnungen versehen worden sind; undFigure 5 is a cross-sectional view of the arrangement of Figure 4 in which the resin and oxide layers have been apertured are; and

Fig. 6 einen Querschnitt der Anordnung nach Fig» 5, bei der eine elektrische Verbindung vorhanden ist, v/elche die erfindungsgemäße gefüllt© Nut überbrückt»6 shows a cross section of the arrangement according to FIG. 5, at which has an electrical connection, which bridges the filled © groove according to the invention »

Durch die Erfindung ist ein Verfahren zum Erzeugen mehrerer Elemente eines integrierten Halbleiterschaltkreises auf einem einzigen Halbleiterkörper geschaffen worden, das Maßnahmen umfaßt, um elektrische Funktionen erfüllende Bereiche innerhalb des Halbleiterkörpers zu erzeugen und die verschiedenen Schaltungselemente dadurch elektrisch gegeneinander zu isolieren, daß in den Halbleiterkörper Nuten oder Rillen eingeätzt werden, die dann mit einem elektrisch isolierenden Harz gefüllt werden. Hierbei bildet das Harz eine im wesentlichen glatte Fläche, die es ermöglicht, auf einfache Weise elektrische Verbindungen über den die Nuten aufweisenden Bereichen zu erzeugen.The invention provides a method for producing a plurality of elements of an integrated semiconductor circuit a single semiconductor body has been created, which includes measures to perform electrical functions areas to generate within the semiconductor body and thereby electrically to each other the various circuit elements insulate that in the semiconductor body grooves or grooves are etched, which then with an electrically insulating Resin to be filled. Here, the resin forms an essentially smooth surface, which makes it possible to easily Way to produce electrical connections over the areas having the grooves.

In Fig. 1 erkennt man einander benachbarte Transistorstrukturen, die in einem einzigen Halbleiterkörper angeordnet sind, zu dem ein Substrat 7 gehört, bei dem ein Diffusionsbereich vom P-Typ unter einer epitaxialen Schicht 1 liegt, In FIG. 1, one recognizes transistor structures which are adjacent to one another and which are arranged in a single semiconductor body which includes a substrate 7 having a P-type diffusion region under an epitaxial layer 1,

wobei ferner ein Bereich vom N-Typ vorhanden ist. An ihren Trennflächen wirken Bereiche 3 und 3A vom N -Typ als Kollektoren. Nahe der Oberfläche des Bereichs 1 befinden sich die übrigen Elemente der Transistoren, zu denen Emitter 6 und 6A gehören, die Bereiche vom N -Typ bilden, welche von Basisbereichen oder Bereichen 5 und 5A vom P-Typ umgeben sind. Nahe den genannten Bereichen repräsentieren die Bereiche 4 und 4A Kollektoren vom N -Typ. Die gesamte beschriebene Anordnung ist mit einer Oxidschicht 2 bedeckt, die als isolierende Sperre wirkt, welche sich im wesentlichen über den ganzen Halbleiterkörper hinweg erstreckt.there is also an N-type region. At her Separation surfaces act as collectors in areas 3 and 3A of the N -type. Near the surface of area 1 are located the remaining elements of the transistors, including emitters 6 and 6A, form the N -type regions, which of Base areas or areas 5 and 5A are surrounded by P-type. Near the mentioned areas represent the areas 4 and 4A collectors of the N type. The entire arrangement described is covered with an oxide layer 2, which as insulating barrier acts, which extends across the entire semiconductor body substantially.

Gemäß Fig. 2 besteht der erste Schritt zum Isolieren der aktiven Elemente im Einätzen einer Öffnung 8, die durch Seitenwände 10 abgegrenzt ist und sich in der bei 9 dargestellten Weise vorzugsweise bis unterhalb der epitaxialen Schicht 7 in das Material hinein erstreckt. Dieser Ätzvorgang kann mit Hilfe bekannter Photoresist-Verfahren durchgeführt werden. Die genaue Breite und Tiefe der Öffnung oder Nut 8 ist nicht von kritischer Bedeutung; sie hat lediglich die Aufgabe, die aktiven Elemente der Anordnung elektrisch gegeneinander zu isolieren. Es sei bemerkt, daß man eine vollkommenere Isolierung erhält, wenn die Nut 8 so eingeschnitten wird, daß sie sich vollständig durch die epitaxiale Schicht 1 hindurch erstreckt, wie es in der Zeichnung dargestellt ist. Als Beispiel sei erwähnt, daß Siliziumplättchen eine Dicke von etwa 600 Mikrometer haben, während die Dicke der epitaxialen Schicht gewöhnlich bis zu etwa 5 Mikrometer beträgt.Referring to Fig. 2, the first step is to isolate the active elements in the etching of an opening 8 which is delimited by side walls 10 and located in the one shown at 9 Way preferably extends into the material below the epitaxial layer 7. This etching process can be done using known photoresist techniques. The exact width and depth of the opening or Groove 8 is not critical; its only task is to make the active elements of the arrangement electrically to isolate from each other. It should be noted that a more perfect insulation is obtained when the groove 8 is cut in this way becomes that it extends completely through the epitaxial layer 1, as in the drawing is shown. As an example it should be mentioned that silicon platelets have a thickness of about 600 micrometers, while the Epitaxial layer thickness is usually up to about 5 micrometers.

Gemäß Fig. 3 besteht der nächste Schritt des Verfahrens allgemein im Erzeugen der Oxidschicht 2 auf den Seitenwänden 10 der Nut 8. Es is.t hauptsächlich Aufgabe der Oxidschicht, die aktiven Elemente zu isolieren, nachdem die Nut 8 gefüllt worden ist. Wie erwähnt, wird bei den bis jetzt bekannten Verfahren eine Oxidschicht so aufgebaut, daß sie die Nut 8Referring to Figure 3, the next step in the method is generally in creating the oxide layer 2 on the side walls 10 of the groove 8. It is mainly the task of the oxide layer, isolating the active elements after the groove 8 has been filled. As mentioned, the ones known up to now Process an oxide layer built up in such a way that it forms the groove 8

■r~■ r ~

vollständig ausfüllt. Zwar ermöglicht dieses Verfahren eine hervorragende elektrische Isolierwirkung, doch besteht ein Nachteil darin, daß die Erzeugung einer dicken Oxidschicht die Anwendung hoher Temperaturen bedingt. Beim Arbeiten mit hohen Temperaturen verlagern sich die verschiedenen dotierten Bereiche, und dies könnte zu einer schwerwiegenden Beschädigung der aktiven Elemente führen. Die erfindungsgemäße Oxidschicht 2, die bis zu einer Dicke von etwa 5000 $ gezüchtet wird, bildet sich bei einer Temperatur von mehreren hundert Grad C, und daher tritt hierbei keine Verlagerung der genannten Bereiche ein.completely filled out. Although this method enables excellent electrical insulating effect, there is The disadvantage is that the production of a thick oxide layer requires the use of high temperatures. When working with high temperatures displace the various doped areas and this could cause serious damage of the active elements. The oxide layer 2 according to the invention, which is grown to a thickness of about 5000 $ is formed at a temperature of several hundred degrees C, and therefore no displacement occurs of the mentioned areas.

Der nächste Schritt des Herstellungsverfahrens ist in Fig. dargestellt, wo man erkennt, daß die Nut 8 vollständig mit einem isolierenden Harz gefüllt worden ist. Zur erfindungsgemäßen Verwendung wurden verschiedene Harze ausgewählt; die einzigen Erfordernisse, welche jedes Harz erfüllen muß, bestehen darin, daß es sich bei niedrigen Temperaturen von einigen hundert Grad C verwenden läßt, das es elektrisch isoliert,, daß es beim Aushärten möglichst keine Poren bildet, daß es eine geeignete Viskosität besitzt, damit es die relativ kleinen Nuten ausfüllen kann, und daß es beim Aushärten eine relativ glatte Oberfläche bildet. Bei den Harzen, welche die vorstehend genannten Eigenschaften haben, zeigte es sich, daß vorzugsweise mittels Wärme aushärtbare Harze vom Polyimid-Typ verwendet werden sollen. Solche PoIyimidharze sind bekannt; sie sind entsprechend der nachstehenden Strukturformel aufgebaut:The next step in the manufacturing process is shown in Fig. shown, where it can be seen that the groove 8 has been completely filled with an insulating resin. To the invention Various resins were selected for use; the only requirements that any resin must meet are in the fact that it can be used at low temperatures of a few hundred degrees C. that it is electrical insulated, that it does not form any pores when it hardens, that it has a suitable viscosity so that it can fill the relatively small grooves, and that it is at Curing forms a relatively smooth surface. In the case of resins which have the above-mentioned properties, it was found that it is preferable to use polyimide type thermosetting resins. Such polyimide resins are known; they are structured according to the following structural formula:

N-R-NN-R-N

Hierin bezeichnen R- und R2 Radikale einer vierwertigen aromatischen Gruppe bzw. einer zweiwertigen aromatischen Gruppe und η eine positive ganze Zahl. Um dieses Polyimidharz herzustellen, werden ein aromatisches Diamin und ein aromatisches Säure-Dianhydrid synthetisiert; hierbei verwendet man gewöhnlich z.B.Pyre-ML (Handelsbezeichnung ' der E.I. duPont de Namours and Co.) oder Torayniece (Handelsbezeichnung der Toray Kabushiki Kaisha). Das Polyimidharz ist ebenso wie das Verfahren zu seiner Herstellung im einzelnen in der US-PS 3 179 634 beschrieben, und seine Verwendung bei Halbleitervorrichtungen ist in der US-PS 3 700 497 beschrieben.Herein, R and R 2 denote radicals of a tetravalent aromatic group and a divalent aromatic group, respectively, and η denotes a positive integer. To produce this polyimide resin, an aromatic diamine and an aromatic acid dianhydride are synthesized; here one usually uses, for example, Pyre-ML (trade name of EI duPont de Namours and Co.) or Torayniece (trade name of Toray Kabushiki Kaisha). The polyimide resin, as well as the method of making it, is described in detail in US Pat. No. 3,179,634 and its use in semiconductor devices is described in US Pat. No. 3,700,497.

Fig. 4 bis 6 zeigen, auf welche Weise das isolierende HarzFigs. 4 to 6 show how the insulating resin is used

11 nicht nur in eine Nut 4 eingebracht, sondern auch als Überzug auf dem gesamten Halbleiterkörper angeordnet wird. Es sei jedoch bemerkt, daß man das isolierende Harz 11 nicht über die Nut 8 hinweg aufzubringen braucht, wenn die Oberseite des Harzes im wesentlichen in Fluchtung mit den übrigen Teilen des Plättchens steht, welche im vorliegenden Fall durch die Oberfläche der Oxidschicht 2 gebildet wird.11 is not only introduced into a groove 4, but is also arranged as a coating on the entire semiconductor body. It should be noted, however, that the insulating resin 11 need not be applied across the groove 8 when the top of the resin is essentially in alignment with the remaining parts of the plate, which in the present case is formed by the surface of the oxide layer 2.

Die nächsten Schritte des Herstellungsverfahrens, d.h. die Herstellung elektrischer Verbindungen, sind in Fig. 5 und 6 dargestellt; hierbei werden zuerst die Harzschicht 11 und die Oxidschicht 2 mit Öffnungen versehen, wobei die ÖffnungThe next steps in the manufacturing process, i.e., making electrical connections, are shown in Figs shown; here, the resin layer 11 and the oxide layer 2 are first provided with openings, the opening

12 über dem Kollektor 4 und die Öffnung 13 über der Basis 5A angeordnet wird. Diese Öffnungen sind mit Hilfe bekannter photographischer Verfahren herstellbar; ferner sind verschiedene Verfahren zum Erzeugen von Öffnungen in Polyimidharzen in den US-PSen 3 700 497 und 3 395 057 beschrieben.12 over the collector 4 and the opening 13 over the base 5A. These openings are known with the help of photographic process producible; Also, there are various methods of making openings in polyimide resins in U.S. Patents 3,700,497 and 3,395,057.

Nach dem Erzeugen der Öffnungen 12 und 13 kann man die Metallschicht 15 mittels eines beliebigen bekannten Verfahrens herstellen, z.B. durch Aufsprühen von Metall durch eine Maske oder durch Aufbringen einer gleichmäßigen leitfähigen SchichtAfter the openings 12 and 13 have been produced, the metal layer can be used 15 using any known method, such as spraying metal through a mask or by applying a uniform conductive layer

unter nachfolgendem Wegätzen der nicht gewünschten Teile. Die Einzelheiten des leitfähigen Elements 15 sind in Fig. 7 dargestellt, damit zu erkennen ist, auf welche Weise das Harz 11 eine Brücke bilden kann, um eine glatte Fläche zum Aufnehmen einer elektrischen Verbindung über einer isolierenden Nut zu schaffen. Ohne die beschriebene Verwendung eines isolierenden Harzes würde man ziemlich komplizierte Verfahren benötigen, um das Entstehen elektrischer Unterbrechungen zu verhindern, z.B. das Verfahren der Balken-Leiter-Technik, das nicht nur kompliziert, sondern auch kostspielig ist.with subsequent etching away of the unwanted parts. The details of the conductive element 15 are shown in FIG. 7 shown so that it can be seen in which way the resin 11 can form a bridge to a smooth surface for Making an electrical connection over an insulating one Create groove. Without the described use of an insulating resin, the procedures would be rather complicated need to prevent electrical interruptions from occurring, e.g. the beam-ladder technique, which is not only complicated but also costly.

Claims (1)

AnsprücheExpectations (Iy Verfahren zum Herstellen mehrerer Elemente eines integrierten Halbleiterschaltkreises auf einem einzigen Halbleiterkörper, dadurch gekennzeichnet, daß elektrische Aufgaben erfüllende Bereiche erzeugt werden, welche die Elemente des integrierten Halbleiterschaltkreises bilden, daß in den Halbleiterkörper Nuten bis zu einer solchen Tiefe eingeätzt werden, daß die Elemente des integrierten Halbleiterschaltkreises im wesentlichen elektrisch gegeneinander isoliert werden, daß die Nuten mit einem elektrisch isolierenden Harz gefüllt werden und daß elektrische Verbindungen zu den elektrische Aufgaben erfüllenden Bereichen hergestellt werden. (Iy method for producing several elements of an integrated semiconductor circuit on a single semiconductor body, characterized in that areas performing electrical tasks are produced which form the elements of the integrated semiconductor circuit, that grooves are etched into the semiconductor body to such a depth that the elements of the semiconductor integrated circuit are essentially electrically isolated from one another, that the grooves are filled with an electrically insulating resin and that electrical connections are made to the areas performing electrical tasks. 2„ Verfahren, um auf einem einzigen Halbleiterkörper angeordnete Elemente eines integrierten Halbleiterschaltkreises elektrisch gegeneinander zu isolieren, dadurch gekennzeichnet, daß in den Halbleiterkörper zwischen den Elementen des integrierten Halbleiterschaltkreises Nuten bis zu einer solchen Tiefe eingeätzt werden, daß die genannten Elemente im wesentlichen elektrisch gegeneinander isoliert werden, daß die Nuten mit einem elektrisch isolierenden Harz gefüllt werden und daß elektrische Verbindungen zu den genannten Elementen hergestellt werden.2 “Method to be arranged on a single semiconductor body To electrically isolate elements of an integrated semiconductor circuit from one another, thereby characterized in that grooves are formed in the semiconductor body between the elements of the integrated semiconductor circuit be etched to such a depth that said elements are essentially electrically mutually exclusive be insulated, that the grooves are filled with an electrically insulating resin and that electrical connections to the elements mentioned. 3ο Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als isolierendes Harz ein Polyimidharz verwendet wird«3ο method according to claim 1 or 2, characterized in that that a polyimide resin is used as the insulating resin « 4ο Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen dem Halbleiterkörper und dem isolierenden Harz eine Schicht aus Siliziumdioxid erzeugt wird.4ο method according to claim 1 or 2, characterized in that that a layer of silicon dioxide is produced between the semiconductor body and the insulating resin. --A2---A2- 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß vor dem Herstellen der elektrischen Verbindungen das Siliziumdioxid und das isolierende Harz auf selektive Weise von dem Halbleiterkörper entfernt werden.5. The method according to claim 4, characterized in that before making the electrical connections, selectively apply the silicon dioxide and the insulating resin Way to be removed from the semiconductor body. 6. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das isolierende Harz eine im wesentlichen glatte Oberfläche hat.6. The method according to claim 1 or 2, characterized in that the insulating resin has a substantially smooth surface Has. 7. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das isolierende Harz nicht nur aufgebracht wird, um die Nuten auszufüllen, sondern auch, um einen Überzug auf der umgebenden Fläche des Halbleiterkörpers zu erzeugen.7. The method according to claim 1 or 2, characterized in that the insulating resin is not only applied to to fill the grooves, but also to produce a coating on the surrounding surface of the semiconductor body. 8. Erzeugnis, gekennzeichnet durch einen Halbleiterkörper (7), mehrere in dem Halbleiterkörper angeordnete Elemente (6, 6A, 5, 5A) eines integrierten Schaltkreises, in dem Halbleiterkörper ausgebildete Nuten (8) zwischen den Elementen des integrierten Schaltkreises, die eine solche Tiefe haben, daß sie die Elemente des integrierten Schaltkreises im wesentlichen vollständig gegeneinander isolieren, ein isolierendes Harz (11), das die Nuten im wesentlichen vollständig ausfüllt, sowie elektrische Verbindungen zu elektrisch funktionsfähigen Bereichen der Elemente des integrierten Schaltkreises.8. Product, characterized by a semiconductor body (7), a plurality of elements arranged in the semiconductor body (6, 6A, 5, 5A) of an integrated circuit in which Semiconductor body formed grooves (8) between the elements of the integrated circuit, which such Have depth that they essentially completely isolate the elements of the integrated circuit from one another, an insulating resin (11) which substantially completely fills the grooves, and electrical connections to electrically functional areas of the elements of the integrated circuit. 9. Erzeugnis nach Anspruch 8, dadurch gekennzeichnet, daß das isolierende Harz ein Polyimidharz ist.9. Product according to claim 8, characterized in that the insulating resin is a polyimide resin. 10. Erzeugnis nach Anspruch 8, dadurch gekennzeichnet, daß zwischen dem Halbleiterkörper (7) und dem isolierenden Harz (11) eine Schicht aus Siliziumdioxid angeordnet ist.10. Product according to claim 8, characterized in that a layer of silicon dioxide is arranged between the semiconductor body (7) and the insulating resin (11). 11. Erzeugnis nach Anspruch 8, dadurch gekennzeichnet, daß die Oberfläche des isolierenden Harzes im wesentlichen glatt ist.11. Product according to claim 8, characterized in that the surface of the insulating resin is substantially is smooth. 12. Erzeugnis nach Anspruch 8, dadurch gekennzeichnet, daß das isolierende Harz nicht nur die Nuten im wesentlichen ausfüllt, sondern auch einen Überzug auf der sie umgeben den Fläche des Halbleiterkörpers bildet.12. Product according to claim 8, characterized in that the insulating resin not only substantially fills the grooves but also a coating on which they surround forms the surface of the semiconductor body.
DE19813128621 1980-07-21 1981-07-20 SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION Withdrawn DE3128621A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US17090780A 1980-07-21 1980-07-21

Publications (1)

Publication Number Publication Date
DE3128621A1 true DE3128621A1 (en) 1982-05-06

Family

ID=22621766

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813128621 Withdrawn DE3128621A1 (en) 1980-07-21 1981-07-20 SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION

Country Status (4)

Country Link
JP (1) JPS5787152A (en)
DE (1) DE3128621A1 (en)
FR (1) FR2487124B1 (en)
GB (1) GB2081506B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3513034A1 (en) * 1984-04-11 1985-10-24 Hitachi, Ltd., Tokio/Tokyo SEMICONDUCTOR DEVICE

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943545A (en) * 1982-09-06 1984-03-10 Hitachi Ltd Semiconductor ic device and its manufacture
US4541168A (en) * 1984-10-29 1985-09-17 International Business Machines Corporation Method for making metal contact studs between first level metal and regions of a semiconductor device compatible with polyimide-filled deep trench isolation schemes
JPH10256394A (en) 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> Semiconductor structure and device
WO2001048814A1 (en) * 1999-12-24 2001-07-05 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising semiconductor elements formed in a top layer of a silicon wafer situated on a buried insulating layer
US8809942B2 (en) * 2011-09-21 2014-08-19 Kabushiki Kaisha Toshiba Semiconductor device having trench structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51139281A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Semi-conductor device
JPS5423388A (en) * 1977-07-22 1979-02-21 Hitachi Ltd Semiconductor integrated-circuit device and its manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3513034A1 (en) * 1984-04-11 1985-10-24 Hitachi, Ltd., Tokio/Tokyo SEMICONDUCTOR DEVICE

Also Published As

Publication number Publication date
GB2081506A (en) 1982-02-17
FR2487124A1 (en) 1982-01-22
JPS5787152A (en) 1982-05-31
GB2081506B (en) 1984-06-06
FR2487124B1 (en) 1986-01-10

Similar Documents

Publication Publication Date Title
DE19531691C2 (en) Semiconductor device and contact pad structure therefor
DE10229182A1 (en) Stacked chip package and manufacturing process therefor
DE2054571A1 (en) Integrated semiconductor structure and method for producing this semiconductor structure
DE4230187A1 (en) Component having conductors on lead on chip - comprises insulating film on semiconductor chip contg. projections
DE102013101327A1 (en) Method for producing a semiconductor device
DE102006062855B4 (en) A dielectric isolation type semiconductor device and manufacturing method thereof
DE102005041058A1 (en) Method for producing a multilayer card
DE4020195A1 (en) SEMICONDUCTOR CHIP AND METHOD FOR THE PRODUCTION THEREOF
DE3007809A1 (en) SEMICONDUCTOR LIGHT EMISSION ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
WO2000031796A1 (en) Method for producing an integrated circuit processed on both sides
DE10349185A1 (en) Semiconductor package
DE3002740A1 (en) METHOD FOR TRAINING SUBSTRATE ELECTRODES IN MOS ICS WITH LOCAL OXIDATION
DE3128621A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION
DE1589918A1 (en) Process for the production of integrated circuits with switching elements that are mutually electrically insulated by embedded separating joints made of dielectric material
DE2432544A1 (en) SEMICONDUCTOR COMPONENT WITH A DIELECTRIC SUPPORT AND THE PROCESS FOR ITS PRODUCTION
WO2009039802A1 (en) Method for producing a semiconductor component, and semiconductor component
DE19501558B4 (en) Semiconductor device and method for its production
DE102011010248B3 (en) Method for manufacturing power semiconductor device e.g. insulated gate bipolar transistor, involves forming trenches partially filled with insulating material starting from side to side in regions of semiconductor structure
DE2703618C2 (en) Process for the production of a semiconductor integrated circuit
DE3128629A1 (en) RESET PROCESS FOR INTEGRATED CIRCUITS
DE102019121449A1 (en) PROCESS FOR SINGLE COMPONENTS FROM A COMPONENT COMPONENT AND COMPONENT
DE2909996A1 (en) READ-ONLY MEMORY AND METHOD FOR MANUFACTURING IT
DE2945385A1 (en) Multilayer substrate for semiconductor chip esp. integrated circuit - with conducting zones sepd. by insulating layers
DE69827212T2 (en) Resin-sealed semiconductor device and its manufacturing method
DE3117083A1 (en) METHOD FOR PRODUCING SEMICONDUCTOR ELEMENTS

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: BERNHARDT, K., DIPL.-ING., PAT.-ANW., 8000 MUENCHE

8141 Disposal/no request for examination