DE3120622A1

DE3120622A1 - Logikanalysator

Info

Publication number: DE3120622A1
Application number: DE19813120622
Authority: DE
Inventors: Tonio Dipl.-Ing. 8025 Unterhaching Frühauf
Original assignee: Rohde and Schwarz GmbH and Co KG
Current assignee: Rohde and Schwarz GmbH and Co KG
Priority date: 1981-05-23
Filing date: 1981-05-23
Publication date: 1982-12-16
Also published as: DE3120622C2

Description

Logikanalysator
Die Erfindung betrifft einen Logikanalysator zum Darstellen der logischen Signale von Digitalschaltungen laut Oberbegriff des Hauptanspruches.
Logikanalysatoren dieser Art sind bekannt (beispielsweise Gerät k100-D der Firma Gould Inc., USA). Sie ermöglichen in einer viel zahl von einzelnen Signaldastellungskanälen jeweils die Feststellung und Speicherung von logischen Signalen, die dann bei Bedarf nacheinander oder gleichzeitig auf dem Schirmbild einer Anzeigeeinrichtung dargestellt werden können. Jeder Signaldarstellungskanal umfasst zu diesem Zweck einen Spannungskomparator, in welchem das darzustellende Signal mit einem vorzugsweise einstellbaren Referenzpegel verglichen wird und in dem so festgestellt wird, ob das darzustellende logische Signal den logischen Zustand "0" oder "1" aufweist. In der Praxis besitzen solche darzustellenden logischen Signale einen mehr oder weniger ausgep@ägten Übergangsbereich, in dem weder der logische Zustand "0" noch der logische Zustand "1" eindeutig definiert ist (Anstiegsflanke oder Abfaliflanke eines Impulses). Fig. 1a zeigt ein solches logisches Signal D mit schräger Anstiegs-und Abfallflanke A bzw. F. Der Spannungskomparator des Signaldarstellungskanals , mit dem ein solches Signal D analysiert werden soll, ist beispielsweise auf den Referenzpegel U eingestellt. Wird eine Unterschreitung des Referenzpegels U festgestellt, so wird dieser Zustand auf der Anzeigeeinrichtung im Sinne Fig. 1b als "0"-Zustand L dargestellt. Wird eine Überschreitung des Pegels U festgestellt, so wird dies nach Fig. 1b als "1"-Zustand H auf dem Schirmbild dargestellt. Obwohl das eigentliche darzustellende Signal D relativ flache Anstiegs-und Abfallflanken besitzt, wird also mit einem bekannten Analysator ein Signal angezeigt, bei dem ein eindeutiger Logikzustand mit einem scharfen Übergang vorgetäuscht wird, der in der Wirklichkeit gar nicht vorhanden ist.
Es ist daher Aufgabe der Erfindung, einen Logikanalysator dieser Art zu schaffen, bei dem dieser Nachteil vermieden ist und mit dem auch Übergangs zustände der darzustellenden logischen Signale darstellbar sind.
Diese Aufgabe wird ausgehend von einem Logikanalysator laut Oberbegriff des Hauptanspruches durch dessen kennzeichnende Merkmale gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.
Beim erfindungsgemässen Logianalysator ist es also möglich, in jedem Signaldarstellungskanal jeweils neben der Darstellung der eigentlichen definierten Logikzustände "0" und "1" die Übergangsbereiche darzustellen, wie dies beispielsweise in Fig. 1c dargestellt ist. wird beispielsweise festgestellt, dass der niedrigere Referenzpegel unterschritten wird, so wird dies als "0"-Zustand L dargestellt. Wird ein Überschreiten dieses niedrigeren Referenzpegels festgestellt, so bedeutet dies einen Übergang von "0" nach "1", was nach Fig. 1c als Mittelwert M auf der Anzeigeeinrichtung dargestellt wird. Wird schließlich dann festgestellt, dass der höhere Referenzpegel überschritten wird, so wird dies als "1"-Zustand H dargestellt. Ein anschliessende-s Unterschreiten des höheren Referenzpegels wird dann wieder als Übergangsbereich M dargestellt. Das auf diese Weise dargestellte Signal nach Fig. 1c lässt also für den Betrachter erkennen, dass das darzustellende Signal D nach Fig. 1a einen undefinierten Ubergangsbereich M im Anstiegsflanken-bzw. Abfallflanken-Bereich besitzt, das so dargestellte Signal entspricht also wesentlich besser der Wirklichkeit und kann deshalb auch besser und genauer ausgewertet werden. Nach der Erfindung wird diese einfach dadurch möglich, dass zwei gesonderte Spannungskomparatoren je Signaldarstellungskanal verwendet werden und die damit festgestellten Zustände gesondert gespeichert werden. Nachdem sogar feststellbar ist, ob es sich um einen "Übergang nach oben" oder einen "Übergang nach unten" handelt, könnte dies sogar bei Bedarf gesondert dargestellt werden, indem beispielsweise nicht im Sinne der Fig. 1c der Übergangsbereich M als zu den Zuständen L und H paralleler Mittelwert dargestellt wird sondern als etwas schräg nach oben bzw. schräg nach unten verlaufender Verbindungsstrich, so dass schliesslich auf der Anzeigeeinrichtung ein Signal dargestellt wird, das nahezu identisch übereinstimmt mit dem ursprünglichen Signal D jeweils mit Anstiegsflanke und Abfallflanke.
Die Erfindung wird im folgenden anhand einer schematischen Zeichnung an einem Ausführungsbeispiel näher erläutert.
Fig. 2 zeigt das Prinzipschaltbild eines Signaldarstellungskanales für einen mehrere solche Kanäle aufweisenden Logikanalysator. Das darzustellende' logische Signal D wird über einen Eingang 1 zwei getrennten Spannungskomparatoren 2 und 3 zugeführt, die jeweils auf unterschiedliche Referenzspannungspegel V bzw. W nach Fig.1a eingestellt sind. Die Referenzpegel V und W richten sich nach den genormten Spannungswerten für den "0"-Zustand bzw. "1"-Zustand des darzustellenden logischen Signales D, sie werden so gewählt, dass der niedrigere Referenzpegel V geringfügig höher ist als der dem Zustand entsprechende Pegel, der Pegel W ist geringfügig niedriger als der dem "1"-Zustand entsprechende Pegel. Die über die beiden Komparatoren 2 und 3 festgestellten Pegelüber- oder -unterschreitungen können als Digitalsignale in zugehörigen getrennten 1-bit-Speichern 4 und 5 gespeichert werden, die Einspeicherung wird in bekannter Weise über eine Triggerschaltung 6 gesteuert, und zwar entweder über den Ausgang des einen Komparators 2 oder über den Ausgang des anderen Komparators 3. Die gespeicherten Ergebnisse des Signaldarstellungskanals können dann in bekannter Weise über eine Auswerteinrichtung 7 auf einer Anzeigeeinrichtung 8 grafisch dargestellt werden oder auf andere Weise beispielsweise in Tabellenform ausgewertet werden. Im Speicher 5 werden also die in Fig. 1c dargestellten Zustände L und M @espeichert, im Speicher 4 die Zustände H und M. Aus der Kombination der beiden Speicherinhalte kann bei entsprechender Ausbildung der Auswertschaltung 7 gegebenenfalls getrennt ein "Übergang nach oben" oder ein "Übergang nach unten" dargestellt werden. Anstelle der in Fig. 2 dargestellten zwei gesonderten Speicher kann natürlich auch jeder andere die vier unterschiedlichen Zustände speichernde Speicher, beispielsweise ein 2-bit-Speicher, verwendet werden, der neben den Zuständen L und H auch den Zustand M speichern kann.

Claims

Patentansprüche 1. Logikanalysator zum Darstellen der logischen Signale von Digitalschaltungen bei dem für den jeweiligen Signalpegel jeweils das Überschreiten oder Unterschreiten eines Referenzpegels festgestellt, gespeichert und ausgewertet wird, d a d u r c h g e -k e n n z e i c h n e t, dass jeweils das Über- und Unterschreiten Jnindestens, iedlichen Referenzpegeln (V,W) festgestellt, gespeichert und ausgewertet wird.
2. Logikanalysator nach Anspruch 1, d a du r c h g e k e n n z e i c h n e t, dass die beiden Referenzpegelwerte (V,W) nahe den vorbestimmten Logikpegelwerten (L,H) des darzustellenden Signals (D) gewählt sind.
3. Logikanalysator nach Anspruch 1 oder 2, d a d u @ @ h g e k e n n z e i c h n e t, dass jeder Signaldarstellungskanal zwei auf unterschiedliche Referenzpegelwerte (V,W) eingestellte Spannungskomparatoren (2,3) mit zugehörigen Speichern (4.5) aufweist.
4. Logikanalysator nach Anspruch 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, dass über die Auswertschaltung (7) der Inhalt der Speicher (4,5) auf einer Anzeigeeinrichtung (8) als Digitalsignal darstellbar ist, und zwar das Unterschreiten des niedrigeren Referenzpegels (V) als "Null"-Zustand, das Überschreiten des niedrigeren Referenzpegels (V)-und das Unterschreiten des höheren Referenzpegels (W) jeweils als "Übergangs"-Zustand und das Überschreiten des höheren Referenzpegels (W) als "Eins"-Zustand.
5. Logikanalysator nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, dass der "Übergangs"-Zustand jeweils als Mittelwert (M) zwischen den "Null"-und "Eins"-Zuständen (L,H) dargestellt wird.
6. Logikanalysator nach Anspruch 4 oder 5, d a -d u r c h g e k e n n z e i c h n e t, dass das Überschreiten des niedrigeren Referenzpegels (V) als "Übergang nach oben"-Zustand und das Unterschreiten des höheren Referenzpegels (W) als "Übergang nach unten"-Zustand gesondert dargestellt wird.
7. Logikanalysator nach einem oder mehreren der vorhergehenden Ansprüche, d a d u r c h g e k e n nz e i c h n e t, dass die die Speicher (4,5) steuernde Triggereinrichtung (6) wahlweise auf den einen oder anderenKomparatorausgang anspricht.