DE3118347C2

DE3118347C2 -

Info

Publication number: DE3118347C2
Application number: DE19813118347
Authority: DE
Inventors: Eberhard Dr.Phil. 8551 Pretzfeld De Spenke; Franz Wilhelm Dipl.-Ing. 8000 Muenchen De Steuer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1981-05-08
Filing date: 1981-05-08
Publication date: 1990-02-01
Also published as: JPH0142510B2; DE3118347A1; JPS57193059A

Description

Die Erfindung bezieht sich auf einen Thyristor nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a thyristor according to the Preamble of claim 1.

Ein solcher Thyristor wurde in der nicht-vorveröffentlichten DE-OS 29 45 324 vorgeschlagen. Es weist MIS-FET- Strukturen des Verarmungstyps auf. Bei einem Teil dieser MIS-FET-Strukturen sind die Gates im blockierenden Zustand des Thyristors, während des Zünd vorgangs und im Durchlaßzustand des Thyristors jeweils mit einer Spannung beaufschlagt. Die Kanäle dieser MIS-Strukturen, über die Emitter-Kurzschlußpfade verlaufen, sind unter dem Einfluß dieser Spannung unwirksam ge schaltet. Lediglich für die Dauer des Löschvorgangs werden sie wirksam geschaltet, was durch eine kurzzeitige Abschaltung der genannten Spannung erfolgt. Man kann solche Emitter-Kurzschlußpfade auch als Löschkurzschlüsse bezeichnen. Die Gates der übrigen MIS-Strukturen des Verarmungstyps sind im blockierenden Zustand, d. h. vor dem Zündzeitpunkt, von Spannungen freigeschaltet, so daß ihre Kanäle und damit über diese verlaufende Emitter- Kurzschlußpfade wirksam sind und den blockierenden Zustand des Thyristor stabilisieren, d. h. unbeabsichtigte Zünd vorgänge beim Auftreten hoher Blockierspannungen oder bei einem schnellen Anstieg der Blockierspannungen ver hindern. Die letztgenannten Emitter-Kurzschlußpfade können daher auch als Stabilisierungskurzschlüsse be zeichnet werden, während die zugehörigen MIS-FET-Strukturen Halbleiterschalter für ihre Betätigung darstellen. Für die Dauer des Zündvorgangs wird den Gates der letzt genannten Strukturen ein Spannungsimpuls zugeführt, der ihre Kanäle unwirksam schaltet, wodurch die Zündempfind lichkeit des Thyristors kurzzeitig stark erhöht wird.Such a thyristor has been unpublished in the DE-OS 29 45 324 proposed. It assigns MIS-FET Structures of the depletion type. In some of these MIS-FET structures, the gates are in the blocking state of the thyristor during ignition operation and in the on state of the thyristor each charged with a voltage. The channels of this MIS structures over which emitter short-circuit paths run are ineffective under the influence of this voltage switches. Only for the duration of the deletion process they are activated, which is indicated by a short-term The mentioned voltage is switched off. One can such emitter short-circuit paths also as erase short-circuits describe. The gates of the other MIS structures of the Depletion type are in the blocking state, i.e. H. in front the ignition point, released from voltages, so that their channels and thus via this emitter Short circuit paths are effective and the blocking state stabilize the thyristor, d. H. unintended ignition events when high blocking voltages occur or with a rapid increase in blocking voltages prevent. The latter emitter shorting paths can therefore also be used as stabilization shorts are drawn while the associated MIS-FET structures Represent semiconductor switches for their actuation. For the The duration of the ignition process is the last of the gates structures mentioned a voltage pulse supplied their channels ineffective, causing the ignition sensitivity of the thyristor is temporarily greatly increased.

Der Erfindung liegt die Aufgabe zugrunde, einen Thyristor der vorstehend beschriebenen Art anzugeben, der eine große Betriebssicherheit hinsichtlich seines Schaltverhaltens und eine gute Stabilität im blockierenden Zustand gewähr leistet. Das wird erfindungsgemäß durch eine Ausbildung des Thyristors nach dem kennzeichnenden Teil des Patent anspruchs 1 erreicht.The invention has for its object a thyristor of the type described above, which is a large Operational safety with regard to its switching behavior and ensure good stability in the blocking state accomplishes. According to the invention, this is achieved through training of the thyristor according to the characterizing part of the patent claim 1 reached.

Der mit der Erfindung erzielbare Vorteil besteht insbeson dere darin, daß durch die Ausbildung der Kanäle der MIS- FET-Strukturen als sog. metallurgische Kanäle bei spannungslosen Gates niedrige Werte des Kanalwiderstandes erreicht werden, die zwar herstellungsbedingten Toleranzen unterworfen sind, nicht jedoch von Feldstärkeschwankungen eines die Halbleiterkanäle aufbauenden elektrischen Feldes abhängig sind, wie das bei Inversionskanälen der Fall wäre.The advantage that can be achieved with the invention is in particular the fact that through the formation of the channels of MIS FET structures as so-called metallurgical channels de-energized gates low values of channel resistance be achieved, the manufacturing tolerances are subject, but not to fluctuations in field strength of an electrical field building up the semiconductor channels are dependent, as would be the case with inversion channels.

Aus der US-PS 32 43 669, vgl. insb. Fig. 9, und der DE-OS 26 25 917 sind Thyristoren mit steuerbaren Emitterkurz schlüssen bekannt, die lediglich zum Zwecke eines schnellen Löschens der Thyristoren wirksam geschaltet werden. Zu einem der hieraus bekannten, steuerbaren Emitter kurzschlüsse gehört jeweils ein erstes Halbleitergebiet eines ersten Leitungstyps, das aus einem Randbereich des n(p)-Emitters besteht, ferner ein zweites Halbleiterge biet des ersten Leitungstyps, das im Abstand von n(p)- Emitter in die an diesen angrenzende Basisschicht einge fügt ist, und ein zwischen diesen Halbleitergebieten liegender, einen zweiten Leitungstyp aufweisender Teilbereich der Basisschicht, der von einem isolierenden Gate über deckt ist. Aus der US-PS 32 43 669 sind auch gatege steuerte MIS-FET-Strukturen des Verarmungstyps bekannt, die zur niederohmigen Überbrückung von in einem Halbleiter körper vorgesehenen pn-Übergängen dienen und wirksam bzw. unwirksam schaltbare metallurgische Kanäle in Form von dotierten Halbleitergebieten aufweisen. Ein Thyristor mit MIS-FET-Strukturen des Verarmungstyps, die als Halbleiter schalter für Stabilisierungskurzschlüsse dienen, und zusätzlichen MIS-FET-Strukturen des Verarmungstyps. die als Halbleiterschalter für Löschkurzschlüsse dienen, wobei in denjenigen MIS-FET-Strukturen, deren Gates jeweils von Spannungen freigeschaltet sind, metallurgische bzw. dotierten Kanäle wirksam sind, läßt sich jedoch hieraus nicht entnehmen.From US-PS 32 43 669, cf. Fig. 9, and DE-OS 26 25 917 are thyristors with controllable emitter short conclusions known, which are only for the purpose of a rapid erasure of the thyristors activated will. To one of the controllable emitters known from this short circuits each have a first semiconductor area of a first line type, which consists of an edge area of the n (p) emitter, there is also a second semiconductor ge offers the first conduction type, which is at a distance of n (p) - Emitter inserted into the base layer adjacent to this is inserted, and a lying between these semiconductor regions, a section having a second line type the base layer, which is covered by an insulating gate is covered. From US-PS 32 43 669 are gatege controlled depletion type MIS-FET structures known those for low-resistance bridging of in a semiconductor pn junctions provided for the body and are effective or ineffective switchable metallurgical channels in the form of have doped semiconductor regions. A thyristor with Depletion-type MIS-FET structures used as semiconductors serve switches for stabilization short circuits, and additional depletion-type MIS-FET structures. the serve as a semiconductor switch for extinguishing short circuits, whereby in those MIS-FET structures, the gates of which Voltages are released, metallurgical or doped channels are effective, but can be derived from this do not remove.

Die Patentansprüche 2 bis 6 betreffen vorteilhafte Ausgestaltungen der Erfindung, während die Ansprüche 7 und 8 vorteilhafte Verfahren zum Betrieb eines Thyristors nach der Erfindung angeben.Claims 2 to 6 relate to advantageous refinements of the invention, while claims 7 and 8 advantageous method for operating a thyristor specify the invention.

Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher erläutert. Dabei zeigtEmbodiments of the invention are described in more detail below with reference to the drawings explained. It shows

Fig. 1 ein erstes Ausführungsbeispiel der Erfindung, Fig. 1 shows a first embodiment of the invention,

Fig. 2 ein Spannungs-Zeit-Diagramm zur Erläuterung von Fig. 1, FIG. 2 shows a voltage-time diagram to explain FIG. 1,

Fig. 3 ein weiteres Spannungs-Zeit-Diagramm zur Erläu terung von Fig. 1 und Fig. 3 shows another voltage-time diagram for the explanation of Fig. 1 and

Fig. 4 ein zweites Ausführungsbeispiel. Fig. 4 shows a second embodiment.

In Fig. 1 ist ein Thyristor mit einem aus dotiertem Halb leitermaterial, z. B. Silizium, bestehenden Halbleiter körper dargestellt, der vier aufeinanderfolgende Schichten abwechselnder Leitungstypen aufweist. Dabei bezeichnet man eine n-leitende Schicht als den n-Emitter 1, eine p-leitende Schicht als die p-Basisschicht 2, einen n-leitenden Schicht als die n-Basisschicht 3 und p-leitende Schicht als den p-Emitter 4. Der n-Emitter 1 ist an einer Grenzfläche 9 des Halbleiterkörpers mit einer Kathode 5 aus elektrisch leitendem Material, z. B. Aluminium, versehen, die einen Anschluß K aufweist, während der p-Emitter 4 in der gegenüberliegenden Grenzfläche des Halbleiterkörpers von einer Anode 6 aus elektrisch leitendem Material, z. B. Aluminium, kontaktiert wird. Die Anode 6 ist mit einem Anschluß A verbunden.In Fig. 1 is a thyristor with a doped semi-conductor material, for. As silicon, existing semiconductor body shown, which has four successive layers of alternating conduction types. An n-type layer is referred to as the n-emitter 1 , a p-type layer as the p-type base layer 2 , an n-type layer as the n-type layer 3 and p-type layer as the p-type emitter 4 . The n-emitter 1 is at an interface 9 of the semiconductor body with a cathode 5 made of electrically conductive material, for. B. aluminum, which has a connection K , while the p-emitter 4 in the opposite interface of the semiconductor body by an anode 6 made of electrically conductive material, for. B. aluminum is contacted. The anode 6 is connected to a terminal A.

In den n-Emitter 1 sind p-leitende Halbleitergebiete 7 und 8 eingefügt, die sich bis zur Grenzfläche 9 des Halb leiterkörpers erstrecken. Das Gebiet 7 ist dabei durch eine Randzone 10 des n-Emitters 1 von dem linken pn-Über gang zwischen dem n-Emitter 1 und der p-Basisschicht 2 getrennt, während eine entsprechende Randzone 11 des n- Emitters 1 das Gebiet 8 von rechten pn-Übergang zwischen dem n-Emitter 1 und der p-Basisschicht 2 trennt. Mit 12 und 13 sind Teile der p-Basisschicht 2 bezeichnet, die lateral neben den Randzonen 10 und 11 angeordnet sind und sich bis zur Grenzfläche 9 erstrecken. Die Randzone 10 des n-Emitters 1 ist von einer auf der Grenzfläche 9 aufgebrachten, dünnen, elektrisch isolierenden Schicht 14 überdeckt, auf der ein Gate erstes 15 aus elektrisch leitendem Material, z. B. Aluminium, angeordnet ist, das mit einem ersten Steueranschluß G 1 verbunden ist. In gleicher Weise ist die Randzone 11 des n-Emitters 1 von einer auf der Grenzfläche 9 aufgebrachten, dünnen, elektrisch isolieren den Schicht 16 überdeckt, auf der ein zweites Gate 17 angeordnet ist, das mit einem zweiten Steueranschluß G 2 verbunden ist. In die Randzonen 10 und 11 des n-Emitters 1 sind p-leitende Gebiete 19 und 20 eingefügt, die unmittelbar an der Grenzfläche 9 liegen. Auf dem Teil 12 der p-Basisschicht 2 ist eine Zündelektrode 18 vorgesehen, die mit einem An schluß Z eines Zündstromkreises beschaltet ist. In the n-emitter 1 p-type semiconductor regions 7 and 8 are inserted, which extend to the interface 9 of the semiconductor body. The area 7 is separated by an edge zone 10 of the n-emitter 1 from the left pn junction between the n-emitter 1 and the p-base layer 2 , while a corresponding edge zone 11 of the n-emitter 1 separates the area 8 from the right pn junction between the n-emitter 1 and the p-base layer 2 separates. With 12 and 13 parts of the p-base layer 2 are designated, which are arranged laterally next to the edge zones 10 and 11 and extend to the interface 9 . The edge zone 10 of the n-emitter 1 is covered by a thin, electrically insulating layer 14 applied to the interface 9 , on which a gate 15 made of electrically conductive material, e.g. B. aluminum is arranged, which is connected to a first control connection G 1 . In the same way, the edge zone 11 of the n-emitter 1 is covered by a thin, electrically insulating layer 16 applied to the interface 9 , on which a second gate 17 is arranged, which is connected to a second control connection G 2 . In the edge zones 10 and 11 of the n-emitter 1 , p-type regions 19 and 20 are inserted, which lie directly at the interface 9 . On the part 12 of the p-base layer 2 , an ignition electrode 18 is provided, which is connected to a circuit Z at an ignition circuit.

Die p-leitende Halbleitergebiete 7 und 12, die einen aus der Randzone 10 bestehenden n-leitenden Halbleiterbereich zwischen sich einschließen, bilden zusammen mit diesem und den Teilen 14, 15 und G 1 eine MIS-FET-Struktur M 1. Diese enthält das p-leitende Gebiet 19 als einen p-Kanal, der bei spannungslosem ersten Gate 15 den Teil 12 der p-Basisschicht 2 mit dem Halbleitergebiet 7 und somit auch mit der Kathode 5 niederohmig verbindet. Die Teile 12, 19, 7 und 5 stellen damit einen Emitter-Kurzschlußpfad dar. Führt man dem ersten Steueranschluß G 1 eine positive Spannung hinreichender Größe zu, so werden aus dem p-Kanal 19 die Defektelektronen verdrängt. Dadurch wird der Kanal hochohmig gemacht und die genannte niederohmige Verbindung bzw. der Emitter- Kurzschlußpfad unterbrochen. Die Teile 8, 11, 13, 16, 17, 20 und G 2 bilden eine entsprechend aufgebaute MIS-FET- Struktur M 2, wobei auch hier ein zwischen den Teilen 2 und 5 verlaufender Emitter-Kurzschlußpfad bei leitendem Kanal 20 wirksam und bei unterbrochenem Kanal 20 unwirksam ge schaltet ist. Nach obigem stellen die MIS-FET-Strukturen M 1 bzw. M 2 Halb leiterschalter für Emitter-Kurzschlußpfade dar, die je weils aus den Teilen 12, 19, 7, 5 bzw. 13, 20, 8, 5 be stehen. Im Betrieb werden die Steueranschlüsse G 1 und G 2 mit Steuerspannungen U _{G 1} und U _{U 2} beschaltet, deren Abhängig keiten von der Zeit t in den Fig. 2 und 3 dargestellt ist. Danach ist der Steueranschluß G 1 im blockierten Zu stand des Thyristors (d. h. vor dem Zündzeitpunkt t 1) spannungslos, so daß der über M 1 gesteuerte Emitter-Kurz schlußpfad 12, 19, 7, 5 wirksam geschaltet ist. Er stabi lisiert den Thyristor gegenüber unbeabsichtigten Zündvor gängen beim Anlegen von großen oder schnell ansteigenden Blockierspannungen an die Anschlüsse A und K. Daher wird der Emitter-Kurzschlußpfad 12, 19, 7, 5 auch als Stabili sierungskurzschluß bezeichnet. Dem Steueranschluß G 2 wird im blockierten Zustand eine Spannung von z. B. +5 V zugeführt, die den Emitter-Kurzschlußpfad 13, 20, 8, 5 unwirksam schaltet. Zur Zündung des Thyristors wird dem Anschluß Z zum Zeit punkt t 1 ein Zündstromimpuls I _z zugeführt. Gleichzeitig wird G 1 für die Dauer des Zündvorgangs, d. h. von t 1 bis t 2, mit einem positiven Spannungsimpuls P 1 von z. B. +5 Volt beaufschlagt, der den p-Kanal 19 unterbricht und den über M 1 gesteuerten Stabilisierungskurzschluß unwirksam schaltet. Nach erfolgter Zündung fließt dann der Laststrom eines bei A und K angeschlossenen Laststrom kreises über den niederohmig geschalteten Thyristor.The p-type semiconductor regions 7 and 12 , which enclose an n-type semiconductor region consisting of the edge zone 10 between them, together with this and the parts 14, 15 and G 1 form an MIS-FET structure M 1 . This contains the p-type region 19 as a p-channel, which connects the part 12 of the p-type base layer 2 to the semiconductor region 7 and thus also to the cathode 5 with low resistance when the first gate 15 is de-energized. The parts 12, 19, 7 and 5 thus represent an emitter short-circuit path. If a positive voltage of sufficient magnitude is supplied to the first control connection G 1 , the defect electrons are displaced from the p-channel 19 . This makes the channel high-resistance and the low-resistance connection or the emitter short-circuit path is interrupted. The parts 8, 11, 13, 16, 17, 20 and G 2 form a correspondingly constructed MIS-FET structure M 2 , an emitter short-circuit path running between the parts 2 and 5 also being effective with the conductive channel 20 and with an interrupted one Channel 20 is ineffective. According to the above, the MIS-FET structures M 1 and M 2 are semiconductor switches for emitter short-circuit paths, each of which consists of parts 12, 19, 7, 5 and 13, 20, 8, 5 be. In operation, the control connections G 1 and G 2 are connected to control voltages U _{G 1} and U _{U 2} , the dependencies of which on the time t are shown in FIGS . 2 and 3. Thereafter, the control terminal G 1 in the blocked state of the thyristor (ie before the ignition point t 1 ) is de-energized, so that the emitter short-circuit path 12, 19, 7, 5 controlled via M 1 is activated. It stabilizes the thyristor against unintentional ignition processes when large or rapidly increasing blocking voltages are applied to the A and K connections . Therefore, the emitter short circuit path 12, 19, 7, 5 is also referred to as a stabilization short circuit. The control connection G 2 is a voltage of z. B. +5 V, which turns the emitter short-circuit path 13, 20, 8, 5 ineffective. To ignite the thyristor, an ignition current pulse I _{z is} supplied to the terminal Z at the point in time t 1 . At the same time G 1 is for the duration of the ignition process, ie from t 1 to t 2 , with a positive voltage pulse P 1 of z. B. +5 volts, which interrupts the p-channel 19 and the stabilization short circuit controlled via M 1 ineffective. After ignition, the load current of a load circuit connected at A and K then flows via the low-resistance switched thyristor.

Soll der Thyristor im Zeitpunkt t 3 (Fig. 3) trotz einer in Durchlaßrichtung gepolten Spannung an A und K gelöscht werden, so wird der über M 2 gesteuerte Emitter -Kurz schlußpfad 13, 20, 85 kurzzeitig wirksam geschaltet. Nach Fig. 3 wird eine bis dahin an G 2 anliegende Steuer spannung U _{G 2} von z. B. +5 Volt im Zeitintervall t 3 bis t 4 abgeschaltet. Innerhalb dieses Zeitintervalls sind daher sowohl der über M 1 gesteuerte Stabilisierungskurz schluß als auch der über M 2 gesteuerte Emitter-Kurzschluß pfad wirksam geschaltet, so daß die im Durchlaßzustand des Thyristors die Basisschichten 2 und 3 überschwemmenden Defektelektronen über beide Kurzschlüsse zur Kathode 5 abgeleitet werden. Damit gelangt der Thyristor rasch wieder in den blockierten Zustand. Da der über M 2 ge steuerte Emitter-Kurzschluß lediglich zum Zwecke des Löschens es Thyristors von t 3 bis t 4 wirksam geschaltet ist, wird er als Löschkurzschluß bezeichnet. Nach einer Weiterbildung der Erfindung ist der Steueran schluß G 1 mit dem Anschluß Z des Zündstromkreises über eine Leitung 21 verbunden. Hierbei wird die Zündspannung, die bei Zuführung des Zündstromimpulses I _z an dem An schluß Z auftritt, unmittelbar als Steuerspannung U _{G 1} verwendet.If the thyristor is to be extinguished at time t 3 ( FIG. 3) despite a voltage polarized in the forward direction at A and K , the short-circuit path 13, 20, 85 controlled via M 2 is briefly activated. According to FIG. 3, a previously applied to G 2 is control voltage U _{G 2} z. B. +5 volts in the time interval t 3 to t 4 switched off. Within this time interval, both the stabilization short circuit controlled via M 1 and the path controlled via M 2 emitter short circuit are thus activated, so that the defective electrons flooding the base layers 2 and 3 in the on state of the thyristor are derived via both short circuits to the cathode 5 . The thyristor thus quickly returns to the blocked state. Since the emitter short-circuit controlled via M 2 is activated only for the purpose of erasing thyristors from t 3 to t 4 , it is referred to as an erase short-circuit. According to a development of the invention, the Steueran circuit G 1 is connected to the terminal Z of the ignition circuit via a line 21 . Here, the ignition voltage, which occurs when the ignition current pulse I _{z is} supplied to the circuit Z , is used directly as the control voltage U _{G 1} .

Fig. 4 zeigt ein Ausführungsbeispiel der Erfindung, bei dem der n-Emitter in drei n-Emittergebiete 1 a, 1 b und 1 c aufgeteilt ist, die jeweils von Teilen 5 a, 5 b und 5 c der Kathode kontaktiert werden. Die Teile 5 a bis 5 c sind an einen gemeinsamen Anschluß K geführt. Randseitig zu dem n-Emittergebiet 1 a sind MIS-FET-Strukturen M 1a und M 2a vorgesehen, die den Strukturen M 1 und M 2 von Fig. 1 nach Aufbau und Wirkungsweise entsprechen. Ihre Gates 15a und 17 a sind jeweils mit den Steueranschlüssen G 1 und G 2 ver bunden. Randseitig zu dem n-Emittergebiet 1b sind MIS-FET- Strukturen M 1b und M 2b angeordnet, die ebenfalls den Strukturen M 1 und M 2 entsprechen. Dabei sind die Gates 15b und 17 b jeweils mit G 2 und G 1 beschaltet. Weitere Struktu ren dieser Art, die mit M 1c und M 2c bezeichnet sind, liegen randseitig zu 1 c, wobei ihre Gates 15 c und 17 c an den Steueranschluß G 2 geschaltet sind. Werden den Steueranschlüsen G 1 und G 2 wieder Steuerspannungen U _{G 1} und U _{G 2} nach den Fig. 2 und 3 zugeführt, so dienen die über M 1a und M 2b gesteuerten Emitter-Kurzschlüsse als Stabilisierungskurzschlüsse, während die über M 2a, M 1b, M 1c und M 2c gesteuerten Emitter-Kurzschlüsse als Lösch kurzschlüsse dienen. Die übrigen Schaltungsteile von Fig. 4 entsprechen den gleichbezeichneten Teilen von Fig. 1. Fig. 4 shows an embodiment of the invention, in which the n-emitter is divided into three n-emitter regions 1 a , 1 b and 1 c , each of which is contacted by parts 5 a , 5 b and 5 c of the cathode. The parts 5 a to 5 c are guided to a common connection K. MIS-FET structures M 1 a and M 2 a are provided at the edge of the n-emitter region 1 a , which correspond to the structures M 1 and M 2 of FIG. 1 in terms of structure and mode of operation. Your gates 15 a and 17 a are each connected to the control connections G 1 and G 2 . MIS-FET structures M 1 b and M 2 b , which also correspond to the structures M 1 and M 2, are arranged at the edge of the n emitter region 1 b . The gates 15 b and 17 b are connected to G 2 and G 1, respectively . Further struktu ren of this type, which are denoted by M 1 c and M 2 c , are on the edge of 1 c , their gates 15 c and 17 c being connected to the control connection G 2 . Are the Steueranschlüsen G 1 and G 2 are fed back to control voltages U _{G 1} and U _{G 2} according to FIGS. 2 and 3, the above M 1 a and M 2 b-controlled emitter short-circuits serve as a stabilizing shorts, while the above M 2 a , M 1 b , M 1 c and M 2 c controlled emitter short circuits serve as extinguishing short circuits. The other circuit components of FIG. 4 correspond to the like-identified parts of Fig. 1.

Ein nach Fig. 4 ausgebildeter Thyristor, der im blockie renden Zustand wegen der über M 1a und M 2b bei spannungs losem Steueranschluß G 1 wirksam geschalteten Emitter- Kurzschlüsse gegen unbeabsichtigte Zündvorgänge stabili siert ist, wird bei Zuführung eines Zündstromimpulses I _z an den Anschluß Z und bei gleichzeitigem Zuführen eines im Zeitintervall t 1 bis t 2 liegenden Spannungsimpulses P 1 an G 1 gezündet. Zum Löschen wird der Steueranschluß G 2 der bis dahin mit der Spannung U _{G 2} beschaltet war, für den Zeitraum t 3 bis t 4 von dieser Spannung freigeschaltet, wobei in diesem Zeitraum alle Emitter-Kurzschlußpfade die über die dargestellten MIS-FET-Strukturen gesteuert werden, wirksam geschaltet sind. Damit kann der Thyristor rasch gelöscht werden. Auch in Fig. 4 können die Anschlüsse G 1 und Z miteinander über die Leitung 21 verbunden werden, wobei dann die an Z abgreifbare Zündspannung unmittelbar als Steuerspannung U _{G 1} verwendet wird. Der Thyristor nach Fig. 4 ist wegen der größeren Anzahl von Emitter-Kurz schlußpfaden besser stabilisiert und leichter löschbar als der Thyristor nach Fig. 1. Die Stabilität und Löschbar keit werden mit steigender Anzahl der vorgesehenen Emitter-Kurzschlußpfade weiter begünstigt, wobei dann ent sprechend mehr Emittergebiete mit jeweils randseitig angeordneten MIS-FET-Strukturen vorzusehen sind. Mit besonderem Vorteil wird bei einem Thyristor nach Fig. 4 die Anzahl der über G 2 gesteuerten Löschkurzschlüsse wesentlich größer als die Anzahl der über G 1 gesteuerten Stabilisierungskurzschlüsse. In den Fig. 1 und 4 können die in die p-Basisschicht 2 eingefügten Halbleitergebiete jeweils eine langgestreckte Streifenform aufweisen und sich quer über die Grenz fläche 9 des Halbleiterkörpers oder einen Teil dieser Grenzfläche erstrecken. Dabei liegen dann die längeren Abmessungen dieser Gebiete senkrecht zu den Bildebenen der Fig. 1 und 4. Die Kathode 5 bzw. die Kathodenteile 5a bis 5 c, die Gates, z. B. 15 und 17 oder 15 a und 17 a, die isolierenden Schichten, z. B. 14 und 16, und die Zünd elektrode 18 sind hierbei mit Vorteil ebenfalls streifen förmig ausgebildet. In den Fig. 1 und 4 kann die strichpunktierte Linie S als eine Symmetrieebene aufge faßt werden, die senkrecht zu den Bildebenen von Fig. 1 und Fig. 4 steht. Dabei sind die links von S liegenden Schaltungsteile gemeinsam mit den zu ihnen bezüglich der Ebene S symmetrisch liegenden Schaltungsteilen an die dargestellten Anschlüsse K, G 1 und G 2 geschaltet. Anderer seits können die Thyristoren nach den Fig. 1 und 4 auch einen rotationssymmetrischen Aufbau mit den strich punktierten Linien S als Symmetrieachsen aufweisen.A trained according to FIG. 4 thyristor leaders in Blockie state because of the above M 1 a and M 2 b in voltage Wi control terminal G 1 effectively connected emitter shorts against accidental ignition stabili is Siert, in supplying a Zündstromimpulses I _z at the Terminal Z and ignited with simultaneous supply of a voltage pulse P 1 lying in the time interval t 1 to t 2 at G 1 . For deletion, the control connection G 2, which had previously been connected to the voltage U _{G 2} , is released from this voltage for the period t 3 to t 4 , in which time all emitter short-circuit paths are controlled via the MIS-FET structures shown are activated. This allows the thyristor to be cleared quickly. Also in Fig. 4, the terminals G 1 and Z which case the tapped off at Z ignition voltage is directly used as a control voltage U _{G 1} can be connected to each other via the line 21. The thyristor according to FIG. 4 is better stabilized short emitter circuit paths because of the greater number of and more easily volatile than the thyristor of Fig. 1. The stability and Erasable ness with increasing number of the provided emitter short-circuit paths further promoted, and then accordingly more emitter regions with MIS-FET structures arranged on the edge are to be provided. With a thyristor according to FIG. 4, the number of extinguishing short circuits controlled via G 2 is particularly advantageously significantly greater than the number of stabilization short circuits controlled via G 1 . In Figs. 1 and 4, inserted into the p-type base layer 2, the semiconductor regions can each have an elongated stripe shape and extends transversely across the boundary surface 9 of the semiconductor body or part extending this interface. The longer dimensions of these areas are then perpendicular to the image planes of FIGS. 1 and 4. The cathode 5 or the cathode parts 5 a to 5 c , the gates, for. B. 15 and 17 or 15 a and 17 a , the insulating layers, for. B. 14 and 16 , and the ignition electrode 18 are also advantageously strip-shaped. In Figs. 1 and 4, the dot-dash line S can be used as a plane of symmetry conceived, which is perpendicular to the image planes of Fig. 1 and Fig. 4. The circuit parts to the left of S are connected to the connections K , G 1 and G 2 shown together with the circuit parts which are symmetrical to them with respect to plane S. On the other hand, the thyristors according to FIGS . 1 and 4 can also have a rotationally symmetrical structure with the dash-dotted lines S as axes of symmetry.

Im Rahmen der Erfindung kann auch der p-Emitter 4 mit steuerbaren MIS-FET-Strukturen bzw. Emitter-Kurzschluß pfaden der beschriebenen Art versehen sein. Zur Erläuterung dieser Schaltungsvariante können die Fig. 1 und 4 herangezogen werden, wenn man die Bezeichnung der An schlüsse A und K miteinander vertauscht, die jeweils dargestellten Halbleitergebiete durch solche entgegen gesetzter Leitfähigkeiten ersetzt und den Anschlüssen die genannten Spannungen und Ströme mit jeweils entgegenge setzern Polaritäten zuführt.Within the scope of the invention, the p-emitter 4 can also be provided with controllable MIS-FET structures or emitter short-circuit paths of the type described. 1 and 4 can be used to explain this circuit variant , if one exchanges the designation of the connections A and K with each other, the semiconductor regions shown in each case are replaced by those of opposite conductivities and the connections have the voltages and currents mentioned, each with opposing polarities feeds.

Claims

1. thyristor with a semiconductor body, which has a n-emitter contacted by a cathode with an adjacent p-base layer and a p-emitter contacted by an anode with an adjacent n-base layer, and arranged on an interface of the semiconductor body MIS-FET structures of the depletion type, each consisting of a first semiconductor region of a first conduction type connected to the cathode (anode), a second semiconductor region of the first conduction type connected to a base layer, and a semiconductor region of a second conduction type lying between these semiconductor regions, the is covered by a gate electrically insulated from the semiconductor body, the gate of at least one MIS-FET structure being acted upon in the blocked state with a voltage which ineffectively switches its channel when the gate is de-energized, and at least one further MIS-FET structure Structure exists, its gate in the block ized state is released from such a voltage, characterized in that the channels of the MIS structures (M 1 , M 2 ) consist of semiconductor regions ( 19, 20 ) of the first conductivity type, which in the semiconductor regions ( 10, 11 ) of second line type are inserted. 2. Thyristor according to claim 1, characterized in that the n (p) emitter is divided into a plurality of n (p) emitter regions ( 1 a , 1 b , 1 c) , each with mutually conductively connected parts ( 5 a , 5 b , 5 c) of the cathode (anode) are seen ver, and that a plurality of MIS-FET structures ( M 1 a , M 2 a ... M 1 c) on the edge to the n (p ) Emitter areas are arranged.

3. Thyristor according to claim 1 or 2, characterized in that the gates ( 15 ) which are enabled in the blocking state by a voltage are connected to a first control connection (G 1 ) and the remaining gates ( 17 ) are connected to a second control connection (G 2 ) . 4. Thyristor according to one of claims 1 to 3, characterized in that the first semiconductor areas ( 7 ) of the MIS-FET structures are inserted into the n (p) emitter ( 1 ) in such a way that they extend to the interface ( 9 ) of the semiconductor body he stretch in which they are conductively connected to the cathode (anode) ( 5 ), that the second semiconductor regions of the MIS-FET structures each consist of parts ( 12 ) of the p (n) base layer ( 2 ) and that the semiconductor regions lying between these semiconductor regions ( 7, 12 ) each consist of edge zones ( 10 ) of the n (p) emitter ( 1 ). 5. Thyristor according to one of the preceding claims, characterized in that the p (n) base layer ( 2 ) with an ignition electrode ( 18 ) is seen ver, which is connected to a terminal (Z) for an ignition circuit.

6. Thyristor according to claim 5, characterized in that the connection (Z) for the ignition circuit with the control connection (G 1 ) of the gates ( 15 ) is connected, which are released from a voltage in the blocking state. 7. A method of operating a thyristor according to claim 1, characterized in that the control connection (G 1 ) of the gates ( 15 ) which are enabled in the blocking state by a voltage for the duration of the ignition process is supplied with a voltage pulse (P 1 ) of a polarity switches the channels ( 19 ) of the associated MIS-FET structures (M 1 ) to high resistance for the duration of the ignition process, and that the control connection (G 2 ) of the gates ( 17 ) acted upon by a voltage (U _{G 2} ) in the blocking state from the voltage (U _{G 2} ) for the duration of the deletion process, so that the channels ( 20 ) of the associated MIS-FET structures (M 2 ) are effective for the duration of the deletion process. 8. A method of operating a thyristor according to claim 7, characterized in that the ignition voltage, which occurs when a Zündstromim pulses (I _z ) at the terminal (Z) for the ignition circuit, the control terminal (G 1 ) of the gates ( 15 ) , which are unlocked by a voltage in the blocking state, are supplied as a voltage pulse (P 1 ) which switches the channels ( 19 ) of the associated MIS-FET structures (M 1 ) with high resistance for the duration of the ignition process.