DE3118347A1 - Thyristor having gate-controlled MISFET structures of the depletion type and method of operating it - Google Patents

Thyristor having gate-controlled MISFET structures of the depletion type and method of operating it

Info

Publication number
DE3118347A1
DE3118347A1 DE19813118347 DE3118347A DE3118347A1 DE 3118347 A1 DE3118347 A1 DE 3118347A1 DE 19813118347 DE19813118347 DE 19813118347 DE 3118347 A DE3118347 A DE 3118347A DE 3118347 A1 DE3118347 A1 DE 3118347A1
Authority
DE
Germany
Prior art keywords
voltage
mis
emitter
ignition
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813118347
Other languages
German (de)
Other versions
DE3118347C2 (en
Inventor
Eberhard Dr.Phil. 8551 Pretzfeld Spenke
Franz Wilhelm Dipl.-Ing. 8000 München Steuer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19813118347 priority Critical patent/DE3118347A1/en
Priority to JP7594782A priority patent/JPS57193059A/en
Publication of DE3118347A1 publication Critical patent/DE3118347A1/en
Application granted granted Critical
Publication of DE3118347C2 publication Critical patent/DE3118347C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/742—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a field effect transistor

Abstract

Emitter short-circuit paths (10, 9, 7, 5) extend over the gate-controlled MISFET structures (M1, M2) of a thyristor. Underneath these paths there are stabilising short circuits which are inactivated only during the triggering process and turn-off short circuits which are activated only during the turn-off process. A simple thyristor design having MISFET structures which can be produced in a standard fashion is required. According to the invention, only normally-on structures which are differently triggered are provided. The field of application is in power semiconductor technology. <IMAGE>

Description

Thyristor mit gategesteuerten MiS-FET-Strukturen desThyristor with gate-controlled MiS-FET structures of the

Verarmungstyps und Verfahren zu seinem Betrieb Die Erfindung bezieht sich auf einen Thyristor nach dem Oberbegriff des Patentanspruchs 1.Depletion Type and Method of Operating It The invention relates to on a thyristor according to the preamble of claim 1.

Ein solcher Thyristor ist bereits in der deutschen Patentanmeldung P 29 45 324.5 beschrieben. Er weist MIS-FET-Strukturen des Verarmungstyps auf, deren Gates imblockierenden Zustand des Thyristors, während des Zündvorgangs und im Durchlaßzustand des Thyristors jeweils mit einer Spannung beaufschlagt sind. Die Kanäle dieser MIS-Strukturen, über die Emitter-Kurzschlußpfade verlaufen, sind unter dem Einfluß dieser Spannung unwirksam geschaltet. Lediglich für die Dauer des Löschvorgangs werden sie wirksam geschaltet, was durch eine kurzzeitige Abschaltung der genannten Spannung erfolgt. Man kann solche Emitter-Kurzschlußpfade auch als Löschkurzschlüsse bezeichnen. Die Gates der übrigen MIS-Strukturen des Verarmungstyps sind im blockierenden Zustand, d. h. vor dem Zündzeitpunkt, von Spannungen freigeschaltet, so daß ihre Kanäle und damit über diese verlaufende Emitter-Kurzschlußpfade wirksam sind und den blockierenden Zustand des Thyristors stabilisieren, d. h. unbeabsichtigte Zündvorgänge beim Auftreten hoher Blockierspannungen oder bei einem schnellen Anstieg der Blockierspannungen verhindern. Die letztgenannten Emitter-Kurzschlußpfade können daher auch als Stabilisierungskurzschlüsse bezeichnet werden, während die zugehörigen MIS-FET-Strukturen Halbleiterschalter für ihre Betätigung darstellen.Such a thyristor is already in the German patent application P 29 45 324.5. It has depletion type MIS-FET structures, their Gates in the blocking state of the thyristor, during the ignition process and in the on state of the thyristor are each subjected to a voltage. The channels of these MIS structures, across the emitter short-circuit paths are under the influence of this voltage switched ineffective. They only take effect for the duration of the deletion process switched, which is done by briefly switching off the specified voltage. Such emitter short-circuit paths can also be referred to as quenching short-circuits. the Gates of the other MIS structures of the depletion type are in the blocking state, d. H. before the ignition timing, disconnected from voltages, so that their channels and so that these running emitter short-circuit paths are effective and the blocking Stabilize the state of the thyristor, d. H. unintentional ignition processes when occurring high blocking voltages or a rapid increase in blocking voltages impede. The last-mentioned emitter short-circuit paths can therefore also be used as stabilization short-circuits are referred to, while the associated MIS-FET structures are semiconductor switches represent for their activity.

Für die Dauer des Zündvorgangs wird den Gates der letztgenannten Strukturen ein Spannungsimpuls zugeführt, der ihre Kanäle unwirksam schaltet, wodurch die Zündempfindlichkeit des Thyristors kurzzeitig stark erhöht wird.The gates of the latter structures are used for the duration of the ignition process a voltage pulse is supplied which deactivates its channels, reducing the ignition sensitivity of the thyristor is briefly greatly increased.

Der Erfindung liegt die Aufgabe zugrunde, einen Thyristor der vorstehend beschriebenen Art anzugeben, der eine große Betriebssicherheit hinsichtlich seines Schaltverhaltens und eine gute Stabilität im blockierenden Zustand gewährleistet. Das wird erfindungsgemäß durch eine Ausbildung des Thyristors nach dem kennzeichnenden Teil des Patentanspruchs 1 erreicht.The invention is based on the object of a thyristor of the above Specify the type described, which has a high level of operational safety in terms of its Switching behavior and good stability in the blocking state are guaranteed. According to the invention, this is achieved by training the thyristor according to the characteristic Part of claim 1 achieved.

Der mit der Erfindung erzielbare Vorteil besteht insbesondere darin, daß durch die Ausbildung der Kanäle der MIS-FET-Strukturen als sog. metallurgische Kanäle bei spannungslosen Gates niedrige Werte des Kanalwiderstandes erreicht werden, die zwar herstellungsbeding.ten Toleranzen unterworfen sind, nicht jedoch von Feldstärkeschwankungen eines die Halbleiterkanäle aufbauenden elektrischen Feldes abhängig sind, wie das bei Inversionskanälen der Fall wäre.The advantage that can be achieved with the invention is, in particular, that through the formation of the channels of the MIS-FET structures as so-called. Metallurgical Channels with dead gates low values of the channel resistance are achieved, which are subject to manufacturing-related tolerances, but not to fluctuations in field strength an electric field that builds up the semiconductor channels, like that would be the case with inversion channels.

Aus der US-PS 3 243 669, vgl. insb. Fig. 9, und dem DBP 26 25 917 sind Thyristoren mit steuerbaren Emitterkurzschlüssen bekannt, die lediglich zum Zwecke eines schnellen Löschens der Thyristoren wirksam geschaltet werden. Zu einem der hieraus bekannten, steuerbaren Emitterkurzschlüsse gehört jeweils ein erstes Halbleitergebiet eines ersten Leitungstyps, das aus einem Randbereich des n(p)-Emitters besteht, ferner ein zweites Halbleitergebiet des ersten Leitungstyps, das im Abstand von n(p)-Emitter in die an diesen angrenzende Basisschicht eingefügt ist, und ein zwischen diesen Halbleitergebieten liegender, einen zweiten Leitungstyp aufweisender Teilbereich der Basisschicht, der von einem isolierenden Gate über- deckt ist. Aus der US-PS 3 243 669 sind auch gategesteuerte MIS-FET-Strukturen des Verarmungstyps bekannt, die zur niederohmigen Überbrückung von in einem Halbleiterkörper vorgesehenen pn-übergängen dienen und wirksam bzw.From US Pat. No. 3,243,669, cf. in particular FIG. 9, and DBP 26 25 917 Thyristors with controllable emitter short circuits are known that are only used for The thyristors can be switched into effect for the purpose of rapid extinction. To a each of the controllable emitter short circuits known from this has a first one Semiconductor region of a first conductivity type, which consists of an edge region of the n (p) emitter there is also a second semiconductor region of the first conductivity type, which is spaced apart of n (p) -emitter is inserted into the base layer adjoining it, and a lying between these semiconductor regions, having a second conductivity type Part of the base layer that is covered by an insulating gate covers is. US Pat. No. 3,243,669 also discloses gated MIS-FET structures of the depletion type known, which are provided for low-resistance bridging in a semiconductor body PN junctions are used and are effective or

unwirksam schaltbare metallurgische Kanäle in Form von dotierten Halbleitergebieten aufweisen. Ein Thyristor mit MIS-FET-Strukturen des Verarmungstyps, die als Halbleiterschalter für Stabilisierungskurzschlüsse dienen, und zusätzlichen MIS-FET-Strukturen des Verarmungstyps, die als Halbleiterschalter für Löschkurzschlüsse dienen, wobei in denjenigen MIS-FET-Strukturen, deren Gates jeweils von Spannungen freigeschaltet sind, metallurgische bzw.ineffective switchable metallurgical channels in the form of doped semiconductor areas exhibit. A thyristor with MIS-FET structures of the depletion type that act as a semiconductor switch serve for stabilization short circuits, and additional MIS-FET structures of the Depletion types, which serve as semiconductor switches for extinguishing short circuits, with in those MIS-FET structures whose gates are each disconnected from voltages are metallurgical or

dotierte Kanäle wirksam sind, läßt sich jedoch hieraus nicht entnehmen.doped channels are effective, however, cannot be inferred from this.

Die Patentansprüche 2 bis 6 betreffen vorteilhafte Weiterbildungen der Erfindung, während die Ansprüche 7 und 8 vorteilhafte Verfahren zum Betrieb eines Thyristors nach der Erfindung angeben.Claims 2 to 6 relate to advantageous developments of the invention, while claims 7 and 8 advantageous methods of operation specify a thyristor according to the invention.

Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigen: Fig. 1 ein ertes Ausführungsbeispiel der Erfindung, Fig. 2 ein Spannungs-Zeit-Diagramm zur Erläuterung von Fig. 1, Fig. 3 ein weiteres Spannungs-Zeit-Diagramm zur Erläuterung von Fig. 1 und Fig. 4 ein zweites Ausführungsbeispiel.The invention is explained in more detail below with reference to the drawing. The figures show: FIG. 1 a first exemplary embodiment of the invention, FIG. 2 a voltage-time diagram to explain Fig. 1, Fig. 3, a further voltage-time diagram for explanation 1 and 4 show a second exemplary embodiment.

In Fig. 1 ist ein Thyristor mit einem aus dotiertem Halbleitermaterial, z. B. Silizium, bestehenden Halbleiterkörper dargestellt, der vier aufeinanderfolgende Schichten abwechselnder Leitungstypen aufweist. Dabei bezeichnet man eine n-leitende Schicht 1 als den n-Emitter, eine p-leitende Schicht 2 als die p-Basisschicht, eine n-leitende Schicht 3 als die n-Basisschicht und p-leitende Schicht 4 als den p-Emitter. Der n-Emitter 1 ist an einer Grenzfläche 9 des Halbleiterkörpers mit einer Kathode 5 aus elektrisch leitendem Material, z. B. Aluminium, versehen, die einen Anschluß K aufweist, während der p-Emitter 4 in der gegenüberliegenden Grenzfläche 4a des Halbleiterkörpers von einer Anode 6 aus elektrisch leitendem Material, z. B.In Fig. 1 is a thyristor with a doped semiconductor material, z. B. silicon, existing semiconductor body shown, the four consecutive Has layers of alternating conduction types. It is called an n-type Layer 1 as the n-emitter, a p-type Layer 2 as the p-base layer, an n-type layer 3 as the n-base layer and p-type layer 4 as the p-emitter. The n-emitter 1 is at an interface 9 of the semiconductor body a cathode 5 made of electrically conductive material, e.g. B. aluminum, provided that has a connection K, while the p-emitter 4 in the opposite interface 4a of the semiconductor body from an anode 6 made of electrically conductive material, e.g. B.

Aluminium, kontaktiert wird. Die Anode 6 ist mit einem Anschluß A verbunden.Aluminum, is contacted. The anode 6 has a connection A tied together.

In den n-Emitter 1 sind p-leitende Halbleitergebiete 7 und 8 eingefügt, die sich bis zur Grenzfläche 9 des Halbleiterkörpers erstrecken. Das Gebiet 7 ist dabei durch eine Randzone 10 des n-Emitters 1 von dem linken pn-Übergang zwischen dem n-Emitter 1 und der p-Basisschicht 2 getrennt, während eine entsprechende Randzone 11 des n-Emitters 1 das Gebiet 8 von rechten pn-Übergang zwischen dem n-Emitter 1 und der p-Basisschicht 2 trennt. Mit 12 und 13 sind Teile der p-Basisschicht 2 bezeichnet, die lateral neben den Randzonen 10 und 11 angeordnet sind und sich bis zur Grenzfläche 9 erstrecken. Die Randzone 10 des n-Emitters 1 ist von einer auf der Grenzfläche 9 aufgebrachten, dünnen, elektrisch isolierenden Schicht 14 überdeckt, auf der ein Gate 15 aus elektrisch leitendem Material, z. B. Aluminium, angeordnet ist, das mit einem Steueranschluß G1 verbunden ist. In gleicher Weise ist die Randzone 11 des n-Emitters 1 von einer auf der Grenzfläche 9 aufgebrachten, dünnen, elektrisch isolierenden Schicht 16 überdeckt, auf der ein Gate 17 angeordnet ist, das mit einem Steueranschluß G2 verbunden ist. In die Randzonen 10 und 11 des n-Emitters 1 sind p-leitende Gebiete 19 und 20 eingefügt, die unmittelbar an der Grenzfläche 9 liegen. Auf dem Teil 12 der p-Basisschicht 2 ist eine Zündelektrode 18 vorgesehen, die mit einem Anschluß Z eines Zündstromkreises beschaltet ist.P-conducting semiconductor regions 7 and 8 are inserted into the n-emitter 1, which extend up to the interface 9 of the semiconductor body. Area 7 is thereby through an edge zone 10 of the n-emitter 1 from the left pn-junction between the n-emitter 1 and the p-base layer 2 are separated, while a corresponding edge zone 11 of the n-emitter 1, the area 8 of the right pn-junction between the n-emitter 1 and the p-base layer 2 separates. With 12 and 13 are parts of the p-base layer 2 referred to, which are arranged laterally next to the edge zones 10 and 11 and extend up to to the interface 9 extend. The edge zone 10 of the n-emitter 1 is open from one side covers the thin, electrically insulating layer 14 applied to the interface 9, on which a gate 15 made of electrically conductive material, e.g. B. aluminum, arranged which is connected to a control terminal G1. The edge zone is in the same way 11 of the n-emitter 1 by a thin, electrical layer applied to the interface 9 insulating layer 16 covered, on which a gate 17 is arranged, which with a Control terminal G2 is connected. In the edge zones 10 and 11 of the n-emitter 1 are P-conducting regions 19 and 20 are inserted, which are located directly on the interface 9. On the part 12 of the p-base layer 2, an ignition electrode 18 is provided, which with a connection Z of an ignition circuit is connected.

Die p-leitenden Halbleitergebiete 7 und 12, die einen aus der Randzone 10 bestehenden n-leitenden Halbleiterbereich zwischen sich einschließen, bilden zusammen mit diesem und den Teilen 14, 15 und G1 eine -MiS-FET-Struktur Ml.The p-conducting semiconductor regions 7 and 12, one from the edge zone 10 enclose existing n-type semiconductor region between them, form together with this and the parts 14, 15 and G1 a -MiS-FET structure Ml.

Diese enthält das Gebiet 19 als einen p-Kanal, der bei spannungslosem Gate 15 den Teil 12 der p-Basisschicht 2 mit dem Halbleitergebiet 7 und somit auch mit der Kathode 5 niederohmig verbindet. Die Teile 12, 19, 7 und 5 stellen damit einen Emitter-Kurzschlußpfad dar. Führt man dem Steueranschluß G1 eine positive Spannung hinreichender Größe zu, so werden aus dem p-Kanal 19 die Defektelektronen verdrängt. Dadurch wird der Kanal hochohmig gemacht und die genannte niederohmige Verbindung bzw. der Emitter-Kurzschlußpfad unterbrochen. Die Teile 8, 11, 13, 16, 17, 20 und G2 bilden eine entsprechend aufgebaute MIS-FET-Struktur M2, wobei auch hier ein zwischen den Teilen 2 und 5 verlaufender Emitter-Kurzschlußpfad bei leitendem Kanal 20 wirksam und bei unterbrochenem Kanal 20 unwirksam geschaltet ist.This contains the area 19 as a p-channel, which when there is no voltage Gate 15 the part 12 of the p-base layer 2 with the semiconductor region 7 and thus also connects to the cathode 5 with low resistance. The parts 12, 19, 7 and 5 represent with it represents an emitter short-circuit path. If the control connection G1 is a positive If the voltage increases, the p-channel 19 becomes the defect electrons repressed. As a result, the channel is made high-resistance and the said low-resistance Connection or emitter short-circuit path interrupted. Parts 8, 11, 13, 16, 17, 20 and G2 form a correspondingly constructed MIS-FET structure M2, with also here an emitter short-circuit path running between parts 2 and 5 when it is conductive Channel 20 is active and deactivated when channel 20 is interrupted.

Nach obigem stellen die MIS-FET-Strukturen M1 und M2 Halbleiterschalter für Emitter-Kurzschlußpfade dar, die jeweils aus den Teilen 12, 19, 7, 5 und 13, 20, 8, 5 bestehen.According to the above, the MIS-FET structures M1 and M2 represent semiconductor switches for emitter short-circuit paths, each consisting of parts 12, 19, 7, 5 and 13, 20, 8, 5 exist.

Im Betrieb werden die Steueranschlüsse G1 und G2 mit Steuerspannungen UG1 und UG2 beschaltet, deren Abhängigkeiten von der Zeit t in den Figuren 2 und 3 dargestellt ist. Danach ist der Steueranschluß G1 im blockierten Zustand des Thyristors (d. h. vor dem Zündzeitpunkt t1) spannungslos, so daß der über M1 gesteuerte Emitter-Kurzschlußpfad 12, 19, 7, 5 wirksam geschaltet ist. Er stabilisiert den Thyristor gegenüber unbeabsichtigten Zündvorgängen beim Anlegen von großen oder schnell ansteigenden Blockierspannungen an die Anschlüsse A und K. Daher wird der Emitter-Kurzschlußpfad 12, 19, 7, 5 auch als Stabilisierungskurzschluß bezeichnet. Dem Steueranschluß G2 wird im blockiertem Zustand eine Spannung von z. B. + 5 V zugeführt, die den Emitter-Kurzschlußpfad 13, 20, 5, 8 unwirksam schaltet.During operation, the control connections G1 and G2 are supplied with control voltages UG1 and UG2 connected, their dependencies on the time t in Figures 2 and 3 is shown. The control connection G1 is then in the blocked state of the thyristor (i.e. before ignition time t1) without voltage, so that the emitter short-circuit path controlled via M1 12, 19, 7, 5 is effectively switched. It stabilizes the thyristor against unintentional Ignition processes when applying large or rapidly increasing blocking voltages to connections A and K. Therefore, the emitter short circuit path 12, 19, 7, 5 also referred to as a stabilization short circuit. The control connection G2 a voltage of z. B. + 5 V supplied, which is the emitter short-circuit path 13, 20, 5, 8 switches ineffective.

Zur Zündung des Thyristors wird dem Anschluß Z zum Zeitpunkt tl ein Zündstromimpuls I, z zugeführt. Gleichzeitig wird G1 für die Dauer des Zündvorgangs, d. h. von tl bis t2, mit einem positiven Spannungsimpuls P1 von z. B.To ignite the thyristor, the terminal Z is on at time t1 Ignition current pulse I, z supplied. At the same time, G1 is used for the duration of the ignition process, d. H. from tl to t2, with a positive voltage pulse P1 of z. B.

+ 5 Volt beaufschlagt, der den p-Kanal 19 unterbricht und den über M1 gesteuerten Stabilisierungskurzschluß unwirksam schaltet. Nach erfolgter Zünderung fließt dann der Laststrom eines bei A und K angeschlossenen Laststromkreises über den niederohmig geschalteten Thyristor.+ 5 volts applied, which interrupts the p-channel 19 and the M1 controlled stabilization short-circuit switches ineffective. After ignition the load current of a load circuit connected at A and K then overflows the low-resistance switched thyristor.

Soll der Thyristor im Zeitpunkt t3 (Fig. 3) trotz einer in Durchlaßrichtung gepolten Spannung an A und K gelöscht werden, so wird der über M2 gesteuerte Emitter-Kurzschlußpfad 13, 20, 5, 8 kurzzeitig wirksam geschaltet.Should the thyristor at time t3 (Fig. 3) despite one in the forward direction polarized voltage at A and K are deleted, the emitter short-circuit path controlled via M2 13, 20, 5, 8 activated for a short time.

Nach Fig. 3 wird eine bis dahin an G2 anliegende Steuerspannung UG2 von z. B. + 5 Volt im Zeitintervall t3 bis t4 abgeschaltet. Innerhalb dieses Zeitintervalls sind daher sowohl der über M1 gesteuerte Stabilisierungskurzschluß als auch der über M2 gesteuerte Emitter-Kurzschlußpfad wirksam geschaltet, so daß die im Durchlaßzustand des Thyristors die Basisschichten 2 und 3 überschwemmenden Defektelektronen über beide Kurzschlüsse zur Kathode 5 abgeleitet werden. Damit gelangt der Thyristor rasch wieder in den blockierten Zustand. Da der über M2 gesteuerte Emitter-Kurzschluß lediglich zum Zwecke des Löschens des Thyristors von t3 bis t4 wirksam geschaltet ist, wird er als Löschkurzschluß bezeichnet.According to FIG. 3, a control voltage UG2 which has been applied to G2 until then from Z. B. + 5 volts switched off in the time interval t3 to t4. Within this time interval are therefore both the stabilization short-circuit controlled via M1 and the Emitter short-circuit path controlled via M2 is effectively switched, so that the of the thyristor overflowing holes over the base layers 2 and 3 both short circuits to cathode 5 can be derived. This gets the thyristor quickly returns to the blocked state. Since the emitter short-circuit controlled via M2 switched effective only for the purpose of extinguishing the thyristor from t3 to t4 it is called a quenching short circuit.

Nach einer Weiterbildung der Erfindung ist der Steueranschluß G1 mit dem Anschluß Z des Zündstromkreises über eine Leitung 21 verbunden. Hierbei wird die Zündspannung, die bei Zuführung des Zündstromimpulses 1z an dem Anschluß Z auftritt, unmittelbar als Steuerspannung U verwendet. According to a further development of the invention, the control connection is G1 connected to terminal Z of the ignition circuit via a line 21. Here is the ignition voltage that is generated when the ignition current pulse 1z is applied to the terminal Z occurs, used directly as control voltage U.

Fig. 4 zeigt ein Ausführungsbeispiel der Erfindung, bei dem der n-Emitter in drei n-Emittergebiete la, lb und 1c aufgeteilt ist, die jeweils von Teilen 5a, 5b und 5c der Kathode kontaktiert werden. Die Teile 5a bis 5c sind an einen gemeinsamen Anschluß K geführt. Randseitig zu dem -n-Emittergebiet la sind MIS-FET-Strukturen Mla und M2a vorgesehen, die den Strukturen M1 und M2 von Fig. 1 nach Aufbau und Wirkungsweise entsprechen. Ihre Gates 15a und 17a sind jEweils mit den Steueranschlüssen G1 und G2 verbunden. Randseitig zu dem n-Emittergebiet lb sind MIS-FET-Strukturen Mlb und M2b angeordnet, die ebenfalls den Strukturen M1 und M2 entsprechen. Dabei sind die Gates 15b und 17b jeweils mit G2 und G1 beschaltet Weitere Strukturen dieser Art, die mit Mlc und M2c bezeichnet sind, liegen randseitig zu 1c, wobei ihre Gates 15c und 17c an den Steueranschluß G2 geschaltet sind. Werden den Steueranschlüssen G1 und G2 wieder Steuerspannungen UG1 und UG2 nach den Figuren 2 und 3 zugeführt, so dienen die über M1a und M2b gesteuerten Emitter-Kurzschlüsse als Stabilisierungskurzschlüsse, während die über M2a, Mlb, M1c und M2c gesteuerten Emitter-Kurzschlüsse als Löschkurzschlüsse dienen. Die übrigen Schaltungsteile von Fig. 4 entsprechen den gleichbezeichneten Teilen von Fig. 1.Fig. 4 shows an embodiment of the invention in which the n-emitter is divided into three n-emitter regions la, lb and 1c, each of which is made up of parts 5a, 5b and 5c of the cathode are contacted. The parts 5a to 5c are connected to a common Connection K out. On the edge of the -n emitter region la are MIS-FET structures Mla and M2a provided, the structures M1 and M2 of Fig. 1 according to structure and Mode of action. Their gates 15a and 17a are each with the control connections G1 and G2 connected. On the edge of the n-emitter region 1b are MIS-FET structures Mlb and M2b arranged, which also correspond to the structures M1 and M2. Included the gates 15b and 17b are each connected to G2 and G1. Further structures of these Kinds, which are denoted by Mlc and M2c, are at the edge of 1c, with their gates 15c and 17c are connected to the control connection G2. Are the control connections G1 and G2 are again supplied with control voltages UG1 and UG2 according to FIGS. 2 and 3, so the emitter short circuits controlled via M1a and M2b serve as stabilization short circuits, while the emitter short circuits controlled via M2a, Mlb, M1c and M2c act as erase short circuits to serve. The remaining circuit parts of FIG. 4 correspond to those with the same designation Parts of Fig. 1.

Ein nach Fig. 4 ausgebildeter Thyristor-, der im blockierenden Zustand wegen der über M1a und M2b bei spannungslosem Steueranschluß G1 wirksam geschalteten Emitter-Kurzschlüsse gegen unbeabsichtigte Zündvorgänge stabili- siert ist, wird bei Zuführung eines Zündstromimpulses # z an den Anschluß Z und bei gleichzeitigem Zuführen eines im Zeitintervall tl bis t2 liegenden Spannungsimpulses P1 an G1 gezündet. Zum Löschen wird der Steueranschluß G2, der bis dahin mit der Spannung UG2 beschaltet war, für den Zeitraum t3 bis t4 von dieser Spannung -freigeschaltet, wobei in diesem Zeitraum alle Emitter-Kurzschlußpfade, die über die dargestellten MIS-FET-Strukturen gesteuert werden, wirksam geschaltet sind. Damit kann der Thyristor rasch gelöscht werden. Auch in Fig. 4 können die Anschlüsse G1 und Z miteinander über die Leitung 21 verbunden werden, wobei dann die an Z abgreifbare Zündspannung unmittelbar als Steuerspannung UG1 verwendet wird. Der Thyristor nach Fig. 4 ist wegen der größeren Anzahl von Emitter-Kurzschlußpfaden besser stabilisiert und leichter löschbar als der Thyristor nach Fig. 1. Die Stabilität und Löschbarkeit werden mit steigender Anzahl der vorgesehenen Emitter-Kurzschlußpfade weiter begünstigt, wobei dann entsprechend mehr Emittergebiete mit jeweils randseitig angeordneten MIS-FET-Strukturen vorzusehen sind. Mit besonderem Vorteil wird bei einem Thyristor nach Fig. 4 die Anzahl der über G2 gesteuerten Löschkurzschlüsse wesentlich größer gewählt als die Anzahl der über G1 gesteuerten Stabilisierungskurzschlüsse. A thyristor designed according to FIG. 4, the one in the blocking state because of the activated via M1a and M2b when the control connection G1 is de-energized Emitter short circuits stabilize against unintentional ignition processes sated is, when an ignition current pulse # z is supplied to the connection Z and when at the same time Supplying a voltage pulse P1 to G1 located in the time interval t1 to t2 is ignited. Control connection G2, which has been connected to voltage UG2 until then, is used for deletion was, for the period t3 to t4 of this voltage -deleased, in this Period of time for all emitter short-circuit paths that cross the MIS-FET structures shown are controlled, are activated. This enables the thyristor to be extinguished quickly will. In FIG. 4, too, the connections G1 and Z can be connected to one another via the line 21 are connected, in which case the ignition voltage that can be tapped off at Z is directly used as Control voltage UG1 is used. The thyristor of Fig. 4 is because of the larger Number of emitter short-circuit paths better stabilized and more easily erasable than the thyristor according to FIG. 1. The stability and erasability become with increasing Number of provided emitter short-circuit paths further favored, with then corresponding to provide more emitter regions, each with MIS-FET structures arranged on the edge are. With a particular advantage in a thyristor according to FIG. 4, the number of Extinguishing short circuits controlled via G2 are selected to be significantly larger than the number of Stabilization short circuits controlled via G1.

In den Figuren 1 und 4 können die in die p-Basisschicht 2 eingefügten Halbleitergebiete jeweils eine langgestreckte Streifenform aufweisen und sich quer über die Grenzfläche 9 des Halbleiterkörpers oder einen Teil dieser Grenzfläche erstrecken. Dabei liegen dann die längeren Abmessungen dieser Gebiete senkrecht zu den Bildebenen der Figuren 1 und 4. Die Kathode 5 bzw; die Kathodenteile 5a bis 5c, die Gates, z.B. 15 und 17 oder 15a und 17a, die isolierenden Schichten, z. B. 14 und 16, und die Zündelektrode 18 sind hierbei mit Vorteil ebenfalls streif-en- förmig ausgebildet. In den Figuren 1 und 4 kann die strichpunktierte Linie S als eine Symmetrieebene aufgefaßt werden, die senkrecht zu den Bildebenen von Fig. 1 und Fig. 4 steht. Dabei sind die links von S liegenden Schaltungsteile gemeinsam mit den zu ihnen bezüglich der Ebene S symmetrisch liegenden Schaltungsteilen an die dargestellten Anschlüsse K, G1 und G2 geschaltet. Andererseits können die Thyristoren nach den Figuren 1 und 4 auch einen rotationssymmetrischen Aufbau mit den strichpunktierten Linien S als Symmetrieachsen aufweisen.In FIGS. 1 and 4, the p-base layer 2 can be inserted Semiconductor regions each have an elongated strip shape and transversely via the interface 9 of the semiconductor body or a part of this interface extend. The longer dimensions of these areas are then perpendicular to the image planes of Figures 1 and 4. The cathode 5 or; the cathode parts 5a to 5c, the gates, e.g. 15 and 17 or 15a and 17a, the insulating layers, e.g. B. 14 and 16, and the ignition electrode 18 are also strip-en- shaped educated. In FIGS. 1 and 4, the dash-dotted line S can be used as a plane of symmetry which is perpendicular to the image planes of FIG. 1 and FIG. Included are the circuit parts to the left of S together with those related to them the level S symmetrically lying circuit parts to the connections shown K, G1 and G2 switched. On the other hand, the thyristors according to FIGS and FIG. 4 also shows a rotationally symmetrical structure with the dash-dotted lines S have as axes of symmetry.

Im Rahmen der Erfindung kann auch der p-Emitter 4 mit steuerbaren MIS-FET-Strukturen bzw. Emitter-Kurzschlußpfaden der beschriebenen Art versehen sein. Zur Erläuterung dieser Schaltungsvariante können die Figuren 1 und 4 herangezogen werden, wenn man die Bezeichnungen der Anschlüsse A und K miteinander vertauscht, die jeweils dargestellten Halbleitergebiete durch solche entgegengesetzter Leitfähigkeiten ersetzt und den Anschlüssen die genannten Spannungen und Ströme mit jeweils entgegengesetzten Polaritäten zuführt.In the context of the invention, the p-emitter 4 can also be controlled with MIS-FET structures or emitter short-circuit paths of the type described be. Figures 1 and 4 can be used to explain this circuit variant if you swap the designations of connections A and K with each other, the semiconductor regions shown in each case by those of opposite conductivities replaced and the connections the said voltages and currents with each opposite Polarities.

8 Patentansprüche 4 Figuren Leerseite8 claims 4 figures Blank page

Claims (8)

Patentansprüche 1. Thyristor mit einem Halbleiterkörper, der einen von einer Kathode kontaktierten n-Emitter mit einer angrenzenden p-Basisschicht und einen von einer Anode kontaktierten p-Emitter mit einer angrenzenden n-Basisschicht aufweist, und mit an einer Grenzfläche des Halbleiterkörpers angeordneten MIS-FET-Strukturen des Verarmungstyps, jeweils bestehend aus einem mit der Kathode (Anode) verbundenen ersten Halbleitergebiet eines ersten Leitungstyps, einem mit einer Basisschicht verbundenen zweiten Halbleitergebiet des ersten Leitungstyps und einem zwischen diesen Halbleitergebieten liegenden Halbleiterbereich eines zweiten Leitungstyps, der von einem gegenüber dem Halbleiterkörper elektrisch isolierten Gate überdeckt ist, wobei das Gate wenigstens einer MIS-FET-Struktur im blockierenden Zustand mit einer Spannung beaufschlagt ist, die ihren bei spannungslosem Gate vorhandenen Kanal unwirksam schaltet, und wobei wenigstens eine weitere MIS-FET-Struktur vorhanden ist, deren Gate im blockierenden Zustand von einer solchen Spannung freigeschaltet ist, d a d u r c h g e k e n n -z e i c h n e t , daß die Kanäle der MIS-Strukturen (M1, M2) aus Halbleitergebieten (19, 20) des ersten Leitungstyps bestehen, die in ihre Halbleiterbereiche (10, 11) des zweiten Leitungstyps eingefügt sind.Claims 1. Thyristor with a semiconductor body, the one n-emitter contacted by a cathode with an adjacent p-base layer and a p-emitter contacted by an anode and having an adjacent n-base layer having, and arranged at an interface of the semiconductor body MIS-FET structures of the depletion type, each consisting of one connected to the cathode (anode) first semiconductor region of a first conductivity type, one with a base layer connected second semiconductor region of the first conductivity type and one between semiconductor region of a second conductivity type lying in these semiconductor regions, which is covered by a gate that is electrically insulated from the semiconductor body is, the gate having at least one MIS-FET structure in the blocking state a voltage is applied to its channel, which is present when the gate is de-energized switches ineffective, and at least one further MIS-FET structure is present whose gate is disconnected from such a voltage in the blocking state is that the channels of the MIS structures (M1, M2) consist of semiconductor regions (19, 20) of the first conductivity type, which are shown in their semiconductor regions (10, 11) of the second conductivity type are inserted. 2. Thyristor nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß der n(p)-Emitter in eine Mehrzahl von n(p)-Emittergebieten (la, ib, lc) aufgeteilt ist, die jweils mit untereinander leitend verbundenen Teilen (5a, 5b, 5c) der Kathode (Anode) versehen sind, und daß eine Mehrzahl von MIS-FET-Strukturen (Mla, M2a ... Mlc, M2c) randseitig zu den n(p)-Emittergebieten angeordnet sind.2. Thyristor according to claim 1, d a d u r c h g e -k e n n z e i c h n e t that the n (p) emitter is divided into a plurality of n (p) emitter regions (la, ib, lc), each with mutually conductively connected parts (5a, 5b, 5c) of the cathode (anode) are provided, and that a plurality of MIS-FET structures (Mla, M2a ... Mlc, M2c) are arranged at the edge of the n (p) emitter regions. 3. Thyristor nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die im blockierenden Zustand mit einer Spannung beaufschlagten Gates (15) mit einem ersten Steueranschluß (G1) und die übrigen Gates (17) mit einem zweiten Steueranschluß (G2) verbunden sind.3. Thyristor according to claim 1 or 2, d a d u r c h g e k e n n z e i c h n e t that the applied voltage in the blocking state Gates (15) with a first control connection (G1) and the remaining gates (17) with one second control terminal (G2) are connected. 4. Thyristor nach einem der Ansprüche 1 bis 3, d a -d u r c h g e k e n n z e i c h n e t , daß die ersten Halbleitergebiete (7) der MIS-FET-Strukturen derart in den n(p)-Emitter (1) eingefügt sind, daß sie sich bis zur Grenzfläche (9) des Halbleiterkörpers erstrecken, in der sie mit der Kathode (Anode)(5) leitend verbunden sind, daß die zweiten Halbleitergebiete der MIS-FET-Strukturen jeweils aus Teilen (12) der p(n)-Basisschicht (2) bestehen und daß die zwischen diesen Halbleitergebieten (7, 12) liegenden Halbleiterbereiche jeweils aus Randzonen (10) des n(p)-Emitters (1) bestehen.4. Thyristor according to one of claims 1 to 3, d a -d u r c h g e it is not indicated that the first semiconductor regions (7) of the MIS-FET structures are inserted into the n (p) -emitter (1) in such a way that they extend up to the interface (9) of the semiconductor body extend in which they are conductive with the cathode (anode) (5) are connected that the second semiconductor regions of the MIS-FET structures, respectively consist of parts (12) of the p (n) base layer (2) and that the between these semiconductor regions (7, 12) lying semiconductor regions each from edge zones (10) of the n (p) emitter (1) exist. 5. Thyristor nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die p(n)-Basisschicht (2) mit einer Zündelektrode (18) versehen ist, die mit einem Anschluß (Z) für einen Zündstromkreis verbunden ist.5. Thyristor according to one of the preceding claims, d a d u r c h e k e n n n e i c h n e t that the p (n) base layer (2) with an ignition electrode (18) is provided, which is connected to a terminal (Z) for an ignition circuit is. 6. Thyristor nach Anspruch 5, d a d u r c h g e -k e n n z e i c h n e t , daß der Anschluß (Z) für den Zündstromkreis mit dem Steueranschluß (G1) der Gates (15) verbunden ist, die im blockierenden Zustand von einer Spannung freigeschaltet sind.6. Thyristor according to claim 5, d a d u r c h g e -k e n n z e i c h n e t that the connection (Z) for the ignition circuit with the control connection (G1) the gates (15) are connected, which are disconnected from a voltage in the blocking state are. w f v @ 7. Verfahren zum Betrieb eines Thyristors nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß dem Steueranschluß (G1) der im blockierenden Zustand von einer Spannung freigeschalteten Gates (15) für die Dauer des Zündvorgangs ein Spannungsimpuls (P1) einer Polarität zugeführt wird, der die Kanäle (19) der zugehörigen MIS-FET-Strukturen (M1) für die Dauer des Zündvorgangs hochohmig schaltet und daß der Steueranschluß (G2) der im blockierenden Zustand mit einer Spannung (UG2) beaufschlagten Gates (17) für die Dauer des Löschvorgangs von dieser Spannung (UG2) freigeschaltet werden, so daß die Kanäle (20) der zugehörigen MIS-FET-Strukturen {M2) für die Dauer des Löschvorgangs wirksam sind. w f v @ 7. Method for operating a thyristor according to Claim 1, d a d u r c h e k e n n n z e i c h n e t that the control connection (G1) of the in the blocking State of a voltage-activated gate (15) for the duration of the ignition process a voltage pulse (P1) of one polarity is fed to the channels (19) of the associated MIS-FET structures (M1) switches to high resistance for the duration of the ignition process and that the control connection (G2) is in the blocking state with a voltage (UG2) acted upon gates (17) for the duration of the deletion process from this voltage (UG2) are enabled so that the channels (20) of the associated MIS-FET structures {M2) are effective for the duration of the deletion process. 8. Verfahren zum Betrieb eines Thyristors nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , daß die Zündspannung, die bei Zuführung eines Zündstromimpulses (Iz) am Anschluß (Z) für den Zündstromkreis auftritt, dem Steueranschluß (G1) der Gates (15), die im blockierenden Zustand von einer Spannung freigeschaltet sind, als ein Spannungsimpuls (P1) zugeführt wird, der die Kanäle (19) der zugehörigen MIS-FET-Strukturen (M1) für die Dauer des Zündvorgangs hochohmig schaltet.8. A method for operating a thyristor according to claim 6, d a d u r e k e k e n n n e i c h n e t that the ignition voltage that is applied when a Ignition current pulse (Iz) occurs at connection (Z) for the ignition circuit, the control connection (G1) of the gates (15), which are activated by a voltage in the blocking state are, as a voltage pulse (P1) is fed to the channels (19) of the associated MIS-FET structures (M1) switches to high resistance for the duration of the ignition process.
DE19813118347 1981-05-08 1981-05-08 Thyristor having gate-controlled MISFET structures of the depletion type and method of operating it Granted DE3118347A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19813118347 DE3118347A1 (en) 1981-05-08 1981-05-08 Thyristor having gate-controlled MISFET structures of the depletion type and method of operating it
JP7594782A JPS57193059A (en) 1981-05-08 1982-05-06 Thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813118347 DE3118347A1 (en) 1981-05-08 1981-05-08 Thyristor having gate-controlled MISFET structures of the depletion type and method of operating it

Publications (2)

Publication Number Publication Date
DE3118347A1 true DE3118347A1 (en) 1982-11-25
DE3118347C2 DE3118347C2 (en) 1990-02-01

Family

ID=6131827

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813118347 Granted DE3118347A1 (en) 1981-05-08 1981-05-08 Thyristor having gate-controlled MISFET structures of the depletion type and method of operating it

Country Status (2)

Country Link
JP (1) JPS57193059A (en)
DE (1) DE3118347A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3230741A1 (en) * 1982-08-18 1984-02-23 Siemens AG, 1000 Berlin und 8000 München SEMICONDUCTOR SWITCH WITH A DISABLE THYRISTOR
FR2568724A1 (en) * 1984-08-03 1986-02-07 Centre Nat Rech Scient Semiconductor power component with high breakdown voltage
US4635086A (en) * 1984-10-08 1987-01-06 Kabushiki Kaisha Toshiba Self turnoff type semiconductor switching device
EP0280536A2 (en) * 1987-02-26 1988-08-31 Kabushiki Kaisha Toshiba Turn-on driving technique for insulated gate thyristor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3447220A1 (en) * 1983-12-30 1985-07-11 General Electric Co., Schenectady, N.Y. Thyristor with turn-off capability having an improved emitter region, and processes for the fabrication thereof
JPS61125173A (en) * 1984-11-22 1986-06-12 Meidensha Electric Mfg Co Ltd Gate turn-off thyristor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1211334B (en) * 1962-06-11 1966-02-24 Fairchild Camera Instr Co Semiconductor component with recessed zones
DE2625917A1 (en) * 1975-06-19 1976-12-30 Asea Ab SEMI-CONDUCTOR ARRANGEMENT
DE2825794A1 (en) * 1978-06-13 1979-12-20 Licentia Gmbh DISABLED THYRISTOR WITH AT LEAST FOUR LAYERS OF DIFFERENT CONDUCTIVITY TYPES, WHICH SHUTDOWN BY SHORT-CLOSING THE CONTACTED OUTER EMITTER LAYER ADJUSTING THE CONTROL BASE LAYER, WITH THE INTENSIVE, ADHESIVE, ADHESIVE, ADHESIVE FACTORY
DE2945324A1 (en) * 1979-11-09 1981-05-21 Siemens AG, 1000 Berlin und 8000 München THYRISTOR WITH IMPROVED SWITCHING BEHAVIOR

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933986B2 (en) * 1975-09-12 1984-08-20 三菱電機株式会社 semiconductor equipment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1211334B (en) * 1962-06-11 1966-02-24 Fairchild Camera Instr Co Semiconductor component with recessed zones
US3243669A (en) * 1962-06-11 1966-03-29 Fairchild Camera Instr Co Surface-potential controlled semiconductor device
DE2625917A1 (en) * 1975-06-19 1976-12-30 Asea Ab SEMI-CONDUCTOR ARRANGEMENT
DE2825794A1 (en) * 1978-06-13 1979-12-20 Licentia Gmbh DISABLED THYRISTOR WITH AT LEAST FOUR LAYERS OF DIFFERENT CONDUCTIVITY TYPES, WHICH SHUTDOWN BY SHORT-CLOSING THE CONTACTED OUTER EMITTER LAYER ADJUSTING THE CONTROL BASE LAYER, WITH THE INTENSIVE, ADHESIVE, ADHESIVE, ADHESIVE FACTORY
DE2945324A1 (en) * 1979-11-09 1981-05-21 Siemens AG, 1000 Berlin und 8000 München THYRISTOR WITH IMPROVED SWITCHING BEHAVIOR

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3230741A1 (en) * 1982-08-18 1984-02-23 Siemens AG, 1000 Berlin und 8000 München SEMICONDUCTOR SWITCH WITH A DISABLE THYRISTOR
FR2568724A1 (en) * 1984-08-03 1986-02-07 Centre Nat Rech Scient Semiconductor power component with high breakdown voltage
US4635086A (en) * 1984-10-08 1987-01-06 Kabushiki Kaisha Toshiba Self turnoff type semiconductor switching device
EP0280536A2 (en) * 1987-02-26 1988-08-31 Kabushiki Kaisha Toshiba Turn-on driving technique for insulated gate thyristor
EP0280536A3 (en) * 1987-02-26 1990-10-10 Kabushiki Kaisha Toshiba Turn-on driving technique for insulated gate thyristor

Also Published As

Publication number Publication date
JPH0142510B2 (en) 1989-09-13
JPS57193059A (en) 1982-11-27
DE3118347C2 (en) 1990-02-01

Similar Documents

Publication Publication Date Title
DE2625917C3 (en) Semiconductor device
DE4130889C2 (en) Insulation layer thyristor
DE2945324C2 (en)
EP0039943B1 (en) Thyristor having controllable emitter shorts and process for its operation
DE1238574B (en) Controllable and switchable semiconductor component
DE2945366C2 (en)
DE2945380C2 (en)
DE19528998C2 (en) Bi-directional semiconductor switch and method for its control
EP0331892B1 (en) Mos-controlled thyristor (mct)
DE2945347C2 (en)
DE1464983C2 (en) Semiconductor component that can be switched and controlled in two directions
DE2945335C2 (en)
DE3018499C2 (en)
EP0064715B1 (en) Thyristor having controllable emitter shorts inserted in the emitter
DE3118347A1 (en) Thyristor having gate-controlled MISFET structures of the depletion type and method of operating it
EP0062099A2 (en) Thyristor, and process for its operation
EP0344514A2 (en) GTO thyristor
DE3018542C2 (en)
EP0064717B1 (en) Thyristor having a particular switching behaviour, and process for its operation
EP0104390A1 (en) Gate turn-off thyristor
EP0062102A2 (en) Thyristor with connectible internal-current amplification, and process for its operation
EP0065173B1 (en) Thyristor having particular switching characteristics
EP0064716B1 (en) Triac and process for its operation
EP0065671B1 (en) Thyristor having an auxiliary emitter electrode and shorted regions, and process for its operation
EP0329993A2 (en) Small drive power thyristor

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee