DE3038360A1 - CIRCUIT ARRANGEMENT FOR IDENTIFYING A SYNCHRONIZING WORD IN A DIGITAL SIGNAL TRANSMISSION SYSTEM - Google Patents
CIRCUIT ARRANGEMENT FOR IDENTIFYING A SYNCHRONIZING WORD IN A DIGITAL SIGNAL TRANSMISSION SYSTEMInfo
- Publication number
- DE3038360A1 DE3038360A1 DE19803038360 DE3038360A DE3038360A1 DE 3038360 A1 DE3038360 A1 DE 3038360A1 DE 19803038360 DE19803038360 DE 19803038360 DE 3038360 A DE3038360 A DE 3038360A DE 3038360 A1 DE3038360 A1 DE 3038360A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- bits
- output
- circuit arrangement
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000008054 signal transmission Effects 0.000 title claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 2
- 210000004027 cell Anatomy 0.000 description 8
- 238000010586 diagram Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
(DB 437)(DB 437)
Ital.Anm.Nr. 26 405 A/79 10871/H/RoItalian note no. 26 405 A / 79 10871 / H / Ro
vom 11. Oktober 1979dated October 11, 1979
ITALTEL s.p.a., Piazzale Zavattari 12, Mailand/ItalienITALTEL s.p.a., Piazzale Zavattari 12, Milan / Italy
Schaltungsanordnung zur Identifizierung eines Synchronisierwortes in einem Digitalsignalübertragungssystem.Circuit arrangement for identifying a synchronization word in a digital signal transmission system.
Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1.The invention relates to a circuit arrangement according to the preamble of claim 1.
Die Multiplexer bestimmter Digitalsignal-(PCM)-Übertragungssysteme haben einen Sendeteil mit einer eingangsseitig an die verschiedenen Datenquellen (Zuführungsgruppen) angeschlossenen Multiplexereinheit und einen Empfangsteil mit einer Demultiplexereinheit. Am Ausgang des Sendeteils wird ein bitweise verschachtelter Bitstrom erzeugt, der die Bits der Zuführungsgruppen, ferner eine ein Synchronisierwort bildende bestimmte Anzahl Bits sowie weitere Bits (zum "Stopfen" und für Dienste) enthält. Der Demultiplexereinheit im Empfangsteil· sind eine Einheit zum Identifizieren des Synchronisierwortes und eine Synchronisierungseinhext zugeordnet, die dafür sorgen, daß die empfangenen Bits richtig an die η Zuführungsgruppen gesendet werden, für welche sie bestimmt sind, wobei η gleich der Anzahl der Eingänge der Multiplexereinheit ist.The multiplexers of certain digital signal (PCM) transmission systems have a transmission part with an input side connected to the various data sources (feed groups) Multiplexer unit and a receiving part with a demultiplexer unit. At the output of the transmitting part, a bit-wise Interleaved bit stream generated, which determined the bits of the feed groups, and also a synchronizing word forming Contains number of bits and other bits (for "stuffing" and for services). The demultiplexer in the receiving part · are a Unit for identifying the synchronization word and a synchronization unit assigned to ensure that the received bits are correctly sent to the η feed groups for which they are intended, where η is the number is the inputs of the multiplexer unit.
Es sind Schaltungsanordnungen zum Identifizieren des Synchronisierwortes und zur Synchronisierung des Demultipiexers mit einem Register bekannt, welches eine Anzahl Speicherzellen gleich der Zahl der das Synchronisierwort ausdrückenden BitsThere are circuit arrangements for identifying the synchronization word and known to synchronize the demultipixer with a register which contains a number of memory cells equal to the number of bits expressing the sync word
130017/0793130017/0793
hat und mit einer Decodiereinheit verbunden ist, die das Synchronisierwort erkennt und eine Kette von Zählern zur Taktsteuerung der Demultiplexvorgänge zurücksetzt. Eine Schaltungsanordnung der bekannten Art hat den Nachteil, daß ihre Bestandteile mit der Zifferfrequenz des Übertragungs™ systems arbeiten müssen, zu dem sie gehören. Schon wenn beispielsweise das betreffende Übertragungssystem eine Rate von 140 Mbit/s hat, müssen besonders schnelle Bauelemente verwendet werden. Bei Übertragungssystemen höherer Ordnung (z.B. 560 Mbit/s) wird dieses Geschwindigkeitsproblem immer schwieriger. Außerdem verbrauchen die mit hoher Geschwindigkeit arbeitenden Bauelemente im allgemeinen eine erheblich höhere Leistung als langsamere Bauelemente und benötigen daher entsprechend aufwendige Stromversorgungseinrichtungen, bei denen überdies Wärmeabführungsprobleme der Geräte auftreten.and is connected to a decoding unit that recognizes the synchronization word and a chain of counters for Resets the clock control of the demultiplexing processes. A circuit arrangement of the known type has the disadvantage that their components with the digit frequency of the transmission ™ systems have to work to which they belong. Even if, for example, the transmission system in question has a rate of 140 Mbit / s, particularly fast components must be used. In higher-order transmission systems (e.g. 560 Mbit / s) this speed problem becomes more and more difficult. They also consume at high speed working components generally have a significantly higher performance than slower components and require therefore correspondingly complex power supply devices, in which heat dissipation problems of the devices also occur.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, welche die Identifizierung des Synchronisierwortes und die Durchführung der Synchronisierung mit der Ziffergeschwindigkeit der Zuführungsgruppen ermöglicht, also die oben erläuterten Probleme vermeidet. Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Schaltungsanordnung gelöst.The invention is based on the object of a circuit arrangement indicate the identification of the synchronization word and the implementation of the synchronization with the digit speed of the feed groups, thus avoiding the problems explained above. This task is carried out by solved the circuit arrangement characterized in claim 1.
Bei der hier beschriebenen Schaltungsanordnung wird im Gegensatz zu bekannten Systemen der Zähler mit der Kapazität η nie zurückgesetzt, so daß er von einer zufälligen Zahl aus zu zählen beginnt und daher die Bits an die η Register gemäß η möglichen Bitkonfigurationen verteilt. Da ferner Mittel zur Erkennung der Bitkonfiguration vorgesehen sind, in der die das Synchronisierwort bildenden Bits verteilt worden sind, können die in den Registern gespeicherten Bits richtig an die η Zuführungsgruppen weitergegeben werden, für welche sie bestimmt sind. In the circuit arrangement described here, in contrast to known systems, the counter with the capacity η is never reset, so that it begins to count from a random number and therefore the bits to the η register according to η possible Bit configurations distributed. Since means are also provided for recognizing the bit configuration in which the synchronization word Forming bits have been distributed, the bits stored in the registers can be correctly passed on to the η feed groups for which they are intended.
130017/0793130017/0793
\j\ j
Weitere Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung eines nicht einschränkenden Ausführungsbexspiels anhand der Zeichnung. Es zeigen:Further features of the invention emerge from the following description of a non-restrictive exemplary embodiment based on the drawing. Show it:
Fig. 1 das Blockschaltbild der hier, beschriebenen Schaltungsanordnung ; und1 shows the block diagram of the circuit arrangement described here ; and
Fig. 2 bis 5 die Einzelheiten für die Erfindung wesentlicher Bestandteile der Schaltungsanordnung.2 to 5 the details for the invention of essential components of the circuit arrangement.
In Fig. 1 ist mit DM der Demultiplexer bezeichnet, der eine Einheit UE zum Absondern der Taktimpulse CK aus dem verschachtelten (multiplexierten) Bitstrom enthält, der an ein Register RS mit einer Anzahl η Speicherzellen gelangt. Da in den meisten Übertragungssystemen die Zahl η gleich vier ist, bezieht sich das hier beschriebene Ausführungsbeispiel auf eine Einheit zum Entschachteln eines Datenflusses von vier Zuführungsgruppen. Die Taktimpulse CK steuern die Ladung der Bits in das Register RS. Ferner gelangen die Taktimpulse zu einem Zähler CN mit der Zählkapazität vier, welcher keinen Rücksetzeingang hat, so daß beim Einschalten des Gerätes die Zählung ausgehend von einer zufälligen Zahl beginnt. Am Ausgang des Zählers CN erscheint eine Folge von Impulsen CK/4 (mit 1/4 der Frequenz der Taktimpulse CK), welche dazu benutzt werden, die Übertragung der im Register RS enthaltenen Bits in ein weiteres Register RP zu steuern. Die Impulse CK/4 haben die Aufgabe, den empfangenen Datenfluß in Blöcke von je vier Bits aufzuteilen. Da der Zähler CN nicht rückgesetzt und diese Aufteilung in Blöcke ausgehend von einer zufälligen Lage durchgeführt wird, erfolgt die Übertragung gemäß η möglichen Bitkonfigurationen.In Fig. 1, DM denotes the demultiplexer, which has a unit UE for separating the clock pulses CK from the interleaved (multiplexed) bit stream that is sent to a register RS arrives with a number η of storage cells. Since in most transmission systems the number η is equal to four, relates the embodiment described here to a unit for deinterleaving a data flow from four feeder groups. The clock pulses CK control the loading of the bits in the register RS. Furthermore, the clock pulses reach a counter CN with the Counting capacity four, which has no reset input, so that when the device is switched on, the counting starts from a random number. At the output of the counter CN appears a sequence of pulses CK / 4 (with 1/4 the frequency of the clock pulses CK), which are used to transmit the to control bits contained in the register RS in a further register RP. The impulses CK / 4 have the task of the received Divide the data flow into blocks of four bits each. Since the counter CN is not reset and this division is based on blocks is carried out from a random location, the transmission takes place according to η possible bit configurations.
An den Ausgang des Registers RP ist die erfindungsgemäß vorgesehene Schaltungsanordnung geschaltet. Sie enthält zunächst den Speicher MM, der aus vier Schieberegistern besteht. An denThe output of the register RP is provided according to the invention Circuit arrangement switched. It initially contains the memory MM, which consists of four shift registers. To the
130017/0793130017/0793
03^36003 ^ 360
Speicher MM ist der Decodierer DC angeschlossen, welcher die Bitkonfiguration prüfen soll, die das Synchronisierwort annehmen kann, nachdem dieses in die Register des Speichers MM übertragen worden ist, und denjenigen Ausgang aktiviert, dem die betreffende Bitkonfiguration zugeordnet ist. Der Decodierer DC steuert die Codier-Speicherschaltung CM. Die Schaltungsanordnung enthält ferner eine an den Speicher MM angeschlossene Austausch- oder Wechselmatrix MS, die von den am Ausgang der Codier-Speicherschaltung CM vorliegenden Codes so adressiert wird, daß an einem ersten Ausgang die für die erste Zuführungsgruppe bestimmten Bits abgegeben werden, an einem zweiten Ausgang die für die zweite Zuführungsgruppe bestimmten Bits, usw.Memory MM is connected to the decoder DC, which is supposed to check the bit configuration that the synchronization word accept can, after this has been transferred to the registers of the memory MM, and that output activated, the the relevant bit configuration is assigned. The decoder DC controls the coding memory circuit CM. The circuit arrangement also contains an exchange or change matrix MS connected to the memory MM, which is of the at the output of the Coding memory circuit CM present codes is addressed in such a way that the bits intended for the first feed group are output at a first output, at a second output the bits intended for the second feed group, etc.
Fig. 2 zeigt im einzelnen den Speicher MM mit vier Schieberegistern R1, R„, R-j und R., die je vier Bits speichern können. Bei Erscheinen eines Impulses der Impulsfolge CK/4 speichern sie das in der Speicherzelle des Registers RP vorliegende Bit, an welche sie angeschlossen sind. Je nach der Phase, mit der die Bits zum Demultiplexer gelangen, und je nach der Zahl, von der der Zähler CN zu zählen beginnt, werden die Bits gemäß vier möglichen Bitkonfigurationen in die Register R1 bis R. verteilt.2 shows in detail the memory MM with four shift registers R 1 , R ", Rj and R., each of which can store four bits. When a pulse of the pulse sequence CK / 4 appears, they store the bit present in the memory cell of the register RP to which they are connected. Depending on the phase with which the bits arrive at the demultiplexer and depending on the number from which the counter CN begins to count, the bits are distributed in the registers R 1 to R according to four possible bit configurations.
In Fig. 2 ist eine der Bitkonfigurationen dargestellt, die das Synchronisierwort annehmen kann; bei einem System mit der übertragungsgeschwindigkeit von 140 Mbit/s hat dieses Wort die Bitkonfiguration 11111010000. Wenn der Zähler CN von der Zahl aus zu zählen beginnt, die der Zahl folgt, mit welcher die Zählung in dem in Fig. 2 dargestellten Fall begonnen wurde, dann gelangt das erste Bit dieses Synchronisierwortes (bei gleicher Phase, mit der die Bits zum Demultiplexer gelangen) in die letzte Speicherzelle des Registers R2, während das letzte Bit in die erste Speicherzelle des Registers R1 gelangt, usw.FIG. 2 shows one of the bit configurations which the synchronization word can assume; in a system with a transmission speed of 140 Mbit / s this word has the bit configuration 11111010000. If the counter CN starts counting from the number following the number with which the counting was started in the case shown in FIG. then the first bit of this synchronization word (with the same phase with which the bits reach the demultiplexer) gets into the last memory cell of the register R 2 , while the last bit gets into the first memory cell of the register R 1 , etc.
1 3001 7/07931 3001 7/0793
503836Q503836Q
— O ""- O ""
Fig. 3 zeigt den Decodierer DC mit vier Einheiten D1, D2, D3 und D.. Die Einheit D.. regt den Ausgang d.. an, wenn das Synchronisierwort in die Register R1 -R4 so verteilt wird, wie in Fig. 2 angegeben ist. Die Einheit D3 regt ihren Ausgang d2 an, wenn das erste Bit des Synchronisierwortes in die letzte Speicherzelle des Registers R2 gelangt, während das letzte Bit in die erste Speicherzelle des Registers R.. gelegt wird, usw. Wenn in dem zum Demultiplexer gelangenden Bitstrom das Synchronisierwort vorliegt, dann ist einer der Ausgänge d1 bis d. des Decodierers DC aktiv. Die Ausgänge d1 bis d, sind an die Codier- und Speichermittel, d.h. an die in Fig. 4 im einzelnen dargestellte Codier-Speicherschaltung CM geschaltet, die einen Codierer CD enthält, der die Anregung eines der vier Ausgänge d^-d- des Decodierers DC in einen durch zwei Bit gebildeten Binärcode umwandelt, der an den Dateneingang einer ersten bzw. einer zweiten bistabilen Kippschaltung FF. und FF2 vom D-Typ gelangt. Diese D-Kippschaltungen empfangen an ihrem jeweiligen anderen Eingang ein Signal k, das von einem das logische Produkt bildenden Verknüpfungsglied (z.B. UND-Glied) P erzeugt wird. An den ersten Eingang des Verknüpfungsgliedes P ist ein die logische Summe bildendes Verknüpfungsglied (z.B. ODER-Glied) O geschaltet, das durch die Ausgangs signale d., bis d, des Decodierers DC gespeist wird. An den zweiten Eingang des Verknüpf ungsgliedes P gelangt ein Signal p, das bei Zeitintervallen aktiv ist, die durch Messen einer Pulsrahmenzeit des Übertragungssystems ausgehend von der jeweils vorhergehenden Aktivierung bestimmt werden.3 shows the decoder DC with four units D 1 , D 2 , D 3 and D .. The unit D .. excites the output d .. when the synchronization word is distributed in the registers R 1 - R 4 so that as indicated in FIG. The unit D 3 excites its output d 2 when the first bit of the synchronization word reaches the last memory cell of the register R 2 , while the last bit is placed in the first memory cell of the register R .., etc. If in the demultiplexer arriving bit stream the synchronization word is present, then one of the outputs d 1 to d. of the decoder DC active. The outputs d 1 to d are connected to the coding and storage means, ie to the coding memory circuit CM shown in detail in FIG. 4, which contains an encoder CD which excites one of the four outputs d ^ -d- des Decoder DC converts into a binary code formed by two bits, which is applied to the data input of a first or a second bistable multivibrator FF. and D-type FF 2 comes. These D flip-flops receive a signal k at their respective other input, which is generated by a logic element (eg AND element) P forming the logical product. Connected to the first input of the logic element P is a logic sum forming logic element (eg OR element) O, which is fed by the output signals d., To d, of the decoder DC. At the second input of the logic element P arrives at a signal p which is active at time intervals which are determined by measuring a pulse frame time of the transmission system based on the respective preceding activation.
Wenn das von dem Verknüpfungsglied P erzeugte Signal k aktiv ist, erscheint an den Ausgängen f1 und f2 der Kippschaltungen FF1 bzw. FF2 der Ausgangscode des Codierers CD. Dieser Code ist den Steuereingängen der Multiplexer MT1, MT2, MT3 und MT. zugeführt, welche die in Fig. 5 dargestellte Austausch- oder Wechselmatrix MS bilden. An den Eingang Nr. 1 jedes dieserWhen the signal k generated by the logic element P is active, the output code of the encoder CD appears at the outputs f 1 and f 2 of the flip-flop circuits FF 1 and FF 2, respectively. This code is the control inputs of the multiplexers MT 1 , MT 2 , MT 3 and MT. which form the exchange or change matrix MS shown in FIG. 5. At the entrance no. 1 each of these
130017/0793130017/0793
30363603036360
Multiplexer sind die Speicherzellen der Register R1 bis R4 geschaltet, in welche vier gegebene Bits dann übertragen werden, wenn der Zähler CN ausgehend von einer Zahl zu zählen beginnt, bei der sich das Synchronisierwort mit der Verteilung gemäß Fig. 2 ergibt. An den Eingang Nr. 2 jedes der Multiplexer MT., bis MT. sind die Speicherzellen der Register R.. bis R. geschaltet, in welche die vier Bits dann übertragen werden, wenn der Zähler CN ausgehend von der Zahl zu zählen beginnt, die der Zahl des vorhergehenden Falls folgt, usw.Multiplexers are connected to the memory cells of the registers R 1 to R 4 , into which four given bits are transferred when the counter CN starts counting starting from a number in which the synchronization word with the distribution according to FIG. 2 results. At input no. 2 each of the multiplexers MT., To MT. the memory cells of the registers R .. to R. are connected, into which the four bits are transferred when the counter CN starts counting starting from the number that follows the number of the previous case, and so on.
Offensichtlich müssen die im Falle eines Übertragungssystems mit einer Rate von 140 Mbit/s zur Realisierung der Demultiplexereinheit verwendeten Bauelemente im Stande sein, ebenfalls mit einer Geschwindigkeit von 140 Mbit/s zu arbeiten. Die zur Realisierung der hier beschriebenen Schaltungsanordnung verwendeten Bauelemente müssen dagegen nur mit 34 Mbit/s arbeiten können, woraus sich die eingangs erläuterten Vorteile ergeben.Obviously, in the case of a transmission system, that must with a rate of 140 Mbit / s for the realization of the demultiplexer unit used components also be able to work at a speed of 140 Mbit / s. The for Realization of the circuit arrangement used here, however, only have to work with 34 Mbit / s can, from which the advantages explained above result.
130017/0?130017/0?
Claims (3)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT7926405A IT1207258B (en) | 1979-10-11 | 1979-10-11 | CIRCUIT PROVISION SUITABLE FOR RECOGNIZING THE WORD OF ALIGNMENT, FOR PARTICULAR APPLICATION IN THE RECEIVING SECTION OF A MULTIPLATOR DIGITAL SIGNALS. |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3038360A1 true DE3038360A1 (en) | 1981-04-23 |
Family
ID=11219415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803038360 Withdrawn DE3038360A1 (en) | 1979-10-11 | 1980-10-10 | CIRCUIT ARRANGEMENT FOR IDENTIFYING A SYNCHRONIZING WORD IN A DIGITAL SIGNAL TRANSMISSION SYSTEM |
Country Status (10)
Country | Link |
---|---|
JP (1) | JPS5661849A (en) |
AR (1) | AR228857A1 (en) |
AU (1) | AU6315280A (en) |
BR (1) | BR8005874A (en) |
DE (1) | DE3038360A1 (en) |
ES (1) | ES494704A0 (en) |
FR (1) | FR2467516A1 (en) |
GB (1) | GB2063626A (en) |
IT (1) | IT1207258B (en) |
SE (1) | SE8007125L (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3040787A1 (en) * | 1979-10-29 | 1981-09-24 | Italtel S.p.A., Milano | CIRCUIT ARRANGEMENT FOR SYNCHRONIZING A DEMULTIPLEXER UNIT |
DE3125723A1 (en) * | 1980-06-30 | 1982-03-11 | ITALTEL Società Italiana Telecomunicazioni S.p.A., 20149 Milano | CLOCKING FOR THE RECEIVING PART OF A PCM SIGNAL TRANSMISSION SYSTEM |
DE3401728A1 (en) * | 1984-01-19 | 1985-08-01 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Digital transmission system |
DE3438369A1 (en) * | 1984-10-19 | 1986-04-24 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Digital data transmission system |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3212450A1 (en) * | 1982-04-02 | 1983-10-13 | Siemens AG, 1000 Berlin und 8000 München | SYNCHRONIZING DEVICE OF A DIGITAL SIGNAL DEMULTIPLEX DEVICE |
DE3230027A1 (en) * | 1982-08-12 | 1984-02-16 | Siemens Ag | SYNCHRONIZING ARRANGEMENT |
DE3230064A1 (en) * | 1982-08-12 | 1984-02-16 | Siemens AG, 1000 Berlin und 8000 München | ARRANGEMENT FOR SYNCHRONOUS DEMULTIPLEXING A TIME MULTIPLEX SIGNAL |
FR2538647B1 (en) * | 1982-12-28 | 1990-01-12 | Billy Jean Claude | DEMULTIPLEXING CIRCUIT FOR A HIGH-THROUGHPUT FRAMED DIGITAL SIGNAL |
FR2549323B1 (en) * | 1983-07-12 | 1985-10-25 | Lignes Telegraph Telephon | SYNCHRONIZATION DEVICE FOR DIGITAL TRANSMISSION WITH FRAMES, AND RECEIVER COMPRISING SUCH A DEVICE |
DE3905594A1 (en) * | 1989-02-23 | 1990-08-30 | Standard Elektrik Lorenz Ag | METHOD FOR ASSIGNING DIGITAL SIGNALS TO PARALLEL RECEIVING CHANNELS |
US5253254A (en) * | 1991-09-18 | 1993-10-12 | Dsc Communications Corporation | Telecommunications system with arbitrary alignment parallel framer |
FR2743245B1 (en) * | 1995-12-29 | 1998-01-23 | Thomson Multimedia Sa | DEMULTIPLEXING DEVICE |
JPH1032555A (en) * | 1996-07-18 | 1998-02-03 | Nippon Telegr & Teleph Corp <Ntt> | Channel selection separation circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1282074B (en) * | 1966-01-21 | 1968-11-07 | Deutsche Bundespost | Method and circuit arrangement for the synchronization of PCM time division multiple systems |
GB1246879A (en) * | 1969-06-17 | 1971-09-22 | Marconi Co Ltd | Improvements in or relating to digital signal multiplexing systems |
-
1979
- 1979-10-11 IT IT7926405A patent/IT1207258B/en active
-
1980
- 1980-09-02 ES ES494704A patent/ES494704A0/en active Granted
- 1980-09-09 FR FR8019410A patent/FR2467516A1/en active Pending
- 1980-09-12 AR AR282507A patent/AR228857A1/en active
- 1980-09-15 BR BR8005874A patent/BR8005874A/en unknown
- 1980-09-18 GB GB8030221A patent/GB2063626A/en not_active Withdrawn
- 1980-10-09 JP JP14067980A patent/JPS5661849A/en active Pending
- 1980-10-10 AU AU63152/80A patent/AU6315280A/en not_active Abandoned
- 1980-10-10 SE SE8007125A patent/SE8007125L/en not_active Application Discontinuation
- 1980-10-10 DE DE19803038360 patent/DE3038360A1/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3040787A1 (en) * | 1979-10-29 | 1981-09-24 | Italtel S.p.A., Milano | CIRCUIT ARRANGEMENT FOR SYNCHRONIZING A DEMULTIPLEXER UNIT |
DE3125723A1 (en) * | 1980-06-30 | 1982-03-11 | ITALTEL Società Italiana Telecomunicazioni S.p.A., 20149 Milano | CLOCKING FOR THE RECEIVING PART OF A PCM SIGNAL TRANSMISSION SYSTEM |
DE3401728A1 (en) * | 1984-01-19 | 1985-08-01 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Digital transmission system |
DE3438369A1 (en) * | 1984-10-19 | 1986-04-24 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Digital data transmission system |
Also Published As
Publication number | Publication date |
---|---|
FR2467516A1 (en) | 1981-04-17 |
IT7926405A0 (en) | 1979-10-11 |
ES8105124A1 (en) | 1981-06-01 |
AR228857A1 (en) | 1983-04-29 |
GB2063626A (en) | 1981-06-03 |
IT1207258B (en) | 1989-05-17 |
SE8007125L (en) | 1981-04-12 |
BR8005874A (en) | 1981-05-19 |
ES494704A0 (en) | 1981-06-01 |
AU6315280A (en) | 1981-04-16 |
JPS5661849A (en) | 1981-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2740620C2 (en) | ||
DE2132004A1 (en) | Multiplex information transmission system | |
DE3038360A1 (en) | CIRCUIT ARRANGEMENT FOR IDENTIFYING A SYNCHRONIZING WORD IN A DIGITAL SIGNAL TRANSMISSION SYSTEM | |
EP0024708B1 (en) | Time-slot multiple for a time division multiplex system for switching digital signals, in particular delta modulated messages | |
DE2558599B2 (en) | ||
DE2455235C2 (en) | Method and device for error detection in time division switching systems | |
DE2515695C2 (en) | Time division switch | |
DE2825954C2 (en) | Digital time division multiplex system | |
DE2559119B2 (en) | CIRCUIT FOR CONCENTRATING DIGITAL SIGNALS | |
EP0161034A2 (en) | Buffer memory for an input line of a digital telephone exchange | |
EP0201634B1 (en) | Digital word generator for automatically generating periodic permanent signals from n bit words of all weights and their permutations | |
DE69527005T2 (en) | Method and device for transmitting asynchronous data over a synchronous bus | |
DE103335T1 (en) | CIRCUIT ARRANGEMENT FOR THE EXCHANGE OF MESSAGES IN A TELECOMMUNICATION SYSTEM CONSTRUCTING FROM A MULTIPLE NUMBER OF MODULAR UNITS. | |
DE2526519C2 (en) | Circuit arrangement for the transmission of binary-coded signal sequences in electrical signal, message or data transmission systems with signal transmission in blocks | |
DE2520835B2 (en) | CIRCUIT ARRANGEMENT FOR TRANSMISSION OF SYNCHRONOUS AND ASYNCHRONOUS DATA | |
DE3729732C2 (en) | ||
DE2356870C3 (en) | Method for the transmission of digital character elements issued by a data source via a time division multiplex message transmission system to a data receiving station and for carrying out this method | |
DE3125724C2 (en) | ||
DE2944777A1 (en) | CIRCUIT ARRANGEMENT OF AN ELASTIC STORAGE, ESPECIALLY A TIME MULTIPLEX DATA TRANSMISSION SYSTEM | |
DE3806428C2 (en) | Method and circuit arrangement for determining a bit combination contained in a series bit stream | |
DE2133995A1 (en) | METHOD OF TRANSMITTING ASYNCHRONOUS INFORMATION IN A SYNCHRONOUS SERIAL TIME MULTIPLE | |
DE2635306C2 (en) | System for time-division multiplex transmission of asynchronous binary value changes of data signals | |
DE3125894C1 (en) | Digital signal transmission system, especially for satellite broadcasting | |
DE3036923C2 (en) | Station for signal transmission devices that can be optionally equipped with input devices | |
DE1194608B (en) | Parity circuit for a data processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8101 | Request for examination as to novelty | ||
8141 | Disposal/no request for examination |