DE29519277U1

DE29519277U1 - Speicherschaltungsanordnung

Info

Publication number: DE29519277U1
Application number: DE29519277U
Authority: DE
Original assignee: Zentrum Mikroelektronik Dresden GmbH
Current assignee: Zentrum Mikroelektronik Dresden Ag De
Priority date: 1995-12-07
Filing date: 1995-12-07
Publication date: 1996-02-15
Anticipated expiration: 2005-12-08

Description

Lippert, Stachow, Schmidt Ad/ad

& Partner 07. Dezember 1995

Patentanwälte
Krenkelstraße 6

D-01309 Dresden

Zentrum Mikroelektronik Dresden GmbH 01109 Dresden

Speicherschaltungsanordnung

Die Erfindung betrifft eine Speicherschaltungsanordnung mit einem Speicher, der aus Speicherelementen oder -systemen besteht, der in Speicherbereiche aufgeteilt ist und der einen Datenein- und/oder -ausgang oder einen Datenein-/ausgang, einen Steuerein- und/oder -ausgang oder einen Steuerein-/ausgang und einen Adreßeingang aufweist, welcher separat oder in Kombination mit dem Datenein-Zausgang und/oder dem Steuerein-/ausgang ausgeführt ist, wobei diese Ein- oder Ausgänge jeweils aus einer oder mehreren Leitungen bestehen.

Es ist bekannt, Speicher in Speicherbereiche aufzuteilen, um damit zum Zwecke des schnelleren Speicherzugriffs diese Speicherbereiche oder -blocke direkt ansprechen zu können oder in redundanten Speichersystemen einen Austausch von Speicherblöcken durchführen zu können. Hierzu ist es erforderlich, vor einem Speicherzugriff eine Auswahl zu treffen, welcher Speicherbereich angesprochen werden soll oder darf.

Es ist ein Verfahren für eine derartige Auswahl von Speicherbereichen bekannt, welches über Zeigerstrukturen einen Zugriff auf Speicherblöcke, z.B. von Disketten und Festplatten ermöglicht. Nachteilig ist hierbei, daß sich die Zugriffszeit auf die Speicherblöcke durch diese indirekte Adressierung erhöht.

Eine andere Möglichkeit zur Realisierung einer Speicherauswahl bei redundanten Systemen besteht darin, Speicher auf Speicherchips mit sogenannten Fuses auszustatten. Diese Fuses werden im Rahmen von Fertigungstests aktiviert und bewirken einen Austausch von Speicherbereichen gegen redundante Bereiche. Nachteilig ist hierbei, daß nur eine sehr begrenzte Anzahl dieser Fuses technisch günstig anwendbar ist und damit eine Aufteilung in größere Redundanzblöcke notwendig wird.

Eine weitere Möglichkeit zur Speicherauswahl für redundante Systeme besteht in der Nutzung spezieller Reparaturtechnologien. So wird beispielsweise die Redundanz durch eine Laserreparatur genutzt. Allerdings ist auch hier nur eine begrenzte Anzahl von Speicherblöcken sinnvoll zu handhaben, was wiederum nur eine Unterteilung in größere Speicherblöcke ermöglicht. Nachteilig ist weiterhin der vergleichsweise hohe technische Aufwand und die Beschränkung derartiger Technologien auf die Fertigung der Speicherelemente. Zu einem späteren Zeitpunkt auftretende notwendige Änderungen können somit nur bedingt durchgeführt werden.

Es ist damit Aufgabe der Erfindung, eine Speicherschaltungsanordnung zu schaffen, die unter der Maßgabe eines schnellen Speicherzugriffs und einer effizienten Speicheraufteilung in Verbindung mit einer leichten Änderbarkeit der Zuordnung anwendbar ist.

Gemäß der Erfindung wird die Aufgabe dadurch gelöst, daß eine Speicherauswahllogik vorgesehen ist, die einen nichtflüchtigen Auswahlspeicher beinhaltet und die zumindest einen Adreßeingang und einen Ausgang aufweist. Diese Speicherauswahllogik ist dem Speicher derart vorgeschaltet, daß höchstens ein Teil der Adreßleitungen des Adreßeinganges des Speichers nur mit dem Adreßeingang der Speicherschaltungsanordnung verbunden ist und daß die Leitungen des Ausganges der Speicherauswahllogik mit den Leitungen des Adreßeinganges des Speichers verbunden sind, die nicht mit dem Adreßeingang der Speicherschaltungsanordnung verbunden sind.

In einer günstigen Ausgestaltung der Erfindung weist die Speicherauswahllogik einen Steuerein-/ausgang auf.

Die Steuerung der Speicherauswahllogik wird von diesem Steuerein-/ausgang übernommen.

In einer weiteren günstigen Ausgestaltung der Erfindung ist vorgesehen, daß zumindest ein Teil der Steuerleitungen des Steuerein-/ausganges der Speicherschaltungsanordnung sowohl mit dem Speicher als auch mit der Speicherauswahl logik verbunden ist.

Mit der erfindungsgemäßen Speicherschaltungsanordnung können in Speichersystemen Segmente ausgeblendet und durch die Zu-Weisung redundanter Bereiche ersetzt werden. Hierzu ist zu einem geeigneten Zeitpunkt, z.B. im Rahmen der Fertigung oder der Inbetriebnahme, eine Prüfung des Speichers bzw. des Speichersystemes und eine entsprechende Initialisierung der Speicherauswahllogik vorzunehmen.

Sind Änderungen in der Zuordnung von Speicherbereichen, die auch nur aus einer einzelnen Speicherzelle bestehen können vorzunehmen, werden die Adressen dieser Speicherbereiche ermittelt. Mittels der Speicherauswahllogik wird sodann einer jeden Adresse eines auszublendenden Speicherbereiches die Adresse eines redundanten Speicherbereiches zugewiesen. Dabei wird mit den an dem Adreßeingang anliegenden Adressen der Auswahlspeicher adressiert und er gibt Daten aus, die seinem Speicherinhalt unter der jeweiligen Adresse entsprechen und die an dem Ausgang der Speicherauswahllogik anliegen. Diese Daten werden zur Adressierung des Speichers verwendet, da der Ausgang der Speicherauswahllogik an dem Adreßeingang des Speichers anliegt.

Es besteht auch die Möglichkeit, nicht die gesamte Adresse über die Speicherauswahllogik zu führen sondern nur einen Teil, beispielsweise die höherwertigen Adreßleitungen. In der Speicherauswahllogik werden sodann nur die Inhalte dieser

höherwertigen Adreßleitungen durch den Speicherinhalt ersetzt. Damit wird erreicht, daß eine Adresse, die am Adreßeingang der Speicheranordnung anliegt und die einen auszutauschenden Speicherbereich betrifft, in eine Adresse für einen redundanten Speicherbereich entsprechend der in dem Auswahlspeicher gespeicherten Information umadressiert wird.

Eine weitere Anwendungsmöglichkeit besteht in der wahlweisen Verkettung von Speicherbereichen, um zusammenhängend adressierbare Speicherbereiche, die physisch getrennt angeordnet sind, bereitzustellen.

In einer besonders zweckmäßigen Ausgestaltung der Erfindung ist vorgesehen, daß die Speicherauswahllogik einen Datenein-/ausgang aufweist, der mit dem Datenein-/ausgang der Speicherschaltungsanordnung verbunden ist.

Durch diese Lösung wird es möglich, die Speicherauswahllogik und hierin insbesondere den Auswahlspeicher zu programmieren, indem der Auswahlspeicher beispielsweise über die Steuerleitungen in einen beschreibbaren Zustand gebracht wird und damit Daten, die an dem Datenein-/ausgang anliegen, in den Auswahlspeicher eingeschrieben werden. Diese Daten beinhalten sodann die Konkordanzliste für die Adressen der auszutauschenden Bereiche. Damit wird es möglich, eine Programmierung der Speicherauswahllogik z.B. im Rahmen von Fertigungstests, bei der Systeminbetriebnahme oder bei Systemtests in der Nutzungsphase vorzunehmen.

In einer weiteren besonders günstigen Ausführung ist vorgesehen, daß der Auswahlspeicher aus einem nichtflüchtigen SRAM, einem sogenannten nvSRAM (non volatile SRAM) besteht. Eine Speicherauswahllogik mit einem nvSRAM zeichnet sich durch eine leichte Änderbarkeit des Dateninhalts, eine große Anzahl von Schreibzyklen und eine hohe Zugriffs- und Schaltgeschwindigkeit aus.

nvSRAM bestehen aus einem SRAM-Teil und einem EEPROM-Teil,

* wobei der EEPROM als nichtflüchtiger Schattenspeicher für den SRAM dient, so daß der Dateninhalt auch bei einer Spannungsunterbrechung erhalten bleibt.

In einer Variante der erfindungsgemäßen Speicherschaltungsanordnung ist vorgesehen, daß zwischen den Ein-/Ausgängen der Speicherschaltungsanordnung und dem Speicher und/oder zwischen der Speicherauswahllogik und dem Speicher eine Logikbaugruppe zwischengeschaltet ist.

Hierdurch wird es beispielsweise möglich, eine Synchronisierung der Daten-, Steuer- und/oder Adreßleitungen zu erreichen, wenn diese zum Teil direkt an dem Speicher und zum anderen Teil über die Speicherauswahlogik mit dem Speicher verbunden sind.

Eine weitere günstige Ausgestaltung der Erfindung sieht vor, daß der Speicher, die Speicherauswahllogik und gegebenenfalls Logikbaugruppen auf einem Halbleiterchip integriert sind, wodurch sich der Bauelementeaufwand zur Realisierung des Speichersystemes verringert.

Damit wird die Herstellung von Speicherchips mit relativ großen Abmessungen möglich, deren Funktion mit herkömmlichen Verfahren nur bedingt sichergestellt werden kann.

Eine weitere Möglichkeit einer erfindungsgemäßen Weiterbildung besteht darin, daß der Speicher, die Speicherauswahllogik und gegebenenfalls Logikbaugruppen Bestandteil einer PC Card sind.

Durch die Möglichkeit der Integration einer erfindungsgemäßen Schaltungsanordnung ist es möglich, PC Cards mit großem Speichervolumen bzw. hoher Funktionalität wirtschaftlich herzustellen.

Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. Die zugehörige Zeichnung zeigt eine Prinzipdarstellung einer erfindungsgemäßen Speicherschal-

• · &bgr; ■

tungs anordnung.

Wie in der Zeichnung dargestellt, ist dem Speicher 1 eine Speicherauswahllogik 2 vorgeschaltet, die die Ansteuerung für den Speicher 1 übernimmt. Die Speicherauswahllogik 2 wird durch einen nvSRAM realisiert, d.h. sie beinhaltet einen nicht näher dargestellten Auswahlspeicher, der als nvSRAM ausgeführt ist.

Der Speicher 1 ist in eine große Anzahl von Speichersegmenten

3 unterteilt, die wahlweise angesteuert werden können.

Die Speicherschaltungsanordnung weist einen Steuerein-/ausgang

4 auf, der einerseits mit dem Steuerein-/ausgang der Speicherauswahllogik 2 und damit mit dem Steuerein-/ausgang des nicht näher dargestellten Auswahlspeichers, d.h. des nvSRAM, und andererseits mit dem Steuerein-/ausgang des Speichers 1 verbunden ist.

0 Die Speicherauswahllogik 2 ist auch mit einem Datenein-/ausgang versehen. Der Datenein-/ausgang 6 weist eine Verbindung zu dem Datenein-/ausgang des Speichers 1 und zu dem Datenein-/ausgang der Speicherauswahllogik 2 auf. Diese Verbindung wird zur Programmierung des Auswahlspeichers genutzt. Hierzu wird der Auswahlspeicher über den Steuerein-/ausgang 4 zur Übernahme der Daten, die an dem Datenein-/ausgang 6 anliegen, angesteuert.

Weiterhin weist die erfindungsgemäße Schaltungsanordnung einen Adreßeingang 5 auf, der sich in die höherwertigen Adreßleitungen 5.1 und in die niederwertigeren Adreßleitungen 5.2 aufteilt. Die niederwertigen Adreßleitungen 5.2 werden direkt an den Adreßeingang des Speichers 1 geführt. Die höherwertigeren Adreßleitungen 5.1 liegen an dem Adreßeingang der Speicherauswahllogik 2 an.

Adressen von auszutauschenden Speicherbereichen 3 werden über die höherwertigen Adreßleitungen 5.1 festgestellt. Am Ausgang

der Speicherauswahllogik 2 werden über den Dateninhalt des Auswahlspeichers Daten erzeugt, die sodann zusammen mit dem Adressenteil der niederwertigen Adreßleitungen 5.2 zur Adressierung eines redundanten Speicherbereiches 3 in dem Speicher 1 genutzt werden.

Lippert, Rochow, Schmidt & Partner

Patentanwälte KrenkelstraSe 6

D-01309 Dresden

• *	* ·	07.	Ad/ad
8			Dezember 1995

Zentrum Mikroelektronik Dresden GmbH 01109 Dresden

Speicherschaltungsanordnung Bezugszeichenliste

1 Speicher

2 Speicherauswahllogik

3 Speicherbereich

4 Steuerein-/ausgang 20 5 Adreßeingang

5.1 höherwertige Adreßleitungen

5.2 niederwertige Adreßleitungen 6 Datenein-/ausgang

Claims

Speicherschaltungsanordnung

Ansprüche

Speicherschaltungsanordnung mit einem Speicher, der aus Speicherelementen oder -systemen besteht, der in Speicherbereiche aufgeteilt ist und der einen Datenein- und/oder -ausgang oder einen Datenein-/ausgang, einen Steuerein- und/oder -ausgang oder einen Steuerein-/ausgang und einen Adreßeingang aufweist, welcher separat oder in Kombination mit dem Datenein-/ausgang und/oder dem Steuerein-/ausgang ausgeführt ist, wobei diese Ein- oder Ausgänge jeweils aus einer oder mehreren Leitungen bestehen, dadurch
gekennzeichnet,

daß eine Speicherauswahllogik (2) vorgesehen ist, die einen nichtflüchtigen Auswahlspeicher beinhaltet und die zumindest einen Adreßeingang und einen Ausgang aufweist,

daß die Speicherauswahllogik (2) dem Speicher (1) derart vorgeschaltet ist, daß höchstens ein Teil der Adreßleitungen des Adreßeinganges des Speichers (1) nur mit dem Adreßeingang (5) der Speicherschaltungsanordnung verbunden ist und daß die Leitungen des Ausganges der Speicherauswahllogik (2) mit den Leitungen des Adreßeinganges des Speichers (1) verbunden sind, die nicht mit dem Adreßeingang (5) der Speicherschaltungsanordnung verbunden sind.

&iacgr;&ogr;
2. Speicherschaltungsanordnung nach Anspruch l,dadurc h gekennzeichnet, daß die Speicherauswahllogik (2) einen Steuerein-/ausgang aufweist.
3. Speicherschaltungsanordnung nach Anspruch 1 oder 2, d a durch gekennzeichnet, daß zumindest ein Teil der Steuerleitungen des Steuerein-/ausganges (4) der Speicherschaltungsanordnung sowohl mit dem Speicher (1) als auch mit der Speicherauswahllogik (2) verbunden ist.
4. Speicherschaltungsanordnung nach einem der Ansprüche 1 bis

3, dadurch gekennzeichnet, daß die Speicherauswahllogik (2) einen Datenein-/ausgang aufweist, der mit dem Datenein-/ausgang (6) der Speicherschaltungsanordnung verbunden ist.
5. Speicherschaltungsanordnung nach einem der Ansprüche 1 bis

4, dadurch gekennzeichnet, daß der Auswahlspeicher aus einem nvSRAM besteht.
6. Speicherschaltungsanordnung nach einem der Ansprüche 1 bis

5, dadurch gekennzeichnet, daß zwischen den Eingängen der Speicherschaltungsanordnung (4; 5;

6) und dem Speicher (1) und/oder zwischen der Speicherauswahllogik (2) und dem Speicher (1) eine Logikbaugruppe zwischengeschaltet ist.
7. Speicherschaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Speicher (1), die Speicherauswahllogik (2) und gegebenenfalls Logikbaugruppen auf einem Halbleiterchip integriert sind.
8. Speicherschaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Speicher (1), die Speicherauswahllogik (2) und gegebenenfalls Logikbaugruppen Bestandteil einer PC Card sind.