DE2912859A1 - IGFET for PROM in electronic telephone exchange - has its storage gate totally isolated on all sides and charged from control gate with different potential to that of substrate - Google Patents
IGFET for PROM in electronic telephone exchange - has its storage gate totally isolated on all sides and charged from control gate with different potential to that of substrateInfo
- Publication number
- DE2912859A1 DE2912859A1 DE19792912859 DE2912859A DE2912859A1 DE 2912859 A1 DE2912859 A1 DE 2912859A1 DE 19792912859 DE19792912859 DE 19792912859 DE 2912859 A DE2912859 A DE 2912859A DE 2912859 A1 DE2912859 A1 DE 2912859A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- control gate
- potential
- substrate
- fets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 37
- 230000015654 memory Effects 0.000 claims description 71
- 230000005855 radiation Effects 0.000 claims description 37
- 239000011159 matrix material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 4
- 230000005670 electromagnetic radiation Effects 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 239000002800 charge carrier Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 10
- 230000006399 behavior Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000244628 Ergates Species 0.000 description 1
- 241001676573 Minium Species 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- CJMJLDQKTOJACI-BGQAIRJTSA-N ergotamine d-tartrate Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O.C([C@H]1C(=O)N2CCC[C@H]2[C@]2(O)O[C@@](C(N21)=O)(C)NC(=O)[C@H]1CN([C@H]2C(C=3C=CC=C4NC=C(C=34)C2)=C1)C)C1=CC=CC=C1.C([C@H]1C(=O)N2CCC[C@H]2[C@]2(O)O[C@@](C(N21)=O)(C)NC(=O)[C@H]1CN([C@H]2C(C=3C=CC=C4NC=C(C=34)C2)=C1)C)C1=CC=CC=C1 CJMJLDQKTOJACI-BGQAIRJTSA-N 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
- H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
IG-FET mit schwebendem Speichergate und mit Steuergate.IG-FET with floating memory gate and control gate.
Die Erfindung betrifft einen speziellen Transistor, der fUr spezielle PROM-Bausteine eines elektronisch gesteuerten Fernsprech-Vermittlungssystems entwickelt wurde, der jedoch auch z.B. für sonstige PROM-Bausteine infrage kommt.The invention relates to a special transistor for special PROM building blocks of an electronically controlled telephone switching system developed which can also be used e.g. for other PROM modules.
Die Erfindung geht nämlich aus von einem IG-FET - mit einem allseitig von einem Isolator umgebenen und daher in elektrischer Hinsicht schwebenden Speichergate und - mit einem das Speichergate kapazitiv beeinflussenden, steuerbaren Steuergate, - bestimmt zur Aufladung des Speichergate mittels kurzwelliger elektromagnetischer Strahlung, wozu an das Steuergate ein vom Potential des Substrats abweichendes Potential gelegt wird und wozu die Strahlung zumindest dem Steuergate zugeleitet wird.The invention is based on an IG-FET - with one on all sides surrounded by an insulator and therefore electrically floating memory gate and - with a controllable control gate that has a capacitive influence on the storage gate, - intended for charging the storage gate by means of short-wave electromagnetic Radiation, for which purpose a potential deviating from the potential of the substrate to the control gate is placed and for which the radiation is at least fed to the control gate.
Ein solcher IG-FET - allerdings anscheinend mit einem Steuergatepotential, das während der Aufladung gleich dem Substratpotential ist - ist durch IBM, Techn. Discl.Such an IG-FET - but apparently with a control gate potential, which is equal to the substrate potential during charging - is by IBM, Techn. Disc.
Bull., 15 (Febr. 1973) Nr. 9, S. 2811 bekannt. Man kann das Speichergate eines solchen IG-FET auch durch eine solche Bestrahlung entladen, wenn man an die Source, den Drain und an das dort zusätzlich angebrachte, kapazitiv auf das Speichergate wirkende Steuergate gleichzeitig das Substratpotential legt, wie für sich bekannt ist.Bull., 15 (Feb. 1973) No. 9, p. 2811. You can use the storage gate such an IG-FET can also be discharged by such irradiation, if one goes to the Source, the drain and the additional capacitive attached to the memory gate acting control gate at the same time sets the substrate potential, as is known per se is.
Die Erfindung hat die Aufgabe, die Schnelligkeit undjoder Stärke der Aufladung zu vergrößern, wozu die Erfindung einen abweichenden geometrischen Aufbau des IG-FET im Vergleich zu dem genannten bekannten IG-FET wählt. Diese Aufladung ist übrigens auch dann anwendbar, wenn das Speichergate durch die sonstigen bekannten Verfahren nur sehr schlecht aufgeladen werden kann. Die Erfindung eignet sich nämlich z-.B. auch für IG-FETs mit so kurzem Kanalbereich, daß eine Aufladung des Speichergate durch Ausnutzung des Substrats-Drain-Avalanche-Durchbruches wegen der Kürze des Kanals und des dadurch bedingten Punch-through-Durchbruches erschwert ist. Die Erfindung gestattet auch, das Speichergate während des Anlegens besonders niedriger Substrat#Steuergate-Spannungen aufzuladen, also bei Spannungsamplituden, die an sich zu klein sind für die Aufladung z.B. mittels des Fowler-Nordheim-Tunneleffektes oder mittels der Kanalinjektion. Darüberhinaus gestattet die Erfindung vor allem auch, daS Speichergate beim selben IG-FET wahlweise positiv oder negativ mehr oder weniger stark aufzuladen, also die Einsatzspannung des IG-FET für den Einsatz des Kanalstroms wahlweise mehr oder weniger sowohl nach rechts als auch nach links längs der Spannungsachse des Steuergate-Substratspannung/Kanalstrom-Diagrammes zu verschieben..The invention has the task of increasing the speed and strength of the To increase charge, including the invention a different geometric structure of the IG-FET compared to the aforementioned known IG-FET. This charge is also applicable if the memory gate is through the other known Procedure can only be charged very poorly. Namely, the invention is suitable z-.B. also for IG-FETs with such a short channel range that a charging of the memory gate by utilizing the substrate drain avalanche breakthrough because of the shortness of the Channel and the resulting punch-through breakthrough is difficult. The invention also allows the memory gate to operate during the application of particularly low substrate # control gate voltages to be charged, i.e. at voltage amplitudes that are in themselves too small for charging e.g. by means of the Fowler-Nordheim tunnel effect or by means of sewer injection. In addition, the invention also allows the memory gate to be used in the same IG-FET can be charged either positively or negatively to a greater or lesser extent, i.e. the Inception voltage of the IG-FET for the use of the channel current, optionally more or less both to the right and to the left along the voltage axis of the control gate substrate voltage / channel current diagram to move ..
Die Erfindung geht also von dem obengenannten bekannten IG-FET aus. Die Aufgabe der Erfindung wird durch die im Kennzeichen des Patentanspruchs 1 angegebenen Maßnahme gelöst. Es werden also das Steuergate und, durch Fenster, das Speichergate gleichzeitig bestrahlt, während am Steuergate ein vom Substratpotenial abweichendes Potential liegt.The invention is therefore based on the above-mentioned known IG-FET. The object of the invention is specified in the characterizing part of claim 1 Measure solved. So there will be the control gate and, through windows, the storage gate irradiated at the same time, while at the control gate a different from the substrate potential Potential lies.
Eine besonders schnelle bzw. besonders starke Aufladung des Speichergate wird durch die im Kennzeichen des Patentanspruchsiangegebenen Maßnahmen erreicht, die insbesondere gemäß dem Kennzeichen des Patentanspruchs 3 erreichbar sind.A particularly fast or particularly strong charging of the storage gate is achieved by the measures specified in the identifier of the patent claim, which can be achieved in particular according to the characterizing part of claim 3.
Auch die im Kennzeichen des Patentanspruchs 4 angegebene Maßnahme fördert die Aufladung des Speichergate, vor allem wenn zusätzlich die im Kennzeichen des Patentanspruchs 5 angegebene Maßnahme durchgeführt wird. Dabei wird durch die im Kennzeichen des Patentanspruchs 5 angegebene Maßnahme das Speichergate bevorzugt durch Ladungen aufgeladen, die den Minoritätsträgern des Drain entsprechen.Also the measure specified in the characterizing part of claim 4 promotes the charging of the storage gate, especially if the license plate is also used of claim 5 specified measure is carried out. The The measure specified in the characterizing part of claim 5 prefers the memory gate charged by charges corresponding to the minority carriers of the drain.
Hingegen wird durch die im Kennzeichen des Pstentanspruchs 6 angegebne Maßnahme das Speichergate bevorzugt mit Ladungen aufgeladen, die den Majoritätsträgern des Drain entsprechen.On the other hand, is indicated by the characterizing part of the claim 6 Measure the storage gate preferably charged with charges that the majority carriers of the drain.
Eine sich an die Aufladung anschließende erneute Entladung des Speichergate ist in an sich bekannter Weise mittels verschiedener Effekte möglich, z.B. mittels der für sich bekannten Anwendung des Fowler-Nordheim-Tunneleffektes oder des Gate-Oberflächeneffektes, vgl. z.B. die DT-OS 25 05 816. Im Kennzeichen des Patentanspruchs 7 ist ein solches Verfahren zur nachträglichen, rein elektrischen Entladung des vorher aufgeladenen Speichergate angegeben, durch welches ein einem Programm entsprechendes Bit-Muster in eine Speichermatrix eingeschrieben werden kann, und zwar z.B. gemäß dem Kennzeichen des Patentanspruchs 8.A renewed discharge of the storage gate following the charging is possible in a manner known per se by means of various effects, e.g. by means of the known application of the Fowler-Nordheim tunnel effect or the gate surface effect, See e.g. DT-OS 25 05 816. The characterizing part of claim 7 is such Process for the subsequent, purely electrical discharge of the previously charged Memory gate indicated by which a bit pattern corresponding to a program can be written into a memory matrix, for example according to the identifier of claim 8.
Eine besonders rasche gezielte Aufladung einzelner IG-FETs einer Speichermatrix erreicht man durch die im Patentanspruch 9 angegebene Maßnahme, also z.B. mittels Sammellinsen oder dünnen W-Laserstrahlen.A particularly fast, targeted charging of individual IG-FETs in a memory matrix can be achieved by the measure specified in claim 9, for example by means of Converging lenses or thin UV laser beams.
Eine weitere Variante zum Einschreiben eines Programmes in ein aolche Speichermatrix ist im Patentenaspruch 10 angegeben. Diese Lösung ist hinsichtlich der anzuwendenden optischen Mittel besonders einfach und in einem einzigen Verfahrensschritt durchführbar.Another variant for enrolling a program in an aolche Memory matrix is specified in claim 10. This solution is concerning the optical means to be used are particularly simple and in a single process step feasible.
Die Erfindung und Weiterbildungen derselben werden anhand der Figuren näher beschrieben, wobei Fig. 1 ein Ausführungsbeispiel des IG-FET, Fig. 2 eine andere Schnittebene durch den in Fig. 1 gezeigten IG-FET und Fig. 3 eine Draufsicht des in Fig. 1 und 2 gezeigten IG-FET zeigen.The invention and further developments thereof are illustrated using the figures described in more detail, with Fig. 1 an embodiment of the IG-FET, Fig. 2 a Another sectional plane through the IG-FET shown in FIG. 1 and FIG. 3 is a plan view of the IG-FET shown in Figs.
Das in Fig. 1 gezeigte Ausführungsbeispiel enthält die Source S und den Drain D, die beide im Substrat Su angebracht sind. Uber dem Kanalbereich zwischen der Source S und dem Drain D befindet sich hier das allseitig ~von einem Isolator I umgebene und daher in elektrischer Hinsicht schwebende Speichergate G1. Uber dem Speichergate G1 ist das von außen galvanisch ansteuerbare Speichergate G2 angebracht, wobei das Steuergate G2 kapazitiv auf das Speichergate G1 wirkt. Die Strahlung, z.B. ultraviolette Strahlung, ist durch eine Schlangenlinie W mit Pfeilspitze angedeutet, Zur Aufladung des Speichergate Gl wird an das Steuergate G2 ein Potential gelegt, das vom Potential des Substrats Su abweicht. Aufgrund der Eigenkapazität zwischen dem Substrat Su und dem Speichergate G1 und zwischen dem Speichergate G1 und Steuergate G2, sowie aufgrund der sonstigen unvermeidlichen Eigenkapazitäten, z.B. zwischen der Source S und dem Speichergate Gl und zwischen dem Drain D und dem Speichergate G1, nimmt nach dem Anlegen des Steuergatepotentials das bisher entladene Speichergate G1 ein Potential an, das mehr oder weniger zwischen dem Potential des Substrats Su und dem Potential des Steuergate G2 liegt. Durch die Bestrahlung W, die auf das Steuergate G2 gerichtet ist, aber erfindungsgemäß durch das Fenster 3F des Steuergate G2 auch zusätzlich auf das Speichergate G1, werden Ladungen von der Oberfläche der bestrahlten Teile emittiert; auf solche Fenster wird später noch genauer eingegangen. Es werden also insbesondere Ladungen von der Oberfläche des Steuergate G2 und des Speichergate G1 emittiert. Hierbei findet eine Aufladung des Speichergate G1 insbesondere über die Ränder des Steuergate G2 statt, wobei diese Aufladung mittels der kurzwelligen elektromagnetischen Strahlung UV bewirkt wurde. Diese wachsende Aufladung während der Strahlung W wird nach und nach das Potential des Speichergate G1 beeinflussen, nämlich eine mehr oder weniger ausgeprägte Angleichung bzw. Annäherung des Potentials des Speichergate G1 an das Potential des Steuergate G2 bewirken. Sobald das während der Aufladung an das Steuergate G2 gelegte Potential wieder entfernt wird und die Strahlung W abgeschaltet wird, liegt also eine bleibende Aufladung auf dem Speichergate Cl. Diese Aufladung wirkt kapazitiv auf den Kanalbereich zwischen der Source S und dem Drain D, und zwar, je nach der Polarität der im Speichergate G1 gespeicherten Ladung, entweder tendenzmäßig sperrend oder leitend auf diesen Kanalbereich. Man kann also durch die Aufladung des Speichergate G7 mittels der Strahlung W den Einsatzpunkt des Source-Drain-Stromes im Kanalbereich sowohl zu positiven Werten als auch zu negativen Werten verschieben, je nachdem welche Ladungen auf dem Speichergate Cl gespeichert wurden.The embodiment shown in Fig. 1 includes the source S and the drain D, both of which are mounted in the substrate Su. Above the canal area between the source S and the drain D are located here on all sides by an insulator I surrounded and therefore electrically floating memory gate G1. Above that Storage gate G1, the storage gate G2, which can be galvanically controlled from the outside, is attached, wherein the control gate G2 acts capacitively on the memory gate G1. The radiation e.g. ultraviolet radiation, is indicated by a serpentine line W with an arrowhead, To charge the storage gate Gl, a potential is applied to the control gate G2, which deviates from the potential of the substrate Su. Due to the self-capacitance between the substrate Su and the memory gate G1 and between the memory gate G1 and control gate G2, as well as due to the other unavoidable own capacities, e.g. between the Source S and the memory gate Gl and between the drain D and the memory gate G1, takes after the application of the control gate potential so far discharged memory gate G1 to a potential which is more or less between the potential of the substrate Su and the potential of the control gate G2. By the irradiation W, which is directed towards the control gate G2, but according to the invention through the window 3F of the control gate G2 also to the memory gate G1, charges from emitted from the surface of the irradiated parts; such windows will be discussed later received in more detail. So there are in particular charges from the surface of the Control gate G2 and the memory gate G1 emitted. The Memory gate G1 held in particular over the edges of the control gate G2, this Charging was effected by means of the short-wave electromagnetic radiation UV. This increasing charge during the radiation W gradually becomes the potential of the memory gate G1, namely a more or less pronounced alignment or approach of the potential of the memory gate G1 to the potential of the control gate G2 cause. As soon as the potential applied to the control gate G2 during charging is removed again and the radiation W is switched off, so there is a permanent one Charging on the storage gate Cl. This charge has a capacitive effect on the duct area between the source S and the drain D, depending on the polarity of that in the memory gate G1 stored charge, either with a tendency to block or conduct on this Canal area. So by charging the storage gate G7 using the Radiation W both to the starting point of the source-drain current in the channel area Shift positive values as well as negative values, depending on which charges were saved on the storage gate Cl.
Die Strahlung W bewirkt unter den gegebenen Potentialverhältnissen während der Bestrahlung grundsätzlich zwei verschiedene Umladungsvorgänge, die sich gegenseitig überlagern. Durch die Strahlung W werden nämlich Löcher oder Elektronen aus dem Steuergate G2 einerseits sowie Elektronen oder Löcher aus dem Speichergate Cl andererseits emittiert, wobei diese emittierten Ladungen durch den Isolator I fließen. Die freien Elektronen neigen dazu, zu an positiverem Potential liegenden Teilen, im Vergleich zur emittierenden Oberfläche, zu fließen.The radiation W causes under the given potential conditions During the irradiation there are basically two different recharging processes that occur overlay each other. This is because the radiation W creates holes or electrons from the control gate G2 on the one hand and electrons or holes from the memory gate Cl on the other hand, these emitted charges through the insulator I. flow. The free electrons tend to have a more positive potential Divide, compared to the emitting surface, to flow.
Ähnlich neigen die emittierten Löcher, zu an negativeren Potentialen liegenden Teilen zu fließen. Daher überlagert sich im allgemeinen dem Löcherfluß, z.B. vom Speichergate Cl zum Steuergate G2, ein Elektronenfluß, z.B. vom Steuergate G2 zum Speichergate G1, und durch dieses Fließen wird letzten Endes die Aufladung des Speichergate G7 auf ein dem Steuergatepotential ähnliches Potential bewirkt.Similarly, the emitted holes tend to have more negative potentials lying parts to flow. Therefore, in general, the flow of holes is superimposed, e.g. from the memory gate Cl to the control gate G2, an electron flow, e.g. from the control gate G2 to storage gate G1, and it is through this flow that the charge ultimately becomes of the memory gate G7 to a potential similar to the control gate potential.
Die Stärke und die Schnelligkeit der Aufladung hängen von verschiedenen Faktoren#'z.B. von der Dauer und der Intensität der Strahlung UV, sowie von der Potentialdifferenz zwischen dem Speichergate G1 und dem Steuergate G2 bei Beginn der Aufladung. Die Aufladung hängt, wie schon erläutert, außerdem ab z.B. von der Eigenkapazität zwischen dem Speichergate G1 und dem Steuergate G2. Außerdem hängt die Stärke und Schnelligkeit der Aufladung auch vom Spektrum der verwendeten Strahlung UV ab, da bekanntlich die Zahl der emittierten Elektronen bzw. Löcher von der Energie der Lichtquanten abhängt.The strength and speed of charging depend on various Factors # 'e.g. of the duration and intensity of the UV radiation, as well as of the Potential difference between the memory gate G1 and the control gate G2 at the beginning of charging. As already explained, the charge also depends on, for example, the Self-capacitance between the memory gate G1 and the control gate G2. Also depends the strength and speed of the charge also from the spectrum of the radiation used UV from, as is well known, the number of emitted electrons or holes depends on the energy which depends on the light quanta.
Vor allem hat aber auch die gewählte Geometrie, d.h. die spezielle Wahl der Formen und Abmessungen des IG-FET, Einfluß auf die Stärke und Schnelligkeit der Atfladung. Eine besonders starke und schnelle Aufladung erreicht man insbesondere dadurch, daß das über dem Speichergate Cl liegen- de Steuergate G2 mindestens ein Fenster BF aufweist, durch das hindurch die Strahlung W zum darunterliegenden Speichergate G1 gelangt. Falls das Steuergate G2 solche Fenster BF enthält, ist die Zahl der durch den Isolator I zwischen den beiden Gates Cl, G2 ausgetauschten Ladungen während der Strahlung UV besonders groß, vor allem wenn die Länge der Kante groß ist, über die die vom Steuergate C2 emittierten Ladungen zum Speichergate G1 fließen, - also wenn der Umfang des Fensters BF besonders groß ist. Außerdem bewirkt die in der Nähe dieser Kante durch das Fenster BF auf das Speichergate Cl gerichtete Strahlung UV, daß aus dem Speichergate G1 ein besonders intensiver Ladungsstrom von Ladungen entgegengesetzter Polarität zum Steuergate G2 fließen kann. Solche Fenster BF fördern also die Aufladung.Above all, it also has the chosen geometry, i.e. the special Choice of the shapes and dimensions of the IG-FET, influence on the strength and speed the charge. A particularly strong and fast charge is achieved in particular in that the lie above the memory gate Cl- de control gate G2 has at least one window BF through which the radiation W to the underlying Storage gate G1 arrives. If the control gate G2 contains such windows BF, is the number of exchanged by the insulator I between the two gates Cl, G2 Charges during UV radiation are particularly large, especially when the length of the edge is large, via which the charges emitted from the control gate C2 to the memory gate G1 flow, - that is, if the scope of the window BF is particularly large. Also causes which is directed in the vicinity of this edge through the window BF onto the memory gate C1 Radiation UV that from the storage gate G1 a particularly intense charge current of charges of opposite polarity can flow to the control gate G2. Such Windows BF therefore promote charging.
Darüberhinaus wird durch die Anbringung solcher Fenster BF die Eigenkapazität zwischen dem Steuergate G2 und dem Speichergate Cl vermindert, so daß bei Beginn der Strahlung W eine größere Potentialdifferenz zwischen dem Speichergate G1- und Steuergate G2 liegt, alswenn kein solches Fenster BF im Steuergate G2 angebracht wäre. Solche Fenster BF fördern also die Aufladung nicht nur, weil wegen der großen Länge des Umfangs der Fenster BF die obengenannten Aufladeströme besonders stark sind und daher intensiv wirken können, sondern darüberhinaus, weil durch die Verminderung der Eigenkapazität zwischen den beiden Gates die Potentialdifferenz zwischen den Gates Cl, G2 bei Beginn der Bestrahlung W besonders groß ist.In addition, by attaching such windows BF, the self-capacitance between the control gate G2 and the memory gate Cl decreased, so that at the beginning of the radiation W has a greater potential difference between the memory gate G1 and Control gate G2 is as if no such window BF is attached in control gate G2 were. Such windows BF therefore not only promote charging because of the large size Length of the circumference of the window BF the above charging currents particularly strong are and can therefore have an intense effect, but also because of the reduction the self-capacitance between the two gates is the potential difference between the Gates Cl, G2 at the beginning of the irradiation W is particularly large.
Für manche Anwendungen des IG-FET ist es günstig, eine vergrößere Eigenkapazität zwischen den beiden Gates G1, G2 anzubringen, vgl. z.B. die DT-OS 24 45 091. Hierzu kann der IG-FET seitlich vom Kanal am Speichergate G1 und am Steuergate G2 sich gegenseitig überlappende Fortsätze aufweisen, vgl. Fig. 2 der vorliegenden Schrift, die durch Dickoxid I vom Substrat getrennt sind. In der in Fig. 3 gezeigten Draufsicht desselben IG-FET liegt also die auch in Fig. 2 gezeigte Flanke F1 des Kanalbereiches zwischen dem Kanalbereich und den Fortsätzen der Gates Cl, G2. Auch in diesem Fall kann man im oberen, also im vom Substrat entfernteren Fortsatz, das im gezeigten Beispiel mit dem Steuergate G2 verbunden ist, mindestens ein Fenster Bf anbringen, durch das hindurch auch in diesem Bereich das Speichergate C1 bzw. dessen Fortsatz von der Strahlung W bestrahlt wird. Solche Fenster Bf im oberen Fortsatz fördern also die Aufladung des Speichergate G1 wegen der großen Fläche bzw. Kantenlänge bzw. Umfang des oder der Fenster Bf, also den Ladungsaustausch zwischen den beiden Gates G1, G2 selbst bei relativ großer Eigankapazität zwischen den beiden Gates G1, G2.For some applications of the IG-FET it is beneficial to use a larger one To attach self-capacitance between the two gates G1, G2, see e.g. the DT-OS 24 45 091. For this purpose, the IG-FET can be connected to the side of the channel on the memory gate G1 and on the control gate G2 have mutually overlapping extensions, see Fig. 2 of the present Writing that through Thick oxide I are separated from the substrate. In the The plan view of the same IG-FET shown in FIG. 3 is therefore that also shown in FIG Flank F1 of the channel area between the channel area and the extensions of the gates Cl, G2. In this case, too, one can use the upper one, i.e. the one further away from the substrate Extension, which is connected to the control gate G2 in the example shown, at least Attach a window Bf through which the memory gate also in this area C1 or its extension is irradiated by the radiation W. Such windows Bf im So the upper extension promote the charging of the storage gate G1 because of the large Area or edge length or circumference of the window or windows Bf, ie the charge exchange between the two gates G1, G2 even with a relatively large internal capacity between the two gates G1, G2.
Dabei steht es dem Benutzer des IG-FET völlig frei,ob er das Speichergate G1 des betreffenden gegebenen IG-FET positiv oder negativ aufladen will. Will er das Speichergate positiv aufladen, dann hat er während der Strahlung W positives Potential an das Steuergate G2 im Vergleich mit dem Potential des Substrats Su zu legen.The user of the IG-FET is completely free to decide whether to use the memory gate G1 of the given IG-FET in question wants to charge positively or negatively. Will he charge the memory gate positively, then it has W positive during the radiation Potential to the control gate G2 in comparison with the potential of the substrate Su increases place.
Will der Benutzer hingegen negative Ladungen im Speichergate G1 speichern, dann hat er während der Strahlung W negatives Potential an das Steuergate G2 im Vergleich mit dem Potential des Substrats Su zu legen. Der Benutzer hat es also frei in seiner Wahl, das Speichergate G1 des gegebenen IG-FET beliebig positiv oder negativ aufzuladen.If, on the other hand, the user wants to store negative charges in the storage gate G1, then he has a negative potential at the control gate G2 during the radiation W Compare with the potential of the substrate Su to lay. So the user has it freely in its choice, the memory gate G1 of the given IG-FET arbitrarily positive or to charge negatively.
Der Benützer hat auch die freie Wahl, das Speichergate mehr oder weniger stark mit der gewünschten Polarität aufzuladen, indem er z.B. die Dauer und/oder Intensität der Strahlung W, und/oder die Größe der während der Strahlung W angelegten Spannung zwischen Steuergate G2 und Substrat Su nach Bedarf variiert bzw. wählt. Der Benutzer hat also auch die freie Wahl, die Stärke der Verschiebung des Einsatzpunktes des Kanalstromes, also nicht nur die Richtung der Verschiebung des Einsatzpunktes des Hanalstromefi, zu wählen.The user is also free to choose the storage gate more or less strongly with the desired polarity, e.g. by changing the duration and / or Intensity of the radiation W, and / or the size of the applied during the radiation W Voltage between control gate G2 and substrate Su varies as needed or chooses. The user is also free to choose the strength of the shift the starting point of the channel current, i.e. not just the direction of the shift of the starting point of the Hanalstromefi.
Es wurde bereits auf die Einflüsse der Eigenkapazitäten hingewiesen. Wenn einerseits bei Beginn der Strahlung UV an der Source S und an dem Drain D das gleiche oder zumindest ein angenähert gleiches Potential wie am Substrat Su liegt, wenn also z.B. an der Source S und an dem Drain D jeweils 0 Volt und am Substrat Su ebenfalls 0 Volt oder auch evtl. -5 Volt liegt, wenn andererseits bei Beginn der Strahlung W am Steuergate G2 ein davon erheblich abweichendes Potential, z.B. betragsmäßig 35 Volt (wahlweise positiv oder negativ) liegt , dann ist das vor der Strahlung W oder bei Beginn der Strahlung UV am Speichergate G1 liegende Potential deutlich verschieden vom Potential des Steuergate C2. Umso unterschiedlicher bei Beginn der Strahlung W die Potentiale an den beiden Gates G1, G2 sind, umso schneller und umso stärker ist die anschließende Aufladung des Speichergate G1. Eine sehr hohe Eigenkapazität zwischen dem Speichergate G7 und dem Steuergate G2, vgl. DT-OS 24 45 091, vermindert also die Stärke und Schnelligkeit der Aufladung - was allerdings oft erwünscht ist, z.B. wenn man das Speichergate G1 nur wenig, z.B. um genau 1,05 Volt, aufladen will, was eine ausreichend langsame, laufend genau überprüft Aufladung erfordert - die Uberprüfung besteht z.B. in einer kurzen Unterbrechung der Aufladung und Messung der erreichten Kennlinien.The influences of own capacities have already been pointed out. If on the one hand at the beginning of the radiation UV at the source S and at the drain D the the same or at least approximately the same potential as on the substrate Su, if for example 0 volts at the source S and at the drain D and 0 volts at the substrate Su is also 0 volts or possibly -5 volts, if on the other hand at the beginning the radiation W at the control gate G2 has a significantly different potential, e.g. 35 volts (optionally positive or negative), then that is before the Radiation W or at the beginning of the radiation UV at the memory gate G1 potential clearly different from the potential of the control gate C2. All the more different at Beginning of the radiation W the potentials at the two gates G1, G2 are, the faster and the greater the subsequent charging of the storage gate G1. A very high self-capacitance between the memory gate G7 and the control gate G2, see DT-OS 24 45 091, so reduces the strength and speed of the charge - which, however is often desirable, e.g. if the memory gate G1 is only slightly, e.g. by exactly 1.05 Volt, wants to charge, which is a sufficiently slow, continuously checked charge requires - the check consists, for example, of a brief interruption in charging and measurement of the achieved characteristics.
Es ist oft empfehlenswert, an das Substrat Su zumindest angenähert gleiches Potential wie an die Source S und den Drain D zu legen, wenn man mittels der Eigenkapazitäten bei Beginn der Strahlung W eine möglichst große Potentialdifferenz zwischen dem Speichergate G1 und dem Steu- ergate G2 erreichen will, um bei Bedarf eine rasche und/oder starke Aufladung zu erreichen. Vor allem dann, wenn die Aufladung eine solche Verschiebung des Einsatzpunktes bewirken soll, daß der Kanalstrom begünstigt ist, wenn also eine positive Aufladung für einen n-Kanal-FET oder eine negative Aufladung bei einem p-Kanal-FET angestrebt wird, dann ist für die Aufladung während der Strahlung W ein Potential an das Steuergate G2 zu legen, das den Kanalbereich in seinen leitenden Zustand steuert.It is often advisable to at least approximate the substrate Su to apply the same potential as to the source S and the drain D when using the internal capacities at the beginning of the radiation W have a potential difference that is as large as possible between the memory gate G1 and the control reach ergate G2 wants to achieve a quick and / or strong charge if necessary. Above all then, if the charge is to cause such a shift in the point of use, that the channel current is favored, so if a positive charge for an n-channel FET or a negative charge is sought in a p-channel FET, then is for the charging during the radiation W to apply a potential to the control gate G2, which controls the channel area in its conductive state.
Um bei Beginn der Strahlung W eine möglichst große Potentialdifferenz zwischen den beiden Gates G1/G2 zu arreichen, ist es in diesem Fall also besonders ratsam, während der Strahlung W an der Source S und an dem Drain D ein zumindest angenähert gleiches Potential wie am Substrat Su zu wählen, und zwar in Anbetracht der obengenannten Eigenkapazitäten.In order to have as large a potential difference as possible at the beginning of the radiation W To reach between the two gates G1 / G2, it is special in this case advisable to at least one at the source S and at the drain D during the radiation W to choose approximately the same potential as on the substrate Su, taking into account the above-mentioned own capacities.
Dadurch, daß man wahlweise beim gleichen IG-FET das Speichergate positiv oder negativ, und zwar mit wählbarer Stärke, aufladen kann, kann man also durch die Aufladung ein Betriebsverhalten des IG-FET erreichen, das wahlweise entweder dem Betriebsverhalten eines mit Minoritätsträgern des Drain aufgeladenew SAMOS-FET, oder dem entgegengesetzten Betriebsverhalten eines mit Majoritätsträgern des Drain aufgeladenen IG-FET entspricht, vgl. z.B.By optionally having the memory gate positive with the same IG-FET or negatively, with a selectable strength, you can get through the charging can achieve an operating behavior of the IG-FET that either the operating behavior of a SAMOS-FET charged with minority carriers of the drain, or the opposite performance of one with majority carriers of the drain charged IG-FET, see e.g.
das Betriebsverhalten der IG-FETs mit Speichergate in der US-PS 3 728 605 und LU-PS 72 605. Man hat dazu bei der Erfindung an das Steuergate G2 demnach entweder ein Potential zu legen, das den Kanalbereich während der Aufladung in seinen leitenden Zustand steuert, um ein dem SAMOS-FET entsprechendes Verhalten zu erreichen - oder man hat an das Steuergate ein Potential zu legen, das den Kanalbereich während der Aufladung in seinen stark sperrenden Zustand steuert, um das entgegengesetzte Verhalten zu erhalten.the operating behavior of the IG-FETs with memory gate in US-PS 3 728 605 and LU-PS 72 605. For this purpose, the control gate G2 has to be connected to the invention either to put a potential that the channel area during the charging in his controls conductive state in order to achieve a behavior corresponding to the SAMOS-FET - Or you have to apply a potential to the control gate that the channel area during the charge in its strongly locking state controls to the opposite Behavior.
Falls der IG-FET mehrfach vorhanden ist und diese IG-FETs eine Speichermatrix bilden, werden die Speichergates aller entsprechend angesteuerter IG-FETs weitgehend gleichmäßig aufladbar. In die so aufgeladenen IG-FETs der-Speichermatrix kann ein Programm eingeschrieben werden , indem, in dem Programm entsprechender Weise, die aufgeladenen Speichergates einzelner ausgewählter IG-FETs nachträglich wieder entladen werden. Zu dieser Entladung kann man verschiedene Effekte anwenden, z.3.If the IG-FET is present several times and these IG-FETs are a memory matrix form, the memory gates of all accordingly controlled IG-FETs are largely evenly chargeable. A Program can be enrolled by, in a manner appropriate to the program, the charged storage gates of individual selected IG-FETs are subsequently discharged again will. Various effects can be applied to this discharge, e.g. 3.
den Fowler-Nordheim-Tunneleffekt und den Gateoberflächeneffekt, vgl. z.B. die DT-OS 25 05 816. Hierzu werden, nach der Aufladung der Speichergates aller dieser IG-FETs, zur gezielten Entladung der Speichergates einzelner der IG-FETs in für sich bekannter Weise gezielt den Drains bzw. Steuergates bzw. Sourcen bzw. Substrats der zu entladenden IG-FETs die nötigen Entladepotentin1e zugeleitet.the Fowler-Nordheim tunnel effect and the gate surface effect, cf. E.g. the DT-OS 25 05 816. For this purpose, after the storage gates have been charged, all of these IG-FETs, for the targeted discharge of the storage gates of individual IG-FETs in a manner known per se, specifically the drains or control gates or sources or Substrate of the IG-FETs to be discharged is supplied with the necessary discharge potentials.
Insbesondere wenn der IG-FET einen n-Kanal aufweist, vor allem falls dieser einen besonders kurzen n-Kanal aufweist von z.B. nur 1 bis 3 /um Länge, kann man die Entladung in für sich bekannter Weise oft auch mittels der Kanalinjektion durchführen, indem gezielt an die Drains der zu entladenden IG-FETs bei leitendem Kanal zwischen der Source und dem Drain, ein hohes den Kanalstrom ausreichend verstärkendesxCirc. SC7, Nr. 5. Okt. 1972, Seite 369 bis Seite 375, insb. Fig. 7, ferner LU-PS 72 605.Especially if the IG-FET has an n-channel, especially if this has a particularly short n-channel of, for example, only 1 to 3 / µm in length the discharge is often also carried out in a manner known per se by means of channel injection perform by targeting the drains of the IG-FETs to be discharged when conducting Channel between the source and drain, a high xCirc sufficiently amplifying the channel current. SC7, No. 5 Oct. 1972, page 369 to page 375, especially Fig. 7, also LU-PS 72 605.
Durch die Anwendung der Kanalinjektion können dann nämlich die vorher auf dem Speichergate G1 gespeicherten Ladungen kompensiert werden. Die Kanalinjektion hat insbesondere den Vorteil, daß sie relativ rasch, mit Hilfe von Spannungen zwischen Source S und Drain D, erreicht werden kann. X>die Kanalladungaträger aufheizendesPotential gelegt wird, vgl. Zq3qIEEE J.Sol.St.By using the canal injection, the previously charges stored on the storage gate G1 are compensated. The canal injection has the particular advantage that it is relatively quick, with the help of tensions between Source S and Drain D, can be achieved. X> Potential heating up the channel charge carrier is laid, see Zq3qIEEE J.Sol.St.
Durch eine solche nachträgliche gezielte Entladung einzelner der IG-FETs der Speichermatrix ist also ein dem Programm entsprechendes Bit-Muster in der Speichermatrix einspeicherbar, wobei die weiterhin aufgeladenen Speichergates G1 z.B. einen leitenden Kanal aufweisen.Through such a subsequent targeted discharge of individual IG-FETs the memory matrix is therefore a bit pattern in the memory matrix that corresponds to the program storable, the still charged storage gates G1 e.g. Have channel.
Damit eine solche Speichermatrix mit leitenden Kanälen der IG-FETs, d# ein aufgeladenes Speichergate enthalten, zuverlässig betreibbar ist, empfiehlt es sich, in jeder Speicherzelle der Speichermatrix in Reihe zum IG-FET jeweils einen eigenen Zellenschalter einzufügen, wie es für sich -z.B. durch die US-PS 3 744 036, Fig. 2 und durch Solid State Electronics 17 (1974) 517-529, insbesondere Fig. 21, sowie z.B. durch DT-OS 24 45 077 bereits bekannt ist, vgl. auch die US-PS 5 728 695 und die DT-OS 27 44 114. Diese erfindungsgemäß betriebene, insbesondere durch Bestrahlung vorbereitete Speichermatrix hat also in elektrischer Hinsicht im allgemeinen ein ähnliches Verhalten wie IG-FETs, deren Speichergates mittels Avalancheeffekt aufgeladen wurden.So that such a memory matrix with conductive channels of the IG-FETs, d # contain a charged storage gate and can be operated reliably there is one in each memory cell of the memory matrix in series with the IG-FET insert your own cell switch, as it is for itself -e.g. U.S. Patent No. 3,744,036, Fig. 2 and by Solid State Electronics 17 (1974) 517-529, in particular Fig. 21, as well as is already known e.g. from DT-OS 24 45 077, see also US-PS 5 728 695 and DT-OS 27 44 114. This operated according to the invention, in particular by Irradiation-prepared memory matrix has therefore in general from an electrical point of view behavior similar to IG-FETs, whose memory gates use the avalanche effect have been charged.
In eine solche Speichermatrix mit erfindungsgemäßen IG-FETs kann man aber auch mittels anderer Verfahren ein Programm einschreiben: Man kann die Strahlung punktuell nur einzelnen der IG-FETs zuleiten, wodurch nur die Speichergates der betreffenden bestrahlten IG-FETs aufgeladen werden. Die punktuelle Bestrahlung kann man z.B. mittels einer optischen Sammellinse erzeugen und dadurch gleichzeitig eine erhöhte örtliche Strahlungsintensität erreichen,oder mittels eines gerichteten1 von Haus aus sehr dünnen Lichtstrahles, z.B.In such a memory matrix with IG-FETs according to the invention one can But you can also write a program using other methods: You can do the radiation selectively only feed individual IG-FETs, which means that only the memory gates of the irradiated IG-FETs concerned. The punctual irradiation can can be generated e.g. by means of an optical converging lens and thereby at the same time a Achieve increased local radiation intensity, or by means of a directed1 inherently very thin light beam, e.g.
auch W-Lase rstrahles. Das Einschreiben erfordert dann nur diesen einzigen Verfahrensschritt.also W laser beam. Registered mail then only requires this single process step.
Man kann statt dessen aber auch die Strahlung gleichmäßig auf alle IG-FETs der Speichermatrix richten, an dic aufzuladenden IG-FETs die oben vorgeschriebenen Potentiale legen, und gleichzeitig an die übrigen, nicht aufzuladenden IG-FETs dieser Speichermatrix jeweils ein Sourcepotential, Drainpotential und Steuergatepotential legen, das sich nicht oder nur recht wenig vom Substratpotential unterscheidet. Auch hier handelt es sich um einen einzigen Verfahrensschritt zum Einschreiben des Programmes, wobei keine Mittel zur punktuellen Bündelung der Strahlung nötig sind.Instead of this, however, you can also apply the radiation evenly to all of them Direct IG-FETs of the memory matrix, the IG-FETs to be charged as prescribed above Apply potentials, and at the same time to the other IG-FETs that are not to be charged Storage matrix each have a source potential, drain potential and control gate potential place that does not differ or only slightly differs from the substrate potential. Here, too, is a single step in the process for registering the Program, whereby no means for the selective focusing of the radiation are necessary.
In Fig. 3 ist eine Draufsicht des in den Figuren 1 und 2 gezeigten IG-FET-Beispiels gezeigt. In Fig. 3 ist angedeutet, daß bei einer Weiterbildung seitlich vom Steuergate G2, über dem Substrat Su und über dem Drain D und der Source S, im Bereich des IG-FET, ein zumindest weitgehend lichtundurchlässiger Schirm Sch angebracht werden kant- an den z.B. auch das Steuergatepotential gelegt werden kann, weil es selber ebenfalls durch die Strahlung UV Ladungen emittieren kann. Dieser Schirm Sch verhindert, daß die Strahlung W Ladungen aus dem Substrat Su und/oder dem Drain D und/oder der Source S emittiert - diese dort emittierten Ladungen würden nämlich den Einfluß des Potentials des Steuergate G2 auf die Aufladung des Speichergate G1 vermindern. Durch die Anbringung des Schirms Sch, der eine Abschattung des Substrats Su bzw. des Drain D bzw.3 is a top plan view of that shown in FIGS IG-FET example shown. In Fig. 3 it is indicated that in a further development to the side of the control gate G2, above the substrate Su and above the drain D and the source S, in the area of the IG-FET, an at least largely opaque screen Sch be attached edge to which e.g. the control gate potential can be placed, because it itself can also emit UV charges through radiation. This Screen Sch prevents the radiation from causing charges from the substrate Su and / or W the drain D and / or the source S emitted - these charges would be emitted there namely, the influence of the potential of the control gate G2 on the charging of the memory gate Decrease G1. By attaching the screen Sch, which shadows the substrate Su or the drain D or
der Source S im Bereich des IG-FET bewirkt, kann also die Aufladung des Speichergate G1 durch entsprechende Wahl der Potentiale des Steuergate G2 stärker beeinflußt werden als ohne Anbringung eines solchen Schirms Sch. In Fig. 1 ist dieser Schirm Sch gestrichelt und schraffiert ebenfalls angedeutet, der alle Bereiche seitlich vom Steuergate G2 abschattet, aber das Steuergate G2, einschließlich dessen Fenster BF/Bf und der durch diese Fenster BF/Bf bestrahlbaren Teile des Speichergate G1, für die Strahlung UV frei zugänglich läßt. Uber diesem Schirm Sch, der z.B. aus Alu- minium oder aus polikristalinem Silizium bestehen kann, kann ein Schutzisolator SI angebracht sein, der ebenfalls in Fig. 1 angedeutet ist.the source S in the area of the IG-FET causes the charging of the memory gate G1 by a corresponding choice of the potentials of the control gate G2 stronger are affected than without the attachment of such a screen Sch. In Fig. 1 this is Screen Sch also indicated by dashed and hatched lines, of all areas on the side from the control gate G2, but the control gate G2, including its window BF / Bf and the parts of the storage gate G1 that can be irradiated through these windows BF / Bf, leaves freely accessible to the UV radiation. Above this screen Sch, which e.g. Aluminum can consist of minium or polikristalinem silicon, can a protective insulator SI, which is also indicated in FIG. 1, can be attached.
Zur Herstellung des Schirmes Sch kann man nach Anbringung und Formung des Steuergate G2, sowie nach Anbringung des Drain D und der Source S, sowie nach Anbringung einer ersten isolierenden Schutzschicht über dem Steuergate G2, eine lichtundurchlässige Schicht, z.B. aus Silizium, über allen bisher hergestellten Teilen des IG-FET anbringen. Danach kann man die lichtundurchlässite Schicht teilweise, nämlich über dem Steuergate G2, wieder wegätzen, so daß der eichtundurchlässige Schirm Sch seitlich vom Steuergate,bei Bedarf mehr oder weniger sich mit dem Steuergate G2 überlappend, zurückbleibt. Anschließend kann man über allen bisher hergestellten Teilen des IG-FET , also einschließlich dem nun bereits geformten Schirm Sch, eine weitere isolierende Schutzschicht SI, z.B. aus Siliziumdioxid, anbringen.For the production of the screen Sch one can after attaching and shaping of the control gate G2, as well as after attaching the drain D and the source S, and after Applying a first insulating protective layer over the control gate G2, a opaque layer, e.g. made of silicon, over all previously manufactured Attach parts of the IG-FET. Then you can partially remove the opaque layer, namely over the control gate G2, etch away again, so that the impermeable Screen Sch to the side of the control gate, if necessary more or less with the control gate G2 overlapping, remains. Then you can go over all previously produced Parts of the IG-FET, including the now already formed shield Sch, a Apply another insulating protective layer SI, e.g. made of silicon dioxide.
10 Patentansprüche 5 Figuren Leerseite10 claims 5 figures Blank page
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19792912859 DE2912859A1 (en) | 1979-03-30 | 1979-03-30 | IGFET for PROM in electronic telephone exchange - has its storage gate totally isolated on all sides and charged from control gate with different potential to that of substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19792912859 DE2912859A1 (en) | 1979-03-30 | 1979-03-30 | IGFET for PROM in electronic telephone exchange - has its storage gate totally isolated on all sides and charged from control gate with different potential to that of substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2912859A1 true DE2912859A1 (en) | 1980-10-09 |
Family
ID=6067015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19792912859 Withdrawn DE2912859A1 (en) | 1979-03-30 | 1979-03-30 | IGFET for PROM in electronic telephone exchange - has its storage gate totally isolated on all sides and charged from control gate with different potential to that of substrate |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2912859A1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0108650A2 (en) * | 1982-11-09 | 1984-05-16 | Zytrex Corporation | Programmable MOS transistor |
| EP0158588A2 (en) * | 1984-04-10 | 1985-10-16 | Hahn-Meitner-Institut Berlin Gesellschaft mit beschränkter Haftung | MOS dosimeter and method of manufacturing the same |
| US4893273A (en) * | 1985-03-28 | 1990-01-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device for storing image data |
| US6437398B2 (en) | 2000-05-01 | 2002-08-20 | Koninklijke Philips Electronics, N.V. | One-time UV-programmable non-volatile semiconductor memory and method of programming such a semiconductor memory |
-
1979
- 1979-03-30 DE DE19792912859 patent/DE2912859A1/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0108650A2 (en) * | 1982-11-09 | 1984-05-16 | Zytrex Corporation | Programmable MOS transistor |
| EP0108650A3 (en) * | 1982-11-09 | 1986-02-12 | Zytrex Corporation | Programmable mos transistor |
| EP0158588A2 (en) * | 1984-04-10 | 1985-10-16 | Hahn-Meitner-Institut Berlin Gesellschaft mit beschränkter Haftung | MOS dosimeter and method of manufacturing the same |
| EP0158588A3 (en) * | 1984-04-10 | 1987-01-14 | Hahn-Meitner-Institut Berlin Gesellschaft mit beschränkter Haftung | Mos dosimeter and method of manufacturing the same |
| US4893273A (en) * | 1985-03-28 | 1990-01-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device for storing image data |
| US6437398B2 (en) | 2000-05-01 | 2002-08-20 | Koninklijke Philips Electronics, N.V. | One-time UV-programmable non-volatile semiconductor memory and method of programming such a semiconductor memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3121753C2 (en) | ||
| EP0045469B1 (en) | Non-volatile, programmable integrated semiconductor memory cell | |
| EP0025130B1 (en) | High-density read-only memory | |
| DE19611438B4 (en) | Flash EEPROM memory cell with two floating gate electrodes and method for their production | |
| EP0024311A2 (en) | Process for producing a high-density integrated read-only memory | |
| DE2916884A1 (en) | PROGRAMMABLE SEMICONDUCTOR MEMORY CELL | |
| DE3139846C2 (en) | ||
| DE2729656A1 (en) | FIELD EFFECT TRANSISTOR WITH EXTREMELY SHORT CHANNEL LENGTH | |
| DE2729657A1 (en) | FIELD EFFECT TRANSISTOR WITH EXTREMELY SHORT CHANNEL LENGTH | |
| DE2912859A1 (en) | IGFET for PROM in electronic telephone exchange - has its storage gate totally isolated on all sides and charged from control gate with different potential to that of substrate | |
| DE4135032A1 (en) | EEPROM with memory cells contg. MOS with charge layer and control gate - has transistor with drain breakdown voltage adjuster for specified operational range | |
| EP0089397A1 (en) | Integrated memory matrix with programmable non volatile cells | |
| DE2643947C2 (en) | n-channel memory FET | |
| EP0016386A1 (en) | Erasably programmable semiconductor memories of the floating-gate type | |
| DE2744114A1 (en) | Storage FET modified to reduce waste - incorporates auxiliary zone, with additional channel and selection gate | |
| EP0046552A2 (en) | Integrated monolithic circuit with circuit parts that can be switched on and/or off | |
| DE2543138B2 (en) | Decoder, consisting of a monolithic, mask-programmable semiconductor read-only memory | |
| DE3537046A1 (en) | WRITING PROCEDURE FOR A MATRIX OF FUSIONED NON-VOLATILE STORAGE CELLS | |
| DE2743662A1 (en) | A TRANSISTOR MEMORY ELEMENT AND METHOD FOR ITS MANUFACTURING | |
| DE68913190T2 (en) | EPROM, which enables multiple use of the bit line contacts. | |
| DE2525097C3 (en) | Method of operating an n-channel memory FET | |
| DE2938223A1 (en) | Amplifier stage with IGFET additional equalisation - applies high biassing voltage to pn-junction between drain and/or source and substrate, not causing avalanche effect | |
| DE2912700A1 (en) | Insulated-gate FET for PROM in telephone exchange - has source overlapping storage gate to allow small substrate-drain voltages | |
| DE2744194C3 (en) | ||
| DE2939515A1 (en) | Reference source for integrated FET services - has control gate regions subject to ultra violet through window regions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8141 | Disposal/no request for examination |