DE2901315B2 - Switching arrangement for a frequency divider - Google Patents

Switching arrangement for a frequency divider

Info

Publication number
DE2901315B2
DE2901315B2 DE19792901315 DE2901315A DE2901315B2 DE 2901315 B2 DE2901315 B2 DE 2901315B2 DE 19792901315 DE19792901315 DE 19792901315 DE 2901315 A DE2901315 A DE 2901315A DE 2901315 B2 DE2901315 B2 DE 2901315B2
Authority
DE
Germany
Prior art keywords
frequency
switching arrangement
adjustable
bcd
dividers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792901315
Other languages
German (de)
Other versions
DE2901315A1 (en
DE2901315C3 (en
Inventor
Ronald Van Der Dipl.-Ing. Venlo Pol (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ludwig Krohne GmbH and Co KG
Original Assignee
Ludwig Krohne GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ludwig Krohne GmbH and Co KG filed Critical Ludwig Krohne GmbH and Co KG
Priority to DE19792901315 priority Critical patent/DE2901315C3/en
Publication of DE2901315A1 publication Critical patent/DE2901315A1/en
Publication of DE2901315B2 publication Critical patent/DE2901315B2/en
Application granted granted Critical
Publication of DE2901315C3 publication Critical patent/DE2901315C3/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting

Description

Die Erfindung betrifft eine Schaltanordnung für einen Frequenzuntersetzer mit dezimal einstellbaren, kaskadenartig geschalteten, digitalen Bauteilen und einem Rückkopplungszweig und bezweckt eine vereinfachte Bereichseinstellung.The invention relates to a switching arrangement for a frequency divider with decimally adjustable, cascade-like switched, digital components and a feedback branch and aims at a simplified Range setting.

Frequenzuntersetzer bzw. -teiler dienen der Bereichseinstellung in Frequenz umgewandelter Größen, die beispielsweise mit Hilfe eines Spannungs-Frequenz-Wandlers aus gemessenen Spannungswerten entstehen. Als Frequenzuntersetzer finden entweder Multiplizierer mit BCD einstellbarem Faktor (rate multiplier) oder BCD-einstellbare N-Teiler Verwendung, die jeweils kaskadenartig geschaltet sind. Bei den BCD-einstellbaren Multiplizierern wird die Eingangsfrequenz mit einem BCD-eingestellten Wert multipliziert, wobei der Multiplikationsfaktor ein echter Bruch ist. Soll die Eingangsfrequenz durch eine reelle Zahl geteilt werden, so muß bei Verwendung von BCD-einstellbaren Multiplizierern in nachteiliger Weise zunächst der inverse Wert der gewählten reellen Zahl errechnet werden, der anschließend am Multiplizierer einzustellen ist.Frequency divider or divider are used to set the range in frequency converted quantities that for example with the help of a voltage-frequency converter from measured voltage values. Either multipliers with a BCD adjustable factor (rate multiplier) or BCD-adjustable N-divider use, each of which is connected in a cascade manner. With the BCD adjustable In multipliers, the input frequency is multiplied by a BCD-set value, where the Multiplication factor is a real fraction. If the input frequency is to be divided by a real number, when using BCD-adjustable multipliers, the disadvantage is that the The inverse value of the selected real number can be calculated, which can then be set on the multiplier is.

Mit den weiterhin bekannten N-Teilern kann die Eingangsfrequenz nur durch eine natürliche Zahl geteilt werden, wobei diese Zahl sich BCD-einst'ellen läßt. Die N-Teiler haben jedoch den Nachteil einer sehr schlechten Auflösung bei kleinen Zahlen. Erst bei Zahlen ab 1000 wird eine Auflösung von etwa l%o erreicht, wie sie in der Praxis für Meßzwecke u.dgl. verlangt wird.With the N-dividers, which are still known, the input frequency can only be divided by a natural number , whereby this number can be set BCD. the However, n-divisors have the disadvantage of a very poor resolution for small numbers. Only at; only when Numbers from 1000 a resolution of about 1% o is achieved, as in practice for measuring purposes and the like. is required.

Aus der DE-AS 19 21 133 ist ein Impulsuntersetzer für rational gebrochene Teilungsfaktoren bekannt, wobei eine Kettenschaltung von Binärstufen mit Impulsrückführungen als Realisierung einer Kettenbruchentwicklung des Teilungsfaktors vorgesehen ist. Bei dieser Ausführung erfolgt eine Rückführung für jedes einzelne Bauteil. Eine solche Ausbildung ist jedoch für Meßgeräte zu aufwendig, weil bei diesen keine rational gebrochenen Teilungsfaktoren benötigt werden, sondern es ausreicht, eine Einstellmöglichkeit für nur reelle Zahlen vorzusehea Außerdem würde bei Meßgeräten eine solche Ausbildung leicht zu Fehleinstellungen durch das Bedienungspersonal führen können. From DE-AS 19 21 133 a pulse reducer for rationally broken division factors is known, a chain connection of binary stages with pulse feedback as a realization of a continued fraction development of the division factor is provided. In this embodiment, there is a return for every single component. However, such a training is too expensive for measuring devices because none of them rational fractional division factors are required, but it is sufficient to have one setting option for only real numbers have to be provided. In addition, such a design would easily lead to incorrect settings in the case of measuring instruments by the operating personnel.

Demgegenüber liegt der Erfindung die Aufgabe zugrunde, eine Schaltanordnung der gattungsgernäßen Art zu entwickeln, mit der die Eingangsfrequenz durch eine reelle Zahl, die gleich oder größer als Eins ist, teilbar ist und die ohne Umrechnung unmittelbar amIn contrast, the invention is based on the object of providing a switching arrangement of the generic A way of developing with which the input frequency is represented by a real number that is equal to or greater than one, is divisible and immediately on

to Frequenzuntersetzer BCD-eingestellt werden kann.to frequency divider BCD-can be set.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Rückkopplungszweig mit Rate-Multipliern versehen und am Frequenzeingang und Frequenzausgang des mit den dezimal einstellbaren, kaskadierten N-Teilern bestückten Hauptzweiges angeschlossen istAccording to the invention, this object is achieved in that the feedback branch has rate multipliers and at the frequency input and frequency output of the cascaded with the decimally adjustable N-dividers equipped main branch is connected

Durch diese Schaltanordnung wird der wesentliche Vorteil erreicht, daß zur Einstellung eines Meßbereiches keine Berechnung cies inversen Wertes erforderlich ist, sondern die Zahl unmittelbar mit den BCD-Einstellorganen, beispielsweise Radschaltern, Tasten od. dgl, einstellbar ist Dabei kann jede beliebige reelle Zahl, gleich oder größer als Eins, eingestellt werden, durch die die Eingangsfrequenz geteilt werden soll. Insbesondere ist auch die Teilung durch eine Dezimalzahl möglich.This switching arrangement has the essential advantage that a measuring range can be set no calculation of this inverse value is required, but the number directly with the BCD setting organs, For example, wheel switches, buttons or the like can be set. Any real number can be the same or greater than one, by which the input frequency is to be divided. In particular is division by a decimal number is also possible.

Weiterhin wird auch bei kleinen Zahlen eine sehr hohe Auflösung und damit eine große Genauigkeit erzielt Eine solche Genauigkeit wäre bisher entweder nur mit BCD-einstdlbaren Dekadenwiderständen, weiche Präzisionswiderstände mit sehr niedrigen Temperaturkoeffizienten und wegen der kleinen Ströme und niedrigen Spannungen eine große Kontaktsicherheit erfordern, oder bei Anwendung einer analogen Technik mit Hilfe von teuren Präzisionspotentiometern möglich, bei denen an die Linearität extrem hohe Anforderungen zu stellen sind. Die erfindungsgemäße Schaltanordnung ist daher auch im Aufbau einfach, preiswert und für eine Verwendung in Meß-, Regel- und Steuereinrichtungen für Industriezwecke besonders geeignetFurthermore, a very high resolution and thus a high level of accuracy is achieved even with small numbers Such an accuracy would previously either only be with BCD-adjustable decade resistors, soft precision resistors with very low temperature coefficients and because of the small currents and low Voltages require a high level of contact reliability, or when using analog technology with the help of expensive precision potentiometers, which have extremely high demands on the linearity places are. The switching arrangement according to the invention is therefore also simple, inexpensive and for a construction Particularly suitable for use in measuring, regulating and control devices for industrial purposes

Die für die Schaltung benötigten Bauteile, nämlich der Frequenzvergleicher, die N-Teiler und die Rate-Multiplier können entweder als diskrete Bauteile oder in Form von Baugruppen vorgesehen sein. Sie können aber in vorteilhafter Weise auch integrierte Bestandteile einer IC-Schaltung oder einer MSI-Schaltung bilden.The components required for the circuit, namely the frequency comparator, the N-dividers and the rate multipliers can be provided either as discrete components or in the form of assemblies. You can but also advantageously form integrated components of an IC circuit or an MSI circuit.

Die Erfindung ist in der Zeichnung als Ausführungsbeispiel dargestellt; es zeigt The invention is shown in the drawing as an exemplary embodiment; it shows

F i g. 1 das Blockschaltbild einer erfindungsgemäß ausgebildeten Regelschleife und
F i g. 2 das Blockschaltbild eines Frequenzvergleichers.
F i g. 1 shows the block diagram of a control loop designed according to the invention and
F i g. 2 the block diagram of a frequency comparator.

Wie F i g. 1 zeigt, ist zwischen dem Frequenzeingang fe und dem Frequenzausgang f, eine Regelschleife angeordnet, in deren Hauptzweig 1 BCD-einstellbare N-Teiler 4 bis 6 kaskadenartig in Reihe geschaltet sind, während in dem Rückkopplungszweig 2 Multiplizierer mit BCD-einstelibarem Faktor (rate multiplier) 7 bis 9 kaskadenartig in Reihe geschaltet sind. Die BCD-einstellbaren Werte für die N-Teiler bzw. Rate-Multiplier sind mit N\, Ni... Nn bzw. K\, Ki.. ■ Kp bezeichnet. DieLike F i g. 1 shows, a control loop is arranged between the frequency input f e and the frequency output f, in whose main branch 1 BCD-adjustable N-dividers 4 to 6 are cascaded in series, while in the feedback branch 2 multipliers with a BCD-adjustable factor (rate multiplier) 7 to 9 are cascaded in series. The BCD-adjustable values for the N divisors or rate multipliers are denoted by N \, Ni ... N n or K \, Ki .. ■ K p. the

bo Eingangsfrequenz fe wird als Sollwert einem im Knotenpunkt angeordneten Frequenzvergleicher 3 aufgegeben, dem weiterhin vom Rückkopplungszweig 2 ein Istwert /) an dessen negativem Ausgang zugeführt wird. Der Ausgang des Frequenzvergleichers 3 liefert einen Differenzwertbo input frequency f e is given as a nominal value to a frequency comparator 3 arranged in the node point, to which an actual value /) is also fed from the feedback branch 2 to its negative output. The output of the frequency comparator 3 supplies a difference value

Die gesamte Übertragungsfunktion der N-Teiler 4 bis 6 istThe total transfer function of the N divisors 4 to 6 is

Af A0+ 10-W1+ 1O2-./V2+.. . + 10"· ,Vn Die gesamte übertragungsfunktion der Rate-Multiplier 7 bis 9 ist J^=K1- 10'1 + K1 ■ 10"2 + ... + Kp · 10"" Af A 0 + 10-W 1 + 1O 2 -./V 2 + ... + 10 "·, V n The entire transfer function of the rate multipliers 7 to 9 is J ^ = K 1 - 10 ' 1 + K 1 ■ 10" 2 + ... + K p · 10 ""

Aus den Gleichungen (1), (2) und (3) ergibt sichFrom the equations (1), (2) and (3) results

/„(JVo + 10-JV, + ...1O"-JVJ = Ze-/«(Κι "ΙΟ"1+K2-IO'2... +K„- \0-p) oder/ "(JVo + 10-JV, + ... 1O" -JVJ = Ze - / «(Κι" ΙΟ " 1 + K 2 -IO ' 2 ... + K" - \ 0- p ) or

f^'_ 1 f ^ '_ 1

fe~ 10"-JVn+ ...10 JV1 +JV0+ 10"' K1 +10"2K2+ ...10'" f e ~ 10 "-JV n + ... 10 JV 1 + JV 0 + 10"' K 1 +10 " 2 K 2 + ... 10'"

Die Gleichung (5) läßt erkennen, daß der Teilerfaktor, durch den die Eingangsfrequenz fe geteilt werden soll, unmittelbar BCD-einstellbar ist.Equation (5) shows that the division factor by which the input frequency f e is to be divided can be set directly in BCD.

Beträgt beispielsweise die Eingangsfrequenz /"c=34 170 Hz und soll diese in eine Ausgangsfrequenz £,= 1000 Hz untersetzt werden, so ist ein Teiler von 34,17 einzustellen; die Einstellung erfolgt durch /Vi =3, N0=A, K\ = 1 und K2=7. Bei diesem Beispiel berägt der Istwert /,= + 170 Hz und der Differ, nzwert Af= 34 000 Hz.For example, if the input frequency / "c = 34 170 Hz and this is to be reduced to an output frequency £ 1 = 1000 Hz, a divider of 34.17 must be set; the setting is made by / Vi = 3, N 0 = A, K \ = 1 and K 2 = 7. In this example, the actual value is /, = + 170 Hz and the difference value Af = 34,000 Hz.

Da der Istwert phasenstarr mit der Eingangsfrequenz fe gekoppelt und kleiner als diese ist, läßt sich ein entsprechender Frequenzvergleicher 3 am Knotenpunkt leicht realisieren. Beispielsweise kann ein Frequenzvergleicher 3 mit einer in F i g. 2 dargestellten Schaltanordnung versehen werden, bei welcher drei monostabile Multivibratoren 10 bis 12, ein RS-Flipp-Flop 13 und ein UND-Gatter 14 vorgesehen sind. Anstelle dieser Ausführung sind jedoch zahlreiche andere, die entsprechende Vergleichsfunktion ausübende Schaltanordnungen geeignet.Since the actual value is phase-locked coupled to the input frequency f e and is smaller than this, a corresponding frequency comparator 3 can easily be implemented at the node. For example, a frequency comparator 3 with one shown in FIG. 2 are provided in which three monostable multivibrators 10 to 12, an RS flip-flop 13 and an AND gate 14 are provided. Instead of this embodiment, however, numerous other switching arrangements that perform the corresponding comparison function are suitable.

Die für die Regelschleife vorgesehenen Bauteile, nämlich der Frequenzvergleicher 3, die N-Teiler 4 bis 6 und die Rate-Multiplier 7 bis 9 können entweder als diskrete Bauteile vorgesehen sein, oder es besteht die Möglichkeit, diese in Form von Baugruppen zu verwenden, wobei die N-Teiler und/oder Rate-Multiplier zu BCD-einstellbaren Baueinheiten zusammengefaßt sind. Eine bevorzugte Ausführungsform sieht vor, die vorgenannten Funktionsteile in IC-Schaltungen oder MSI-Schaltungen oder LSI-Schaltungen zu inte-The components provided for the control loop, namely the frequency comparator 3, the N dividers 4 to 6 and the rate multipliers 7 to 9 can either be provided as discrete components, or there is the Possibility to use these in the form of assemblies, with the N-divisor and / or rate multiplier are combined into BCD-adjustable units. A preferred embodiment provides to integrate the aforementioned functional parts in IC circuits or MSI circuits or LSI circuits

io grieren.io grate.

Die erfindungsgemäße Schaltanordnung kann für beliebige Frequenzuntersetzungen Anwendung finden. Besonders geeignet ist sie für die Einstellung einer Frequenzuntersetzung bei magnetisch-induktivenThe switching arrangement according to the invention can be used for any frequency reductions. It is particularly suitable for setting a frequency reduction for magneto-inductive

)5 Durchflußmessern, deren gemessene und weiterverarbeitete Spannungssignale mittels eines Spannungs-Frequenz-Wandlers i:i propotionale Frequenzen verwandelt und mit Hilfe der neuartigen Schaltanordnung untersetzt werden. Die untersetzten Frequenzwerte erlauben dann eine digitale Anzeige.) 5 flow meters, their measured and processed Voltage signals converted by means of a voltage-frequency converter i: i proportional frequencies and be reduced with the help of the new switching arrangement. The reduced frequency values then allow a digital display.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (3)

Patentansprüche:Patent claims: 1. Schaltanordnung für einen Frequenzuntersetzer, bestehend aus dezimal einstellbaren, kaskadenartig geschalteten digitalen Bauteilen und einem Rückkopplungszweig, dadurch gekennzeichnet, daß der Rückkopplungszweig (2) mit Multiplizieren mit einstellbarem Faktor (Rate-Multipliern, 7 bis 9) versehen und am Frequenzeingang (fc) und Frequenzausgang (fa) des mit den dezimal einstellbaren, kaskadierten N-Teilern (4 bis 6) bestückten Hauptzweiges (1) angeschlossen ist1. Switching arrangement for a frequency divider, consisting of decimally adjustable, cascaded digital components and a feedback branch, characterized in that the feedback branch (2) is provided with multiplying by an adjustable factor (rate multipliers, 7 to 9) and at the frequency input (f c ) and frequency output (f a ) of the main branch (1) equipped with the decimally adjustable, cascaded N-dividers (4 to 6) is connected Z Schaltanordnung nach Anspruch 1, dadurch gekennzeichnet, daß für den Frequenzvergleicher (3), die N-Teiler (4 bis 6) und die Rate Multiplier (7 bis 9) diskrete Bauteile oder Baugruppen verwendet werden. Z switching arrangement according to claim 1, characterized in that discrete components or assemblies are used for the frequency comparator (3), the N dividers (4 to 6) and the rate multiplier (7 to 9). 3. Schaltanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Frequenzvergleicher (3), die N-Teiler (4 bis 6) und die Rate-Multiplier (7 bis 9) integrierte Bestandteile einer IC-Schaltung oder einer MSI-Schaltung oder einer LSI-Schaltung sind.3. Switching arrangement according to claim 1, characterized in that the frequency comparator (3), the N divisors (4 to 6) and the rate multipliers (7 to 9) integrated components of an IC circuit or an MSI circuit or an LSI circuit.
DE19792901315 1979-01-15 1979-01-15 Switching arrangement for a frequency divider Expired DE2901315C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19792901315 DE2901315C3 (en) 1979-01-15 1979-01-15 Switching arrangement for a frequency divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792901315 DE2901315C3 (en) 1979-01-15 1979-01-15 Switching arrangement for a frequency divider

Publications (3)

Publication Number Publication Date
DE2901315A1 DE2901315A1 (en) 1980-07-17
DE2901315B2 true DE2901315B2 (en) 1981-02-05
DE2901315C3 DE2901315C3 (en) 1981-11-05

Family

ID=6060579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792901315 Expired DE2901315C3 (en) 1979-01-15 1979-01-15 Switching arrangement for a frequency divider

Country Status (1)

Country Link
DE (1) DE2901315C3 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1921133C3 (en) * 1968-05-08 1978-11-02 Kombinat Veb Rft Fernmeldewerk Leipzig, Ddr 7027 Leipzig Pulse scaler for rationally broken division factors

Also Published As

Publication number Publication date
DE2901315A1 (en) 1980-07-17
DE2901315C3 (en) 1981-11-05

Similar Documents

Publication Publication Date Title
DE1964912C3 (en) Frequency synthesizer
DE2504675A1 (en) ANALOG / DIGITAL CONVERTER DEVICE
DE2923026A1 (en) METHOD AND ARRANGEMENT FOR ANALOG / DIGITAL IMPLEMENTATION
DE3519116A1 (en) DC / DC CONVERTER
DE2433080A1 (en) CIRCUIT ARRANGEMENT FOR THE CONVERSION OF A BRIDGE DETUNCTION INTO A FREQUENCY CHANGE
DE2849797C2 (en) Digital frequency divider arrangement
DE2901315C3 (en) Switching arrangement for a frequency divider
DE2625354A1 (en) TRANSMITTER FOR DC AND AC SIGNALS WITH A FERROMAGNETIC CORE
DE2616585A1 (en) SOUND LEVEL METER
DE2450252C2 (en) Circuit arrangement for the energy flow-dependent switching in an electricity meter
DE2716038C3 (en) Phase shift circuit
DE1912674B2 (en) Digital filter
DE3725348A1 (en) CIRCUIT ARRANGEMENT OF A VOLTAGE SOURCE WITH PRESETABLE VALUES OF THE SOURCE VOLTAGE AND THE INNER RESISTANCE
DE3525201A1 (en) Active low-pass filter circuit
AT411416B (en) CIRCUIT ARRANGEMENT FOR DETERMINING THE DIVISION OF TWO MEASURING RESISTORS WITH AN A / D CONVERTER
EP0135606A1 (en) State-variable filter
DE3239309A1 (en) Electronic resistor
DE2757210C2 (en)
DE862919C (en) Modulator arrangement
DE2056808C (en) Device for displaying digital signals
DE2441268B2 (en) ELECTRONIC SETTING GEAR, IN PARTICULAR FOR PAYMENT UNITS
EP0532781A1 (en) Integrated circuit comprising an analog circuit
DE2940368A1 (en) PHASE LOCKABLE CONTROL LOOP
DE1938062A1 (en) Arrangement to achieve a temporally yielding transition behavior
DE1280920B (en) Method for generating a voltage analogous to a binary-coded numerical value

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee