<Desc/Clms Page number 1>
Die Erfindung betrifft eine Schaltungsanordnung zur Bestimmung des Teilerverhältnisses eines aus zwei Messwiderständen gebildeten Spannungsteilers mit einem A/D-Umsetzer nach dem Ladungsausgleichsverfahren, welcher das Teilerverhältnis der Messwiderstände auf das Tasterhältnis eines an seinem Ausgang abgreifbaren Rechtecksignals abbildet.
Aus der Literatur, z. B. aus der US-PS 5 148 170, sind Koder bzw. A/D-Umsetzer bekannt, die das Verhältnis zweier Spannungen Vm und Vr durch das Tastverhältnis eines Rechteckssignals abbilden. Ist dieses Rechtecksignal an einen Takt gebunden, kann durch numerische Verfahren das Verhältnis der Spannungen digital dargestellt werden.
Dieses Messprinzip kann auch zur genauen Spannungsmessung benutzt werden, wie es in der EP 457 749 B1 angegeben ist, wobei abwechselnd die zu messende Spannung und eine Referenzspannung an den Eingang eines Ladungsausgleichsintegrators gelegt wird und eine über einen Pulsbreiten-Modulator und einen gesteuerten Schalter gebildete Regelschleife den Mittelwert der in den Ladungsausgleichsintegrator fliessenden Ladung auf dem Wert Null hält. Die Pulsdauer des Pulsbreiten-Modulators ist dabei als ein ganzzahliges Vielfaches der Periodendauer eines Übertaktes gewählt.
Die eingangs genannten Schaltungsanordnungen zur Bestimmung eines Widerstands-Teilerverhältnisses erzeugen ein Rechtecksignal mit veränderbarem Tastverhältnis und meist fester Amplitude, vergleichen den zeitlichen Mittelwert des Rechtecksignals mit einer der Spannungen Vm und verändern in einer Regelschleife das Tastverhältnis so, dass diese Spannung und der Mittelwert gleich gross werden.
In vielen Anwendungsfällen ist diese eine Spannung die Ausgangsspannung eines Spannungsteilers, der die andere Spannung Vr teilt, so dass auch das Teilerverhältnis eines Spannungsteilers oder daraus abgeleitete Grössen gemessen werden können. Diese bekannten Schaltungsanordnungen sind daher hervorragend zur Temperaturmessung geeignet. Bei der Messung kleiner Widerstände bzw. bei der Temperaturmessung mit niederohmigen Platinwiderstandsthermometern stört jedoch der ohmsche Widerstand der Verbindung zwischen den Widerständen des Spannungsteilers bis zur Unbrauchbarkeit des Messverfahrens, weil bei dieser bekannten Schaltungsanordnung der notwendige Vierleiteranschluss der Widerstände nicht möglich ist.
Aufgabe der Erfindung ist es daher, unter Wahrung aller Vorteile diese bekannte Schaltunganordnung derart weiterzubilden, dass trotz des nicht vermeidbaren Widerstands der Verbindung zwischen den Spannungsteilerwiderständen nur die genauen Widerstandswerte in die Messung eingehen.
Ausgehend von einer Schaltungsanordnung der eingangs genannten Art wird dieses Ziel hier erfindungsgemäss dadurch erreicht, dass die Messwiderstände an ihren miteinander verbundenen Enden jeweils einen Potentialabgriffspunkt aufweisen, die über je einen gesteuerten Schalter miteinander verbunden und an einen Messeingang des A/D-Umsetzers geführt sind, und dass der Steuereingang des einen gesteuerten Schalters direkt und der des anderen gesteuerten Schalters über einen Inverter mit dem Rechtecksignal-Ausgang des A/D-Umsetzers verbunden sind.
Hiedurch wird erreicht, dass der durch diese gesteuerten Schalter gebildete Schaltspannungsteiler für den Spannungsabfall am parasitären Verbindungswiderstand zwischen den beiden Spannungsteilerwiderständen dessen Spannungsabfall genau im Verhältnis der beiden Widerstände teilt, wodurch die gemessene Spannung unabhängig vom Wert des parasitären Widerstands der Verbindungsleitung der beiden Spannungsteiierwiderstände ist. Ausserdem ist zufolge der Konfiguration der erfindungsgemässen Schaltungsanordnung Vierleiteranschluss beider Widerstände möglich.
Eine Weiterbildung der Erfindung kann darin bestehen, dass die über die gesteuerten Schalter verbundenen Potentialabgriffspunkte über einen Tiefpass an den Messeingang des A/D-Umsetzers geführt sind.
Dadurch wird die dynamische Gleichtaktaussteuerung des Differenzintegrators durch ein schaltfrequentes Rechtecksignal wesentlich verkleinert.
Nachstehend ist die Erfindung anhand der Zeichnungen beispielsweise erläutert. Es zeigt die Fig. 1 eine Prinzipdarstellung eines herkömmlichen A/D-Umsetzers nach dem Ladungsausgleichsverfahren, und Fig. 2 eine Ausgestaltung der erfindungsgemässen Schaltungsanordunung eines solchen Wandlers.
Der in Fig. 1 gezeigte bekannte A/D-Umsetzer nach dem Ladungsausgleichsverfahren weist
<Desc/Clms Page number 2>
einen Differenzintegrator bestehend aus einem Operationsverstärker 1, einem Integrierkondensator 2 und einem Integrierwiderstand 3 auf, welcher von der am Messeingang anliegenden Spannung Vm das Zeitintegral eines Rechtecksignals Vs subtrahiert, welches aus einem Referenzsignal Vr einer Referenzspannungsquelle 10 mit Hilfe von zwei in Serie geschalteten steuerbaren Schaltern 6 bzw. 7 erzeugt wird. Das im Differenzintegrator gebildete Ausgangssignal Int steuert einen Rechteckgenerator 4, welcher an seinem Ausgang ein Signal Vo mit einem Tastve rhältnis d liefert, von dem der eine der beiden gesteuerten Schalter 6 direkt, der zweite Schalter 7 nach Invertierung in einem Inverter 5 komplementär angesteuert wird.
Auf diese Weise wird durch den so geschlossenen Regelkreis der Zeitmittelwert der Rechteckspannung Vs gleich der Messspannung Vm gehalten.
Falls, wie in der Fig. 1 weiters angedeutet, die Messspannung Vm über einen Spannungsteiler bestehend aus den Widerständen 8 und 9 aus derselben Referenzspannung Vr wie auch die Rechteckspannung Vs abgeleitet wird, so stellt das Tastverhältnis der Rechteckspannung Vs und damit auch das digital auswertbare Tastverhältnis d des Signals Vo genau das Verhältnis von Vm zu Vr dar.
Falls die eigentliche Messgrösse nicht die Messspannung Vm, sondern das Verhältnis der Widerstände 8 und 9 ist, so stört der ohmsche Widerstand der Verbindung von 8 und 9 die Genauigkeit der Messung, weil der notwendige Vierleiteranschluss der Widerstände in dieser Anordnung nicht möglich ist.
Fig. zeigt eine erfindungsgemässe Schaltungsanordnung, wobei die mit Fig. 1 übereinstimmenden Schaltelemente mit denselben Bezugszeichen versehen sind. Die von der Referenzspannungsquelle 10 gelieferte Referenzspannung Vr wird über Stromklemmen der Serienschaltung der in Vierleitertechnik ausgeführten Spannungsteilerwiderstände 8 und 9 zugeführt. Die an den zugehörigen Potentialklemmen Vr+ bzw Vr- auftretende Gesamtspannung liegt an den Schaltern 6 bzw. 7 an und wird-wie anhand der Fig. 1 bereits beschrieben - in gleichartiger Weise zur Bildung des Rechtecksignals Vs verwendet. Der Differenzintegrator 1, 2, 3 subtrahiert von der Messspannung Vm das Zeitintegral von Vs und steuert über den Rechteckgenerator 4 das Tastverhältnis d des Ausgangs Vo wiederum direkt bzw. werden über einen Inverter 5 die Schalter 6 bzw. 7 angesteuert.
Die Potentialabgriffe Vm'bzw. Vm"der Verbindung der beiden Spannungsteilerwiderstände 8 und 9 sind über die Schalterstrecke je eines weiteren Schalters 11, welcher dem Schalter 6 entspricht, des weiteren Schalters 12, welcher dem Schalter 7 entspricht, miteinander verbunden und liegen entweder drekt oder über ein zwischengeschaltetes Glättungsglied 13,14 am Messeingang des A/D-Umsetzers an. Die Ansteuerung der Schalter 11 bzw. 12 erfolgt mit jeweils demselben Tastverhältnis wie dem des entsprechenden Schalters 6 bzw. 7. Im einfachsten Fall können die Schalter 11 bzw. 12 mit denselben Steuersignalen wie die entsprechenden Schalter 6 bzw. 7 angesteuert werden, wodurch jeweils 6 und 11 bzw. 7 und 14 gleichzeitig schalten.
Wesentlich ist dabei, dass die Differenzspannung zwischen Vm'und Vm", also der Spannungsabfall am parasitären Widerstand der Verbindungsleitung der beiden Spannungsteiierwiderstände 8 und 9 immer im Verhältnis 8 zu 9 geteilt wird. Dies wird durch den Schaltspannungsteiler bestehend aus den Schaltern 11 und 12 erreicht. Auch wenn sich das Widerstandsverhältnis im Betrieb ändert, so folgt das Teilerverhältnis des Schaltspannungsteilers iterativ in den folgenden Arbeitstakten des Generators 4.
Das Ausgangssignal des Schaltspannungsteilers 11, 12 ist ein Rechtecksignal mit den beiden Werten Vm'und Vm"und einem Tastverhältnis d. Der aus dem Widerstand 13 und dem Kondensator 14 gebildete Tiefpass glättet dieses Rechtecksignal und vermeidet dadurch eine dynamische Gleichtaktaussteuerung des Operationsverstärkers 1. Bei den meisten Operationsverstärkertypen kann der Tiefpass unter der Bedingung, dass Vm'-Vm" Vr gilt, entfallen.
**WARNUNG** Ende DESC Feld kannt Anfang CLMS uberlappen**.
<Desc / Clms Page number 1>
The invention relates to a circuit arrangement for determining the divider ratio of a voltage divider formed from two measuring resistors with an A / D converter according to the charge equalization method, which maps the divider ratio of the measuring resistors to the duty cycle of a square-wave signal that can be tapped at its output.
From the literature, e.g. B. from US-PS 5 148 170, encoder or A / D converter are known which map the ratio of two voltages Vm and Vr by the duty cycle of a square wave signal. If this square-wave signal is linked to a clock, the ratio of the voltages can be represented digitally using numerical methods.
This measuring principle can also be used for precise voltage measurement, as specified in EP 457 749 B1, the voltage to be measured and a reference voltage being alternately applied to the input of a charge balancing integrator and a control loop formed by a pulse width modulator and a controlled switch keeps the mean value of the charge flowing into the charge balancing integrator at zero. The pulse duration of the pulse width modulator is chosen as an integer multiple of the period of an overclock.
The circuit arrangements mentioned at the outset for determining a resistance divider ratio generate a square-wave signal with a variable pulse duty factor and usually a fixed amplitude, compare the temporal mean value of the square-wave signal with one of the voltages Vm and change the pulse duty factor in a control loop so that this voltage and the mean value become the same ,
In many applications, this one voltage is the output voltage of a voltage divider that divides the other voltage Vr, so that the divider ratio of a voltage divider or quantities derived from it can also be measured. These known circuit arrangements are therefore extremely suitable for temperature measurement. When measuring small resistances or when measuring temperature with low-resistance platinum resistance thermometers, however, the ohmic resistance of the connection between the resistors of the voltage divider interferes until the measuring method cannot be used, because the necessary four-wire connection of the resistors is not possible with this known circuit arrangement.
It is therefore the object of the invention, while maintaining all the advantages, to further develop this known circuit arrangement in such a way that, despite the unavoidable resistance of the connection between the voltage divider resistors, only the exact resistance values are included in the measurement.
Starting from a circuit arrangement of the type mentioned at the outset, this object is achieved according to the invention in that the measuring resistors have a potential tap point at their interconnected ends, which are connected to one another via a controlled switch and are connected to a measurement input of the A / D converter, and that the control input of one controlled switch and the other of the controlled switch are connected via an inverter to the square-wave signal output of the A / D converter.
This ensures that the switching voltage divider formed by these controlled switches for the voltage drop across the parasitic connecting resistor between the two voltage dividing resistors divides its voltage drop exactly in the ratio of the two resistors, so that the measured voltage is independent of the value of the parasitic resistance of the connecting line of the two voltage dividing resistors. In addition, according to the configuration of the circuit arrangement according to the invention, four-wire connection of both resistors is possible.
A further development of the invention can consist in that the potential tapping points connected via the controlled switches are led to the measuring input of the A / D converter via a low pass.
This significantly reduces the dynamic common-mode control of the differential integrator by means of a switching-frequency square-wave signal.
The invention is explained below with reference to the drawings, for example. 1 shows a basic illustration of a conventional A / D converter according to the charge equalization method, and FIG. 2 shows an embodiment of the circuit arrangement according to the invention of such a converter.
The known A / D converter shown in FIG. 1 has the charge equalization method
<Desc / Clms Page number 2>
a differential integrator consisting of an operational amplifier 1, an integrating capacitor 2 and an integrating resistor 3, which subtracts the time integral of a square-wave signal Vs from the voltage Vm present at the measuring input, which integrates a reference signal Vr from a reference voltage source 10 with the aid of two controllable switches 6 connected in series or 7 is generated. The output signal Int formed in the differential integrator controls a square-wave generator 4, which delivers at its output a signal Vo with a duty ratio d, from which one of the two controlled switches 6 directly, the second switch 7, after being inverted, is complementarily controlled in an inverter 5.
In this way, the closed-loop control circuit keeps the mean time value of the square-wave voltage Vs equal to the measurement voltage Vm.
If, as further indicated in FIG. 1, the measurement voltage Vm is derived from the same reference voltage Vr via a voltage divider consisting of resistors 8 and 9, as is the square-wave voltage Vs, then the duty cycle represents the square-wave voltage Vs and thus also the digitally evaluable duty cycle d of the signal Vo exactly represents the ratio of Vm to Vr.
If the actual measurement variable is not the measurement voltage Vm, but the ratio of the resistors 8 and 9, the ohmic resistance of the connection of 8 and 9 interferes with the accuracy of the measurement because the necessary four-wire connection of the resistors is not possible in this arrangement.
FIG. 1 shows a circuit arrangement according to the invention, the switching elements corresponding to FIG. 1 being provided with the same reference symbols. The reference voltage Vr supplied by the reference voltage source 10 is supplied via current terminals to the series circuit of the voltage divider resistors 8 and 9 which are implemented in four-wire technology. The total voltage occurring at the associated potential terminals Vr + or Vr- is applied to switches 6 and 7 and is used in a similar manner to form the square-wave signal Vs, as already described with reference to FIG. 1. The differential integrator 1, 2, 3 subtracts the time integral of Vs from the measurement voltage Vm and controls the pulse duty factor d of the output Vo directly via the square-wave generator 4 or switches 6 and 7 are controlled via an inverter 5.
The potential taps Vm'bzw. Vm "of the connection of the two voltage divider resistors 8 and 9 are connected to each other via the switch path of a further switch 11, which corresponds to the switch 6, of the further switch 12, which corresponds to the switch 7, and are either connected in three directions or via an intermediate smoothing element 13, 14 at the measurement input of the A / D converter The switches 11 and 12 are actuated with the same pulse duty factor as that of the corresponding switch 6 and 7. In the simplest case, the switches 11 and 12 can use the same control signals as the corresponding ones Switches 6 and 7 are controlled, whereby 6 and 11 or 7 and 14 switch simultaneously.
It is essential here that the differential voltage between Vm 'and Vm ", that is to say the voltage drop across the parasitic resistance of the connecting line of the two voltage division resistors 8 and 9, is always divided in a ratio of 8 to 9. This is achieved by the switching voltage divider consisting of switches 11 and 12 Even if the resistance ratio changes during operation, the divider ratio of the switching voltage divider follows iteratively in the following work cycles of the generator 4.
The output signal of the switching voltage divider 11, 12 is a square-wave signal with the two values Vm'and Vm "and a duty cycle d. The low-pass filter formed from the resistor 13 and the capacitor 14 smoothes this square-wave signal and thereby avoids dynamic common-mode control of the operational amplifier 1. In the In most types of operational amplifiers, the low pass can be omitted on the condition that Vm'-Vm "Vr applies.
** WARNING ** End of DESC field may overlap beginning of CLMS **.