DE2901315A1 - Frequency divider which divides input by real number - can be set using bcd signal without conversion - Google Patents
Frequency divider which divides input by real number - can be set using bcd signal without conversionInfo
- Publication number
- DE2901315A1 DE2901315A1 DE19792901315 DE2901315A DE2901315A1 DE 2901315 A1 DE2901315 A1 DE 2901315A1 DE 19792901315 DE19792901315 DE 19792901315 DE 2901315 A DE2901315 A DE 2901315A DE 2901315 A1 DE2901315 A1 DE 2901315A1
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- divider
- rate multipliers
- bcd
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
Abstract
Description
Schaltanordnung für einen FrequenzuntersetzerSwitching arrangement for a frequency divider
Die Erfindung betrifft eine Schaltanordnung für einen Frequenzuntersetzer mit BCD-einstellbaren, kaskadenartig geschalteten, digitalen Bauteilen und bezweckt eine vereinfachte Bereichseinstellung.The invention relates to a switching arrangement for a frequency divider with BCD-adjustable, cascaded, digital components and intended a simplified range setting.
Frequenzuntersetzer bzw. -teiler dienen der Berelchseinstellung in Frequenz umgewandelter Größen, die beispielsweise mit Tiilfe eines Spannungs-Frequenz-Wandlers aus gemessenen Spannungswerten entstehen. Als Frequenzuntersetzer finden entweder BCD-einstellbare Multiplizierer (rate multiplier) oder BCDD-einstellbare N-Teiler Verwendung, die jeweils taskadenartig geschaltet sind.Frequency dividers or dividers are used to set the range in Frequency of converted quantities, for example with the help of a voltage-frequency converter arise from measured voltage values. As a frequency divider you can find either BCD adjustable rate multiplier or BCDD adjustable N-divider Usage, which are each switched like a task.
Bei den BCD-einstellbaren Multiplizierern wird die mingangsfrequenz mit einem BCD-eingestellten Wert multipliziert, wobei der Multiplikationsfaktor ein ecnter Bruch ist. Soll die Eingangsfrequenz durch eine reelle Zahl geteilt werden, so muß bei Verwendung von BCD-einstellbaren Hultiplizierern in nachteiliger Weise zunächst der inverse Wert der gewählten reellen Zahl errechnet werden, der anschließend am Multiplizierer einzustellen ist.With the BCD-adjustable multipliers, the input frequency is multiplied by a BCD-set value, where the multiplication factor is an ecnter break. If the input frequency is to be divided by a real number, so must be disadvantageous when using BCD-adjustable multipliers first the inverse value of the selected real number is calculated, then the must be set on the multiplier.
ist den weiterhin bekannten N-£Peilern kann die Eingangsfrequenz nur durch eine natürliche Zahl geteilt worden, wobei diese Zahl sic BCD-einstellen läßt.is the still known N- £ direction finders can only be the input frequency has been divided by a natural number, whereby this number can be set to BCD.
Die N-Teiler haben jedoch den Nachteil einer sehr schlechten Auflösung bei kleinen Zahlen. Erst bei Zahlen ab 1000 wird eine Auflösung von etwa 1 # erreicht, wie sie in der Praxis für Meßzwecke u. dgl.However, the N-dividers have the disadvantage of a very poor resolution with small numbers. A resolution of about 1 # is only achieved with numbers from 1000, as they are used in practice for measuring purposes and the like.
verlangt wird.is required.
Demgegenüber liegt der Erfindung die Aufgabe zugrunde, eine Schaltanordnung für einen Frequenzunterteiler unter Verwendung der bekannten, SCD-einstellbaren, kaskadenartig scnltbaren, digitalen Bauteile zu entwickeln, mit der die Eingangsfrequenz durch eine reelle Zahl, die gleich oder größer als Eins ist, teilbar ist und die ohne Umrechnung unmittelbar am Frequenzuntersetzer BCD-eingestellt werden kann.In contrast, the invention is based on the object of a switching arrangement for a frequency divider using the known, SCD-adjustable, To develop cascade-like, controllable, digital components with which the input frequency is divisible by a real number equal to or greater than one and which BCD can be set directly on the frequency divider without conversion.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zwischen dem Frequenzeingang und dem Frequenzausgang eine Regelschleife angeordnet ist, bei welcher der Frequenzeingang über einen Frequenzvergleicher und kaskadierte N-Teiler geführt wird und ein aus Rate-Multiplizierern bestehender Rückkopplungszweig mit dem Ausgang der N-Teiler und dem Istwert-Anschluß des Frequenzvergleichers verbunden ist.This object is achieved in that between the Frequency input and the frequency output a control loop is arranged in which the frequency input is routed through a frequency comparator and cascaded N-dividers and a feedback branch consisting of rate multipliers with the output the N-divider and the actual value connection of the frequency comparator is connected.
Durch diese Schaltanordnung wird der wesentliche Vorteil erreicht, daß zur Einstellung eines Meßbereiches keine Berechnung des inversen Wertes erforderlich ist, sondern die Zahl unmittelber mit den BCD-Einstellorganen, beispielsweise Radschaltern, Tasten o. dgl., einstellbar ist. Dabei kann jede beliebige reelle Zahl, gleich oder größer als Eins, eingestellt werden, durch die die Eingangsfrequenz geteilt werden soll. Insbesondere ist auch die Teilung durch eine Dezimalzahl möglich. Weiterhin wird auch bei kleinen Zahlen eine sehr hohe Auflösung und damit eine große Genauigkeit erzielt. Eine solche Genauigkeit wäre bisher entweder nur mit BCD-einstellbaren Dekadenwiderständen, welche Präzisionswiderstände mit sehr niedrigen Temperaturkoeffizienten und wegen der kleinen Ströme und niedrigen Spannungen eine große Kontaktsicherheit erfordern, oder bei Anwendung einer analogen Technik mit Hilfe von teuren Präzisionspotentiometern möglich, bei denen an die Linearität extrem hohe Anforderungen zu stellen sind. Die erfindungsgemäße Schaltanordnung ist daher auch im Aufbau einfach, preiswert und für eine Verwendung in Men»-, Regel- und Steuereinrichtungen für Industriezwecke besonders geeignet.This switching arrangement achieves the essential advantage, that no calculation of the inverse value is required to set a measuring range is, but the number immediately with the BCD setting elements, for example wheel switches, Buttons or the like, is adjustable. Any real number, equal or greater than one, by which the input frequency is divided target. In particular is also division by a decimal number is possible. Furthermore, even with small numbers, there is a very high resolution and thus a large one Accuracy achieved. Such an accuracy was previously either only adjustable with BCD Decade resistors, which are precision resistors with very low temperature coefficients and because of the small currents and low voltages, great contact reliability require, or when using analog technology with the help of expensive precision potentiometers possible where extremely high demands are placed on the linearity. The circuit arrangement according to the invention is therefore also simple and inexpensive in structure and for use in menu, regulating and control devices for industrial purposes particularly suitable.
Die für die Schaltung benötigten Bauteile, nämlich der Frequenzvergleicher, die N-Teiler und die Rate-Sultiplizierer können entweder als diskrete Bauteile oder in Form von Baugruppen vorgesehen sein. Sie können aber in vorteilhafter Weise auch integrierte Bestandteile einer IC-Schaltung oder einer BSI-Schaltung bilden.The components required for the circuit, namely the frequency comparator, the N divisors and the rate multipliers can be either as discrete components or be provided in the form of assemblies. But you can also in an advantageous manner form integrated components of an IC circuit or a BSI circuit.
Die Erfindung ist in der Zeichnung als Ausführungsbeispiel dargestellt; es zeigt Figur 1 das Blockschaltbild einer erfindungsgemäß ausgebildeten Regelachleife und Figur 2 das Blockschaltbild eines Frequenzvergleichers.The invention is shown in the drawing as an exemplary embodiment; FIG. 1 shows the block diagram of a control loop designed according to the invention and FIG. 2 shows the block diagram of a frequency comparator.
Wie Figur 1 zeigt, ist zwischen dem Frequenzeingang fe 5 und dem Frequenzausgang a eine Regelachleife angeordnet, in deren Hauptzweig 1 BGD-einstellbare N-Teiler 4 bis 6 kaskadenartig in Reihe geschaltet sind, während in Dem Rückkopplungszweig 2 BCD-einstellbare Rate-Multiplizierer (rate multiplier) 7 bis 9 kaskadenartig in Reihe geschaltet sind. Die BCD-einstellbaren Werte für die N-Teiler bzw. Rate-Multiplizierer sind mit N1, N2, .....Rn bzw K1, K2 ..... Kp bezeichnet. Die Eingangsfreouenz e wird als Sollwert einem im Knotenpunkt angeordneten Frequenzvergleicher 3 aufgegeben, dem weiterhin vom Rückkopplungszweig 2 ein Istwert an dessen negativem Ausgang zugeführt wird. Der Ausgang des Frequenzvergleichers 3 liefert einen Differenzwert (1)#f = fe - ft.As FIG. 1 shows, there is between the frequency input fe 5 and the frequency output a arranged a control loop, in the main branch 1 BGD-adjustable N-splitter 4 to 6 are cascaded in series, while in The feedback branch 2 BCD adjustable rate multipliers 7 to 9 cascading in Are connected in series. The BCD adjustable values for the N divisors or rate multipliers are designated with N1, N2, ..... Rn or K1, K2 ..... Kp. The input frequency e is given as a setpoint to a frequency comparator 3 arranged in the node, to which an actual value continues to be fed from the feedback branch 2 at its negative output will. The output of the frequency comparator 3 provides a difference value (1) #f = fe - ft.
Die gesamte Übertragungsfunktion der N-Teiler 4 bis 6 ist f a 1 (2) = # f No + 10.N1+10².N2+ .... + 10n.Nn Die gesamte Übertragungsfunktion der Rate-Multiplizierer 7 bis 9 ist ft (3) = K1.10-1 + K2.10-2 + ..... + Kp.10-p a Aus den Gleichungen (1), (2) und (3) ergibt sich (4) fa (No+10.N1+ ..... 10n-Nn) = fe-fa (K1.10-1+K2.10-2...The total transfer function of the N-divisors 4 to 6 is f a 1 (2) = # f No + 10.N1 + 10².N2 + .... + 10n.Nn The entire transfer function of the rate multipliers 7 to 9 is ft (3) = K1.10-1 + K2.10-2 + ..... + Kp.10-p a From equations (1), (2) and (3) we get (4) fa (No + 10.N1 + ..... 10n-Nn) = fe-fa (K1.10-1 + K2.10-2 ...
...+Kp.10-p) oder fa 1 = fe 10n.Nn+....10.N1+No+10-1.K1+10-2.K2+....10-p Die Gleichung (5) läßt erkennen, daß der Teilerfaktor, durch den die Eingangsfrequenz fe geteilt werden soll, unmittelbar BCD-einstellbar ist. ... + Kp.10-p) or fa 1 = fe 10n.Nn + .... 10.N1 + No + 10-1.K1 + 10-2.K2 + .... 10-p Equation (5) shows that the division factor by which the input frequency fe is to be divided, BCD can be set directly.
Beträgt beispielsweise die Eingangsfrequenz fe =34 170 Hz und soll diese in eine Ausgangsfrequenz fa=1000 Hz untersetzt werden, so ist ein Teiler von 34,17 einzustellen; die Einstellung erfolgt durch N1 = 3, No = 4, K1 = 1 und K2 = 7. Bei diesem Beispiel beträgt der Istwert St = + 170 Hz und der Differenzwert # f = 34 000 Hz.For example, if the input frequency is fe = 34 170 Hz and if this is to be reduced to an output frequency fa = 1000 Hz, then there is a divider adjust from 34.17; the setting is made with N1 = 3, No = 4, K1 = 1 and K2 = 7. In this example, the actual value is St = + 170 Hz and the difference value # f = 34,000 Hz.
Da der Istwert phasenstarr mit der Eingangsirequenz fe gekoppelt und kleiner als diese ist, Iäat t sich ein entsprechender Frequenzvergleicher 3 am Knotenpunkt leicht realisieren. Beispielsweise kann ein Frequenzvergleicher 3 mit einer in Figur 2 dargestellten Schaltanordnung versehen werden, bei welcher drei monostabile Multivibratoren 10 bis 12, ein RS-Flipp-Flopp 13 und ein UND-Gatter 14 vorgesehen sind. Anstelle dieser Ausführung sind jedoch zahlreiche andere, die entsprechende Vergleichsfunktion ausübende Schaltanordnungen geeignet.Since the actual value is phase-locked with the input frequency fe and is smaller than this, a corresponding frequency comparator 3 is located at the node easily realize. For example, a frequency comparator 3 with one shown in FIG 2 are provided switching arrangement in which three monostable multivibrators 10 to 12, an RS flip flopp 13 and an AND gate 14 are provided. Instead of however, there are numerous others of this design, the corresponding comparison functions exercising switching arrangements suitable.
Die für die Regelschleife vorgesehenen Bauteile, nämlich der Frequenzvergleicher , die 2t-Teiler 4 bis 6 und die Rate-Multiplizierer 7 bis 9 können entweder als diskrete Bauteile vorgesehen sein, oder es besteht die Möglichkeit, diese in Form von Baugruppen zu verwenden, wobei die N-Teil er und/oder Rate-Multiplizierer zu BCD-einstellbaren Baueinheiten zusammengefaßt sind. Eine bevorzugte Ausführungsform sieht vor, die vorgenannten Funktionsteile in IC-Schaltungen oder MSI-Schaltungen oder LSI-Schaltungen zu integrieren.The components provided for the control loop, namely the frequency comparator , the 2t divisors 4 to 6 and the rate multipliers 7 to 9 can be used as either discrete components may be provided, or there is the possibility of shaping them of assemblies to use, the N-part er and / or rate multipliers too BCD-adjustable units are summarized. A preferred embodiment provides the aforementioned functional parts in IC circuits or MSI circuits or to integrate LSI circuits.
Die erfindungsgemäße Schaltanordnung kann für beliebige Frequenzuntersetzungen Anwendung finden. Besonders geeignet ist sie für die Einstellung einer Frequenzuntersetzung bei magnetisch-induktiven Durchflußmessern, deren gemessene und weiterverarbeitete Spannungssignale mittels eines Spannungs-2requenz-Wandlers in proportionale Frequenzen verwandelt und mit Hilfe der neuartigen Schalt an ordnung untersetzt werden. Die untersetzten Frequenzwerte erlauben dann eine digitale Anzeige.The switching arrangement according to the invention can be used for any frequency reductions Find application. It is particularly suitable for setting a frequency reduction in the case of magnetic-inductive flow meters, their measured and further processed Voltage signals into proportional frequencies by means of a voltage 2-frequency converter transformed and reduced with the help of the new switching arrangement. the Reduced frequency values then allow a digital display.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792901315 DE2901315C3 (en) | 1979-01-15 | 1979-01-15 | Switching arrangement for a frequency divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792901315 DE2901315C3 (en) | 1979-01-15 | 1979-01-15 | Switching arrangement for a frequency divider |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2901315A1 true DE2901315A1 (en) | 1980-07-17 |
DE2901315B2 DE2901315B2 (en) | 1981-02-05 |
DE2901315C3 DE2901315C3 (en) | 1981-11-05 |
Family
ID=6060579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792901315 Expired DE2901315C3 (en) | 1979-01-15 | 1979-01-15 | Switching arrangement for a frequency divider |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2901315C3 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1921133B2 (en) * | 1968-05-08 | 1978-02-16 | Kombinat Veb Rft Fernmeldewerk Leipzig, Ddr 7027 Leipzig | Binary pulse division circuit - has binary counters with feedback lines to realise rational fractional dividers |
-
1979
- 1979-01-15 DE DE19792901315 patent/DE2901315C3/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1921133B2 (en) * | 1968-05-08 | 1978-02-16 | Kombinat Veb Rft Fernmeldewerk Leipzig, Ddr 7027 Leipzig | Binary pulse division circuit - has binary counters with feedback lines to realise rational fractional dividers |
Also Published As
Publication number | Publication date |
---|---|
DE2901315C3 (en) | 1981-11-05 |
DE2901315B2 (en) | 1981-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2825958C2 (en) | Magnetic or magnetic inductive material tester with zero point compensation device | |
DE2305291C3 (en) | Control circuit for regulating the amplitude of a signal | |
DE3519116C2 (en) | ||
DE2433080A1 (en) | CIRCUIT ARRANGEMENT FOR THE CONVERSION OF A BRIDGE DETUNCTION INTO A FREQUENCY CHANGE | |
DE2945538C2 (en) | ||
DE2612764C2 (en) | Voltage-frequency converter | |
DE2545535C3 (en) | Circuit for generating a DC output voltage corresponding to the logarithm of an AC input voltage | |
DE2615162B1 (en) | Circuit arrangement for linearizing the output signals from measuring sensors | |
DE3516590C2 (en) | ||
DE1763576A1 (en) | Electric control device | |
DE2901315A1 (en) | Frequency divider which divides input by real number - can be set using bcd signal without conversion | |
EP0053303B1 (en) | Volume compression and/or expansion circuit | |
DE1945125B2 (en) | ANALOG MULTIPLIER | |
DE19628257C1 (en) | Circuit arrangement for offset compensation | |
DE3109375C2 (en) | ||
DE3239309A1 (en) | Electronic resistor | |
DE3525201A1 (en) | Active low-pass filter circuit | |
DE1962725A1 (en) | Binary coded, decadic adjustable logarithmic divider | |
DE3725348A1 (en) | CIRCUIT ARRANGEMENT OF A VOLTAGE SOURCE WITH PRESETABLE VALUES OF THE SOURCE VOLTAGE AND THE INNER RESISTANCE | |
DE3039410C2 (en) | ||
DE2056808C (en) | Device for displaying digital signals | |
DE1616331C3 (en) | Frequency shifter | |
DE2330090C3 (en) | Bipolar voltage-frequency converter | |
DE2450252A1 (en) | Directional logic circuit for electronic electricity meter - delivers pulses whose frequency is proportional to electric power | |
AT411416B (en) | CIRCUIT ARRANGEMENT FOR DETERMINING THE DIVISION OF TWO MEASURING RESISTORS WITH AN A / D CONVERTER |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |