DE2741432A1 - Funktionsgenerator - Google Patents
FunktionsgeneratorInfo
- Publication number
- DE2741432A1 DE2741432A1 DE19772741432 DE2741432A DE2741432A1 DE 2741432 A1 DE2741432 A1 DE 2741432A1 DE 19772741432 DE19772741432 DE 19772741432 DE 2741432 A DE2741432 A DE 2741432A DE 2741432 A1 DE2741432 A1 DE 2741432A1
- Authority
- DE
- Germany
- Prior art keywords
- chain
- function generator
- amplifier stage
- output
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/64—Analogue/digital converters with intermediate conversion to phase of sinusoidal or similar periodical signals
- H03M1/645—Analogue/digital converters with intermediate conversion to phase of sinusoidal or similar periodical signals for position encoding, e.g. using resolvers or synchros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/26—Arbitrary function generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/665—Digital/analogue converters with intermediate conversion to phase of sinusoidal or similar periodical signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Description
e Dip!.-Ing. Curt Wallach
Dipl.-Ing. Günther Koch 7 L 1 L λ ? Dipl.-Phys. Dr.Tino Haibach
Dipl.-Ing. Rainer Feldkamp
D-8000 München 2 ■ Kaufingerstraße 8 ■ Telefon (0 89) 24 02 75 Telex 5 29 513 wakai d
Datum: ^- September 1977
Unser Zeichen: 16 029 "
Anmelder: ILC-Data Device Corporation
Airport International Plaza Bohemia, Long Island, New York II716
USA
Bezeichnung: Funktionsgenerator
809812/0816
Die Erfindung bezieht sich auf einen Punktionsgenerator und insbesondere auf einen Pestkörperkonverter, der zwei in Kaskade
geschaltete Verstärkerketten und Mittel benutzt, um an gewählten Punkten längs der Ketten Kreuzverbindungen herzustellen,
um das gewünschte Ausgangssignal mit einem hohen Genauigkeitsgrad zu erhalten.
Wenn man bisher einen Funktionsgenerator mit hoher Präzision zur Verfügung haben wollte, wurde eine Widerstandsschaltung
oder ein Autotransformator benutzt. Im ersteren Fall wird ein Potentiometer, das mehrere Abgriffe besitzt, an einen Ausgang
über eine MuItiplexsehaltung gekoppelt und ein Bezugssignal
wird an die Endanschlußklemmen angelegt. Im zweiten Fall hat die Transformatorwicklung oder im Falle eines Transformators
mit Primärwicklung und Sekundärwicklung, die Sekundärwicklung mehrere Abgriffe, die über eine Multiplexschaltung an eine
Ausgangsleitung angeschaltet sind. Eine hohe Genauigkeit erfordert notwendigerweise eine große Zahl solcher Abgriffe. Für
einen 14-stufigen Frequenzgenerator würde dies 2 * Abgriffe
erfordern. Dies führt zu einem höchst unzweckmäßigen Aufbau.
Die vorliegende Erfindung schafft eine Festkörperschaltung zur Erzielung der erwünschten Genauigkeit, und zwar in Verbindung
mit einem gegenüber bekannten Schaltungen vereinfachten und demgemäß betriebssicheren Aufbau.
Gemäß der Erfindung ist eine erste und zweite Kette von in Kaskade geschalteten Funktionsverstärkern vorgesehen, wobei
eine Kette einen Verstärkungsgrad von eins hat und die andere Verstärkerkette Verstärker aufweist, deren Verstärkung sich
proportional von einer benachbarten Stufe nach der nächsten ändert. Durch Kreuzverbindungen der Ketten an geeigneten Stufen
kann entweder die eine oder die andere Kette dazu benutzt
809812/0816
5 " 27AU32
werden, einen Ausgang zu erzeugen der eine Funktion eines Steuer- und/oder Bezugseingangs ist, wobei ein Ausgang erzeugt
wird, der von der tatsächlichen Wellenform um einen Betrag abweicht,
der bedeutend kleiner als bei bekannten Schaltungen ist, die bisher benutzt wurden um die gleiche Funktion durchzuführen.
Die Schaltung ist z.B. nützlich für Digital-Synchro-Wandler und Synchro-Digital-Wandler und für Koordinatenwandler.
Der Erfindung liegt die Aufgabe zugrunde, einen Festkörper-Funktionsgenerator
zu schaffen, der durch Benutzung einer ersten und zweiten Kette von in Kaskade geschalteten Verstärker eine
hohe Genauigkeit erhält, wobei eine Schaltstufe vorgesehen ist, um selektiv die beiden Ketten an irgendeiner gewünschten Stufe
miteinander zu verbinden, um dadurch den Ausgang mit hoher Genauigkeit zu erzielen.
Weiter bezweckt die Erfindung die Schaffung eines Generators, bei welchem der Verstärkungsgrad sich in der ersten bzw.
zweiten Kette proportional entlang der einen Kette ändert bzw. konstant und gleichförmig längs der anderen Kette ist, wodurch
die gewünschte Funktion am Ausgang wenigstens einer Kette simuliert wird.
Weiter bezweckt die Erfindung die Schaffung eines Funktionsgenerators, bei welchem warping-Widerstände in dem Funktionsgenerator
an stückweise linearen Segmenten der erzeugten Funktion benutzt werden, wobei die Segmente kleiner sind als die bisher
in herkömmlichen Funktionsgeneratoren benutzten Segmente.
Nachstehend wird ein Ausführungsbeispiel der Erfindung anhand
der Zeichnung beschrieben. In der Zeichnung zeigen:
809812/0816
6 " 27AU32
Fig. 1
und 2a Darstellungen, die zur Beschreibung der Vorteile der Erfindung nützlich sind;
Fig. 2 die Schaltung eines Funktionsgenerators, der die erfindungsgemäßen Prinzipien aufweist;
Fig. 3 ein Blockschaltbild eines Synchro-Digital-Wandlersystems,
bei dem die Schaltung nach Fig. 2 Anwendung findet;
Fig. 4,
5 u. 6 vereinfachte Blockschaltbilder, die Anwendungen
des Funktionsgenerators gemäß der Erfindung darstellen;
Fig. 7 ein Blockschaltbild eines Funktionsgenerators in
Multiplex-Ausbildung, der in Verbindung mit der Schaltung nach Fig. 2 für einen großen mehrstufigen
Funktionsverstärker benutzt werden kann,der einen Genauigkeitsgrad aufweist, der bisher mit bekannten
Systemen nicht erlangt werden konnte.
Fig. 1 zeigt einen Kreis 10, der die Beziehung von sin θ und/
oder cos θ zu irgendeinem Winkel θ repräsentiert. So ist z.B. für den Winkel θ die cos Funktion cos 0 während die sin Funktion
sin θ ist und die Werte sind längs der X-Achse bzw. der Y-Achse aufgetragen.
Um elektrisch cos θ und sind θ zu erzeugen, kann der Kreis in
Octanten eingeteilt werden, in denen lineare Darstellungen eines Jeden Kreisbogens durch lineare Segmente repräsentiert
sind, d.h. durch die Segmente 11a, 11b ..., 11g und 11h. Für
809812/0816 ./-
7 " 27AU32
θ sind die erhaltenen Werte cos θ und sind Θ, wobei El £ E2
den Fehler darstellt (d.h. die Abweichung von dem tatsächlichen Wert), der eine Folge der Benutzung des linearen Verfahrens
ist. Die Endpunkte, d.h. die Punkte 10a und ICb eines jeden linearen Segmentes, d.h. das Segment 11a ist ersichtlicherweise
fehlerfrei, d.h. mit einem minimalen Fehler behaftet während der maximale Fehler zwischen den Endpunkten auftritt.
Durch Benutzung von "warping"-Widerständen, die im einzelnen noch beschrieben werden, können die Funktionsgeneratoren die
lineare Darstellung in eine nicht-lineare Darstellung modifizieren (z.B. Segment 12a), welche dichter an die tatsächliche
Kurve herankommt (arc des Winkels 10 zwischen 10a und 10b) so daß der maximale Fehler stark vermindert wird.
Die Kombination der Benutzung von kleineren und kleineren lineargekoppelten Segmenten in Verbindung mit geeigneten warping-Widerständen
wird ein Funktionsgenerator geschaffen, der in der Lage ist, Ausgänge mit einem fast vernachlässigbaren Fehler zu liefern.
Die Anwendung der Erfindung bei einem Synchro-Digital-Wandler
ist in Fig. 2 dargestellt. Dabei kann der Wandler auch als alternative Ausführung eines Synchro-Koordinatenwandlers angesehen
werden, der dann einen Digitalwandler benutzt, um den gewünschten digitalen Ausgang zu erhalten. Fig. 2 zeigt demgemäß
einen R-D Wandler und es ist klar, daß herkömmliche Techniken benutzt werden können, um eine S-R Wandlung zu bewirken.
Wie aus Fig. 2 ersichtlich, weist der Funktionsgenerator 20 Eingangsklemmen 21, 22 auf, die Signale -C und +S empfangen,
die in der Wellenform A bzw. B nach Fig. 2 vorliegen. Zwischen 0° und 90° repräsentiert die Wellenform A sin Θ, während die
809812/0816 -/.
27AU32
Wellenform B cos θ repräsentiert. Durch Inversion der Wellenform
B zwischen 0° und 90° ist das Ergebnis cos θ (wobei 0°£
9 ^ 90° ist).
Wenn z.B. cos θ und sin θ gemäß Fig. 1 als Eingänge benutzt
werden und wenn man annimmt, daü es erwünscht ist das digitale Binärwort für den Winkel Θ. zu erhalten, wird ersichtlich, daß
Θ. von dem linearen Segment 11a abgeleitet werden kann, welches
zwischen den Punkten 10a und 10b verläuft. Der Fehlersignalausgang, der mit dem Schalter 30 gekoppelt ist (unter Steuerung des
Digitaleingangs der N-ten oder wenigstens einer hohen bit-Lage
des zu erzeugenden Digitalwortes), wird bei 40 verstärkt um einen Ausgang V zu erzeugen, wobei V = sind (A-B) (oder V=cos
(A-B)). Dieser Ausgang wird bei 50 demoduliert und bei 60 integriert, um einen Ausgangspegel V zu erhalten, wobei V = A-B.
Der Pegel am Ausgang 60a treibt einen spannungsgesteuerten Oszillator (VCO) 70, der Impulse mit einer Rate liefert, welche
eine Funktion der Spannung V, ist. Die Impulse stellen den Zähler 80 vor bzw. zurück, um einen Binärausgang zu liefern,
der gewählten Eingängen der logischen Austastschaltungen 21-1 bis 21-N zugeführt werden, um den Strompfad zu steuern, gefolgt
durch Eingangsanalogsignale bei der Erzeugung der Fehlersignale. Die logischen Gatter steuern die Arbeitsweise der Schalter S.
und S, - S , die als einpolige Umschalter arbeiten und nur einen ihrer Ausgänge mit ihrem jeweiligen Ausgang koppeln.
Jedes binäre bit repräsentiert einen speziellen diskreten Punkt längs des Kreises 10 (Fig. 1). Wenn das digitale Wort Null ist,
d.h. wenn alle bits 1-N eine binäre Null sind, dann sind die Eingänge der Gatter 21-1 bis 21-N logisch Null und die Ausgänge
sind logisch Null. Demgemäß sind alle Schalter S. und S, - S mit ihren Eingängen SAb und S1b - Snb an ihre Ausgänge SAc und
S1C- SnC angeschaltet. Demgemäß invertieren die Funktionsverstärker
22-1 und 23-1 einfach ihre Eingänge.
809812/0816
274U32
Da der Winkel θ größer ist als 0° aber kleiner als 90° wird das bedeutendste bit Bl Null (Θ 180°) und B2 wird Null
(Θ 90°). So wird der Ausgang bei 22-la + C, da der Funktionsverstärker 22-1 einfach das Signal, welches seinem
Invertierungseingang zugeführt wird, invertiert (der nicht invertierende Ausgang ist über den Schalter S» geerdet). Der
Ausgang bei 23-la wird ebenso -S (d.h. +s invertiert). Der
Ausgang bei 22-1 stellt den Winkel θ - 90° dar, während der Ausgang bei 23-1 den Winkel θ darstellt, d.h. θ liegt zwischen
den Endpunkten des linearen Segmentes zwischen 10a und 10c in Figur 1. Da θ kleiner als 45° ist (vgl. Fig. 1) wird das
bit B3 Null und die Werte R1 - 2 und R2 - 2 werden so gewählt,
daß ein Ausgang bei 22-2a geliefert wird, der eine lineare Darstellung der geraden Segmentlinie zwischen den Punkten 10a
und lOb darstellt. In gleicher Weise sind die Werte R, - 4 und
Rp - 4 so gewählt, daß sie eine lineare Darstellung der Segmentlinie
zwischen den Punkten des Kreises bilden, die bei 0° bzw. bei 22,5° liegen. Die Widerstandskombinationen R1-S bis
R-,-Ν und Rp - 5 bis Rp-N werden in gleicher Weise so gewählt,
daß die allgemeine Form für jede Stufe eine lineare Darstellung ergibt, welche durch 9 - 360° gegeben ist, wobei
2n
η = 1,2, ..., N und es wird die bit-Stellung des linearen Wortes
repräsentiert und je höher der Wert von n,desto geringer wird die Bedeutung des bits (N ist das am wenigsten bedeutende bit
(LSB) und 1 ist das bedeutsamste bit (MSB)).
In Jedem Fall erzeugen sämtliche Funktionsverstärker 23-2 bis 23-N Signale mit dem Verstärkungsgrad 1, während die Verstärker
22-1 bis 22-N Signale mit einem Verstärkungsgrad unter 1 erzeugen.
Es soll ein maximales Fehlersignal angenommen werden, d.h. der Inhalt des Zählers 80 ist Null und dann ist der Ausgang bei
22-N sind θ -(m+1) = 0, während der Ausgang bei 2J5-N = sin θ-mO
809812/0816
" 10 " 27AU32
ist, da n-0 und dann wird der maximale Fehler sin 9-0° bei
23-N erscheinen und er unterscheidet sich vom Fehlersignal sin 0- (afl)O oder sin Θ-0, welches bei 22-N erscheint, aber
der Anteil stellt das am wenigsten bedeutsame bit dar und dieser Wert ist abhängig von der Gesamtzahl von Stufen N,
die im Funktionsgenerator benutzt werden. Der maximale Fehler wird so von 23-N abgenommen und an den Verstärker 40 (Fig. 3)
über den Schalter 30 angelegt, dessen Steuereingang mit der LSB-Stellung gekuppelt ist und demgemäß befindet sich sein
Schaltarm in der strichlierten Stellung 30b1.
Wenn der erste Impuls im Zähler 80 gespeichert wird, zeigt die Zählung nunmehr eine binäre "1" in wenigstens einer bedeutsamen
bit-Stellung. Dies ändert BN in eine binäte "1" wodurch bewirkt wird, daß das Exklusiv-ODER-Gatter 21-N den
Ausgang vom Verstärker 22- (N-I) an den nicht invertierenden Eingang des Verstärkers 23-N legt, wodurch der Ausgang bei
23-N sin (Θ-0) wird, was nunmehr gleich dem Ausgang bei 22-N ist. Der "1" Pegel des bit BN schaltet auch den Arm des Schalters
30 aus der Stellung 30b1 in die Stellung 30b, so daß das
größte Fehlersignal noch mit dem Fehlerverstärker 40 gekoppelt ist (wobei die Ausgänge bei 22-N und 23-N gleich sind).
Der nächste Impuls von VCO 70 läßt den Fehler weiterrücken, so daß BN Null wird und B (N-I) eins wird. Das Exklusiv-ODER-Gatter
21-N bewirkt, daß der Schalter SN den Verstärker 22- (N-I) von
23-N abschaltet, während das Exklusiv-ODER-Gatter 21- (N-I) den Verstärker 22- (N-I) mit dem Eingang des Verstärkers 23- (N-I)
verbindet. So stellen die Stromzunahmen an der Stufe 22- N die Summe des Ausgangs am Verstärker 22- (N-I) und 22- (N-2)
dar, während der Ausgang des Verstärkers 23-N einen Stromwert hat, der am Ausgang von 22- (N-2) auftritt. So ist das
Fehlersignal bei 22-N = sin θ - 30, während das Fehlersignal bei 23-N gleich sin θ - 20 ist. Das größere Fehlersignal befindet
sich wieder am Ausgang von 23-N und der Schalter schaltet
809812/0816
27AU32
von 30b auf 30b1 um und das größere Fehlersignal wird wiederum
an VCO 70 angekoppelt.
Bei jeder weiteren Fortschaltung des Zählers 80 kehrt sich der Schalter SN um, so daß der Ausgang bei 23-N auf den Ausgang
bei 22-N wirkt bevor der Zähler um einen weiteren Schritt fortschaltet, so daß immer dann wenn ein wichtigerer Verstärker
in einer der Verstärkerketten geschaltet wird, der VCO immer mit dem Ausgang der gegenüberliegenden Kaskadenkette von Verstärkern
gekoppelt wird, um das Auftreten eines "Sprunges" ("glitch") im Ausgang zu verhindern.
Fig. 4 zeigt das Grundblockschaltbild des Funktionsgenerators gemäß Fig. 2 zur Benutzung bei einem Synchro-Digltal-Wandler.
Die in Fig. 2 angewandte Technik kann in einem Digital-Resolver-Wandler
gemäß Fig. 5 benutzt werden, wobei die Schaltungen 20 und 201 (ähnlich dem Schaltungsblock 20 gemäß Fig. 4) mit ihren
Eingängen 20a, 20b und 20a , 20b mit einem Bezugssignal R bzw. Erde in der dargestellten Weise verbunden sind. Wenn ein Digitalbinärwort,
welches θ entspricht, den Eingängen Bl1 BN und Bl-BN
zugeführt wird, dann repräsentieren die Ausgänge 2Od und 2Od (vgl. auch Fig. 2) R cos θ bzw. R sind Θ. Da die Ausgänge
20c und 2Od voneinander um wenigstens 2 LSB unterschieden sind ist es möglich, die Ausgänge 20c und 20c zu wählen, wenn dies
erforderlich ist. Der Bezugsträger R kann durch herkömmliche Demodulation entfernt werden wenn dies erforderlich ist.
Der Funktionsgenerator kann in einem Rechner-Resolver wie in Fig. 6 dargestellt, benutzt werden, wobei die Analogeingänge
(sin A, cos A) 20a, 20b und 20a und 20b in der dargestellten Weise zugeführt werden. Die Steuereingänge Bl-BN und Bl -BN
empfangen ein Binärwort, welches einen Winkel 0 repräsentiert. Die Ausgänge 2Od bzw. 2Od erzeugen Analogausgänge in Form eines
809812/0816
274U32
unterschiedlichen Signals, welches die Differenz zwischen A und θ repräsentiert, wobei 2Od cos (Α-Θ) erzeugt und 2Od
sin (Α-Θ) erzeugt.
Die Gruppe der am wenigsten bedeutsamsten bits kann durch eine lineare binär bewertete Leiterschaltung und zugeordnete Schalter
erfüllt werden, ohne daß die Genauigkeit hierdurch beeinträchtigt würde. So kann z.B. die Schaltung 20 gemäß Fig. 2
6 Stufen wie dargestellt aufweisen, und die übrigen Stufen können die Gestalt einer binär bewerteten Leiterschaltung
haben, wie aus Fig. 7 ersichtlich. Die Schalter SB und SC koppeln selektiv einen der Verstärker 22-7 oder 2JJ-7 an einen
Eingang der Schalter S8-SN und den anderen Verstärker an die verbleibende Reihe. Die Zweigwiderstände werden selektiv mit
einer von zwei gemeinsamen Leitungen 8l oder 82 verbunden, Je nach dem Binärzustand der Gruppe von LSB bits, B8-BN, die die
Schaltarme (z.B. S8a) der Schalter S8 bis SN steuern. Die Signale in der gemeinsamen Leitung 8j5 werden bei 84 verstärkt, um
das Fehlersignal e zu erzeugen, welches die Form e=sin (A-B)
aufweist.
Die "Verzerrungs"-Widerstände ("warping"-Widerstände), die benutzt
werden um die sin- und cos-Kurven nicht linear zu gestalten, werden von den Eigenwiderständen der Schalter SB und
SC gebildet. Stattdessem können die Verzerrungswiderstände auch die Gestalt diskreter Widerstandselemente aufweisen, die zwischen
den Ausgängen der Schalter SB und SC und den linken Enden der gemeinsamen Eingangsleitungen 81 und 82 angeordnet sind.
Durch die Kreuzkopplung der Ausgänge der Verstärker 22-7 und 23-7 über die Schalter SB und SC wird die oben erwähnte "Stufen"·
Bedingung ("glitch") eliminiert, welche in Verbindung mit Fig. 2 beschrieben wurde. Wenn alle Schaltarme S8a-SNa von der voll
ausgezogenen Stellung S8a in die strichlierte Stellung S8a' um-
809812/0816 ,
13 " 27U432
schalten und 22-7 und 23-7 vorher an die Leitungen 82 bzv/.
81 angeschlossen waren, dann kehren die Schalter SB und SC ihre Schaltstellung um und verbinden 22-7 mit der Leitung 81
und 23-7 mit der Leitung 82, so daß die Leitung 83 nicht die
Diskontinuität "see", die infolge der Tatsache auftritt, daß eine Schaltung an einer Bit-Stellung B7 vorgenommen wird,
welches eine bedeutsamere Bit-Stellung ist als die der Bits B8-BN. Dies geschieht zum Beispiel wenn die Bits B8-BN alle
eine binäre "l" sind und das Fehlersignal e noch größer ist als Null. Wenn der Zähler 80 um eins weiterzählt, werden alle
Bits B8-BN auf Null umgestellt und das Bit B7 auf eins. Da die Leitung 82 eine Verbindung herstellt, muß 22-7 durch den
hinzuaddierten Wert an der Stelle B7 geändert werden, und da diese Änderung gleich ist dem kumulativen zunehmenden Wert der
Leiterwiderstände Rl-RN müssen dann die Ausgänge von 22-7 und 23-7 umgekehrt an die Leitungen 81 und 82 angeschlossen werden,
so daß sich der Ausgang um das Zweifache des Zuwachswertes der Stufen Rl-RN ändert. Die in Fig. 7 benutzte Technik ist im
Einzelnen in der gleichzeitig mit vorliegender Anmeldung eingereichten Patentanmeldung der gleichen Anmelderin beschrieben
(prioritätsbegründende US-Patentanmeldung S/N 723,112 vom 14. September 1976). Dabei wird eine einzige Leiterschaltung in
Multiplexform benutzt, um dadurch die Notwendigkeit für eine oder zwei Leiterschaltungen zu eliminieren, die üblicherweise
bei bekannten Konvertern benutzt werden.
Die Erfindung wurde vorstehend in Verbindung mit einer bevorzugten
Ausführungsform beschrieben. Es ist Jedoch klar, daß Abwandlungen und Modifikationen getroffen werden können, ohne
den Rahmen der Erfindung zu verlassen.
809812/0816
Claims (5)
- Patentansprüche :Funktionsgenerator,dadurch gekennzeichnet, daß er eine erste und zweite Kette aufweist, die ihrerseits aus mehreren Funktionsverstärkerstufen bestehen, v/obei die Verstärker einer der Ketten in Kaskade geschaltet sind, daß den Stufen der zweiten Kette eine Schaltstufe zugeordnet ist, um selektiv die vorher benachbarte Stufe entweder der zweiten Kette oder der ersten Kette gemäß Eingangssteuerdaten zu steuern, daß der Ausgang jeder Verstärkerstufe der zweiten Kette an den Eingang der nächstbenachbarten Verstärkerstufe der ersten Kette angekoppelt ist, daß jede Kette einen Eingang aufweist, um ein Bezugssignal zu empfangen, welches der ersten Verstärkerstufe zugeführt wird und daß der Ausgang jeder Kette mit der letzten Verstärkerstufe in der Kette gekoppelt ist, wodurch wenigstens einer der Ausgänge ein Signal erzeugt, das eine Funktion der Bezugseingänge und der Steuereingänge ist.
- 2. Funktionsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß der Verstärkungsgrad in der zweiten Kette eins ist.
- 3. Funktionsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß der Verstärkungsgrad einer Verstärkerstufe in der ersten Kette proportional kleiner ist als der809812/0816 φ/<ORIGINAL INSPECTED~a~ 27AH32Verstärkungsgrad der nächst folgenden Verstärkerstufe.
- 4. Funktionsgenerator nach Anspruch 3» dadurch gekennzeichnet, daß bei einem Sinus/Kosinus-Funktionsgenerator der Verstärkungsgrad Jeder Verstärkerstufe durch den Ausdruck K · sind (θ - η^— ) gegeben ist, wobei K eine Konstante θ der zu messende Winkel und N die Verstärkerstufe ist, wobei M = 1,2,...N.
- 5. Funktionsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgänge der Ketten an die Schaltvorrichtung angekoppelt sind, daß eine binäre Widerstandsleiterschaltung vorgesehen ist, und daß die Schaltstufe die Ausgänge auf multiplexe Weise koppelt.809812/0816
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/723,111 US4119959A (en) | 1976-09-14 | 1976-09-14 | Multi-bit function generator |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2741432A1 true DE2741432A1 (de) | 1978-03-23 |
Family
ID=24904897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772741432 Withdrawn DE2741432A1 (de) | 1976-09-14 | 1977-09-14 | Funktionsgenerator |
Country Status (6)
Country | Link |
---|---|
US (1) | US4119959A (de) |
JP (1) | JPS5359342A (de) |
DE (1) | DE2741432A1 (de) |
FR (1) | FR2364509A1 (de) |
GB (1) | GB1571707A (de) |
NL (1) | NL7710072A (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5079549A (en) * | 1990-08-24 | 1992-01-07 | Dynamics Research Corporation | Digital resolver with a synchronous multiple count generation |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3264637A (en) * | 1963-05-31 | 1966-08-02 | Raytheon Co | Logarithmic converters |
US3509556A (en) * | 1967-07-10 | 1970-04-28 | Goodyear Aerospace Corp | Digital to analog converter |
US3696407A (en) * | 1969-08-21 | 1972-10-03 | Bendix Corp | Digital to synchro converter |
-
1976
- 1976-09-14 US US05/723,111 patent/US4119959A/en not_active Expired - Lifetime
-
1977
- 1977-09-14 NL NL7710072A patent/NL7710072A/xx not_active Application Discontinuation
- 1977-09-14 DE DE19772741432 patent/DE2741432A1/de not_active Withdrawn
- 1977-09-14 JP JP11116577A patent/JPS5359342A/ja active Pending
- 1977-09-14 GB GB38387/77A patent/GB1571707A/en not_active Expired
- 1977-09-15 FR FR7727866A patent/FR2364509A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
GB1571707A (en) | 1980-07-16 |
NL7710072A (nl) | 1978-03-16 |
US4119959A (en) | 1978-10-10 |
FR2364509B3 (de) | 1980-07-04 |
FR2364509A1 (fr) | 1978-04-07 |
JPS5359342A (en) | 1978-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3311067A1 (de) | Digital-analog-wandler hohen aufloesevermoegens | |
DE3221305A1 (de) | Digital/analog-wandler | |
EP0274767B1 (de) | Verfahren und Schaltungsanordnung zur Ermittlung der Stellung des Abgriffes eines Widerstandsferngebers | |
DE2316663C3 (de) | Nichtlinearer Digital-Analog-Wandler | |
DE1762157C3 (de) | Vorrichtung zum Umsetzen von analogen Signalen, die einer monoton zunehmenden Funktion entsprechen, in digitale Werte. Ausscheidung aus: 1412744 | |
DE4320691C2 (de) | D/A-Wandler | |
DE2850059A1 (de) | Digital/analog-wandler | |
DE1762407B1 (de) | Analog digital umsetzerstufe | |
DE1300967B (de) | Rueckkopplungscoder fuer die Pulscodemodulation | |
DE2741432A1 (de) | Funktionsgenerator | |
DE2620969C2 (de) | Digital-Analogwandler bei einem Lagemeßsystem | |
DE1287622B (de) | ||
DE2906740A1 (de) | Verfahren zur erhoehung der genauigkeit ein digital-analog- bzw. analog-digital- wandlers und schaltungsanordnung zur durchfuehrung des verfahrens | |
CH647112A5 (de) | Schaltungsanordnung zur gewinnung einer zu der impulsdichte einer impulsfolge proportionalen steuerspannung. | |
DE2905116C2 (de) | ||
DE2343092A1 (de) | Programmierbarer funktionsgenerator | |
DE1588731B1 (de) | Adaptionsverfahren und -einrichtung fuer Regelkreise | |
DE1537049B2 (de) | Digital-analog-umsetzerschaltung zur lieferung von analogspannungen, die funktionen eines durch digitale eingangssignale dargestellten winkels sind | |
DE2614751B2 (de) | Schaltungsanordnung zur Umwandlung eines digitalen Signals in ein stochastisches Signal | |
DE1925915A1 (de) | Umsetzer | |
DE1537049C3 (de) | Dtgital-Analog-Umsetzerschaltung zur Lieferung von Analogspannungen, die Funktionen eines durch digitale Eingangssignale dargestellten Winkels sind | |
DE1297145B (de) | Einstellbare Spannungsquelle zum Erzeugen nichtlinear quantisierter Spannungswerte | |
DE1954911A1 (de) | Analog-Digital-Codierer | |
DE1537933C3 (de) | Funktionsveranderbarer Analog Digitalwandler | |
DE1537557B2 (de) | Binaere kodierungsstufe fuer einen stufenkoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |