DE2715750A1

DE2715750A1 - TEST CIRCUIT FOR A MICROCOMPUTER

Info

Publication number: DE2715750A1
Application number: DE19772715750
Authority: DE
Inventors: Alexander Dipl Ing Hoerder; Dirk Dipl Ing Stoffregen
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-04-07
Filing date: 1977-04-07
Publication date: 1978-10-12
Also published as: DE2715750C3; ATA244078A; CH626184A5; DE2715750B2

Abstract

For a microcomputer which consists of a microprocessor (CPU), input and output chips (ET, AT), at least one system memory (SSR) and a status memory (ZR), a test circuit is provided. This circuit has the task of providing the information of the internal registers of the microprocessor for external purposes, for example for display, during a software test. This does not change the user programs provided for the microcomputer and does not impair the operation of the microcomputer itself. For this purpose, certain machine cycles in which the information of the internal registers of the microprocessor exist on the data bus (DS) of the microcomputer, are determined with the aid of a machine cycle counter (MR). To request this operation, the machine cycle counter (MR) controls a separate register read program memory (RLSR), the information of which is used instead of that of the system memory (SSR) of the microcomputer. The microcomputers equipped with the test circuit are used in protection circuits, for example in railway protection engineering. <IMAGE>

Description

Testschaltung für einen MikrocomputerTest circuit for a microcomputer

Die Erfindung bezieht sich auf eine Testschaltung für einen Mikrocomputer, der im wesentlichen aus einem Mikroprozessor besteht, an dessen Datenbus ein Systemspeicher für Programme und Daten sowie Ein- und Ausgabeeinheiten angeschlossen sind, die durch über einen Adressenbus geführte Adressen und gesonderte Steuersignale aktiviert werden, sowie mit einem an dem Datenbus liegenden Zustandsspeicher für Zustandsinformationen.The invention relates to a test circuit for a microcomputer, which essentially consists of a microprocessor with a system memory on its data bus for programs and data as well as input and output units are connected that activated by addresses routed via an address bus and separate control signals as well as with a status memory for status information located on the data bus.

Seit einigen Jahren ist auf dem Elektronikmarkt ein neues Bauelement vorhanden, der Mikroprozessor. Er enthält ein Computer-Steuer- und Rechenwerk auf einem einzigen Halbleiterchip unter Vereinigung mehrerer tausend Bauelemente. Im Rechenwerk des Mikroprozessors werden arithmetische und logische Operationen ausgeführt; das Steuerwerk sorgt ausschließlich für die ordnungsgerechte Ausführung der eingegebenen Befehle.A new component has been on the electronics market for several years present, the microprocessor. It contains a computer control and arithmetic unit a single semiconductor chip combining several thousand components. in the The arithmetic unit of the microprocessor is used to perform arithmetic and logical operations; the control unit only ensures the correct execution of the entered Commands.

Der Mikroprozessor stellt quasi das Herz eines Mikrocomputers dar, wobei je nach der Aufgabenstellung in Verbindung mit dem Mikroprozessor eine mehr oder weniger große Anzahl weiterer hochintegrierter Bauelemente zur Anwendung kommt. Da bei vielen Mikroprozessoren der erforderliche Taktgeber nicht mit in dem Baustein integriert ist, wird die Taktstromversorgung durch ein externes Bauelement realisiert. Eine weitere wesentliche Funktionseinheit des Mikrocomputers ist der Systemspelcher, der meist aufgeteilt wird in einen Programmspeicher, in welchem das für den jeweiligen Verwendungszweck des Mikrocomputers erforderliche Anwenderprogramm fest, also gegen Stromausfall gesichert, enthalten ist. Als Speicher dienen in den Fällen Festwertspeicher mit wahlfreiem Zugriff (ROM). Der andere Teil des Systemspeichers ist der Datenspeicher, der diejenigen Informationen speichert, die sich ständig ändern. Für diesen Anwendungsfall werden Schreib-Lese-Speicher mit wahlfreiem Zugriff (RAM) eingesetzt.The microprocessor represents the heart of a microcomputer, depending on the task in connection with the microprocessor one more or less large number of other highly integrated components is used. Since many microprocessors do not have the required clock in the module is integrated, the clock power supply is implemented by an external component. Another essential functional unit of the microcomputer is the system memory, the is mostly divided into a program memory in which the user program required for the particular application of the microcomputer fixed, i.e. secured against power failure, is included. The Cases of read only memory with random access (ROM). The other part of the system memory is the data store that stores the information that is constantly changing change. Read / write memories with random access are used for this application (RAM) inserted.

Weitere Komponenten zum Aufbau des Mikrocomputers sind die Ein-und Ausgabebausteine, über welche der Mikrocomputer mit der Umwelt verbunden ist. Der bzw. die Systemspeicher sowie die Ein-und Ausgabeeinheiten des Mikrocomputers sind mit dem Mikroprozessor einerseits über einen bidirektionalen Datenbus und andererseits über einen Adressenbus verbunden. Über den Datenbus werden wahlweise Daten eingegeben bzw. ausgegeben. Zu besonderen Zeitlagen, bei denen sichergestellt ist, daß auf dem Datenbus noch keine Daten vorhanden sind, werden vom Mikroprozessor ferner die sogenannten Zustandsinformationen an Zustandsspeicher ebenfalls über den Datenbus ausgegeben, wobei diese Informationen zu späteren Zeitpunkten zu Steuerzwecken dienen.Further components for the construction of the microcomputer are the input and Output modules through which the microcomputer is connected to the environment. Of the or the system memory and the input and output units of the microcomputer with the microprocessor on the one hand via a bidirectional data bus and on the other hand connected via an address bus. Data can optionally be entered via the data bus or issued. At special times when it is ensured that on the data bus is not yet available, the microprocessor also the so-called status information to status memory also via the data bus This information will be used for tax purposes at a later date.

Diese und weitere bekannte technische Merkmale von Mikroprozessoren sind beschrieben in der Firmendruckschrift der Firma INTEL CORPORATION unter der Bezeichnung ~From CPU to software, Nr. MCS-064-474/25K, 1974.These and other well-known technical features of microprocessors are described in the corporate publication of INTEL CORPORATION under Designation ~ From CPU to software, No. MCS-064-474 / 25K, 1974.

Zur Durchführung eines Softwaretestes auf einem anwendungsspezifischen Mikrocomputer stehen dem Anwender zahlreiche Steuersignale zum Beeinflussen des Programmablaufs zur Verfügung.To carry out a software test on an application-specific Microcomputers are available to the user numerous control signals to influence the Program sequence available.

Zur Beurteilung der verschiedenen Programmzustände, z.B. von einem von außen hervorgerufenen Programmstop, ist die Kenntnis der in den internen Registern des Mikroprozessors enthaltenen Informationen unumgänglich, da diese Informationen wichtige, den Programmlauf beeinflussende Daten und Markierungen enthalten. Diese internen Register des Mikroprozessors können aber nicht ohne weiteres von außen markiert werden.To assess the various program states, e.g. from one externally caused program stop is the knowledge of the internal registers The information contained in the microprocessor is inevitable as this information contain important data and markings that influence the program run. These internal registers of the microprocessor cannot easily be accessed from the outside be marked.

Nun liegen aber die Informationen der internen Register des Mikroprozessors bei der Ausführung einiger Befehle während bestimmter Maschinenzyklen auf dem Datenbus; eine Begutachtung dieser Informationen reicht jedoch nicht aus, da es vom Zufall abhängt, ob in einem betrachteten Zeitraum wirklich alle internen Register des Mikroprozessors im Rahmen des gewünschten Softwaretestes berücksichtigt werden. Mit anderen Worten ausgedrUckt ist also bei einer derartigen Vorgehensweise keine Vollständigkeit des Softwaretestes garantiert; im übrigen würde ein wiederholtes Ansprechen von gleichen internen Registern den Softwaretest durch unnötige Schreibarbeit zusätzlich zeitlich belasten.The information from the internal registers of the microprocessor is now available when executing some instructions during certain machine cycles on the data bus; However, an appraisal of this information is not sufficient as it is a matter of chance depends on whether all internal registers of the microprocessor are actually used in a given period of time be taken into account as part of the desired software test. In other words In terms of such an approach, the Software tests guaranteed; otherwise a repeated addressing of the same would be internal registers also timed the software test through unnecessary paperwork burden.

Um für den gewünschten Softwaretest vom jeweiligen Anwenderprogramm unabhängig zu werden, wäre es denkbar, ein Unterprogramm anzuwenden, das beim Aufrufen sämtliche internen Register des Mikroprozessors anspricht und auf diese Art und Weise für die Vollständigkeit des Registertestes sorgen würde. Das besagte Unterprogramm müßte von außen her durch einen INTERRUPT aktiviert werden, der im übrigen für diese Funktion reserviert werden müßte.In order for the desired software test from the respective user program to become independent, it would be conceivable to use a subroutine that, when called all internal registers of the microprocessor responds and in this way and Way would ensure the completeness of the register test. The said subroutine would have to be activated from the outside by an INTERRUPT, the rest for this Function would have to be reserved.

Der Nachteil dieser Methode ist darin zu sehen, daß für den Anwender eine Beeinträchtigung der Funktionen des betreffenden Mikrocomputers eintritt, womit der so realisierte Softwaretest aus diesem Grunde nicht geeignet erscheint.The disadvantage of this method is to be seen in the fact that for the user an impairment of the functions of the relevant microcomputer occurs, with which the software test implemented in this way does not seem suitable for this reason.

Der Erfindung liegt die Aufgabe zugrunde, eine Testschaltung für einen Mikrocomputer der eingangs genannten Art zu schaffen, die es gestattet, im Rahmen eines Softwaretestes die Informationen der internen Register des Mikroprozessors für externe Verwendungszwecke, z.B. eine Anzeige, zur Verfügung zu stellen, wobei keine Veränderung des für den Mikrocomputer vorgesehenen Anwenderprogrammsystems und keine Beeinträchtigung der Funktionsweise des Mikrocomputers selbst eintreten sollen.The invention is based on the object of a test circuit for a To create microcomputer of the type mentioned, which allows in the context a software test the information of the internal registers of the microprocessor for external purposes, e.g. to make an advertisement available, whereby no change in the user program system provided for the microcomputer and the operation of the microcomputer itself will not be impaired should.

Ferner sollen die internen Register des Mikroprozessors vor und nach der Ausführung des Softwaretestes denselben Informations-Inhalt aufweisen.Also, the internal registers of the microprocessor are said to be before and after the execution of the software test have the same information content.

Erfindurigsgemäß wird die Aufgabe dadurch gelöst, daß ein durch die Synchronisierungssignale des Mikroprozessors fortschaltbarer Maschinenzykluszähler mit zwei nachgeordneten Umsetzern vorgesehen ist, wobei der erste Umsetzer mehrere Ausgänge für besondere Steuersignale aufweist, von denen der eine Ausgang, der während Jedes Maschinenzyklus Operations-Code lesen" ein Steuersignal EXPR führt, mit Sperreingängen von Schaltverstärkern verbunden ist, welche die zum Aktivieren des Systemspeichers und der Ein- und Ausgabeeinheiten vorhandenen Steuersignale weiterleiten, daß an den zweiten Umsetzer ein ein Testprogramm enthaltener Registerleseprogrammspeicher angeschlossen ist, der zum Wirksamschalten mit dem Steuersignal EXPR des ersten Umsetzers und ausgangsseitig mittelbar mit dem Datenbus verbunden ist, an den ferner mittelbar ein durch einen zugeordneten Adressenzähler steuerbarer Speicher zu Aufnahme von Informationen aus den internen Registern des Mikroprozessors angeschlossen ist.According to the invention, the object is achieved in that a through the Synchronization signals of the microprocessor, progressive machine cycle counter is provided with two downstream converters, the first converter several Has outputs for special control signals, one of which is output during Each machine cycle read operation code "carries a control signal EXPR, with locking inputs connected by switching amplifiers, which are responsible for activating the system memory and the input and output units forward existing control signals that to the second converter a register reading program memory containing a test program is connected, which is to be activated with the control signal EXPR of the first Converter and the output side is indirectly connected to the data bus, to the further indirectly a memory controllable by an assigned address counter to receive of information from the internal registers of the microprocessor.

Mit Hilfe der erfindungsgemäßen Testschaltung ist es in vorteilhafter Weise möglich, ohne Beeinträchtigung der Funktionen des Mikrocomputers die internen Register des Mikroprozessors per Befehl anzusprechen, wobei ein spezielles Programm für die Registerlesefunktion vorgesehen werden kann, das nicht im Systemspeicher des Mikrocomputers enthalten ist, sondern im Registerleseprogrammspeicher der Testschaltung.It is more advantageous with the aid of the test circuit according to the invention Way possible without affecting the functions of the microcomputer's internal Address the register of the microprocessor by command, using a special program can be provided for the register read function that is not in system memory of the microcomputer, but in the register reading program memory of the test circuit.

Beim Eingeben wn externen Befehlen im Rahmen eines Softwaretestes in den regulären Programmablauf des Mikrocomputers muß der aktuelle Befehlszählerstand des Mikroprozessors gerettet und verändert werden. Da der Befehlszähler des Mikroprozessors von außen Jedoch nicht unmittelbar angesteuert werden kann, kann der Befehlszählerstand in vorteilhafter Weise entweder mit Hilfe einer nicht maskierbaren bzw. höchstprioren Interuptanforderung oder durch das Einschleifen eines CALL-Befehls gerettet werden.When entering external commands as part of a software test The current instruction count must be included in the regular program sequence of the microcomputer of the microprocessor can be saved and changed. Because the instruction counter of the microprocessor However, it cannot be controlled directly from the outside, the command counter reading advantageously either with the help of a non-maskable or highest priority Interrupt request or by looping in a CALL command.

In beiden Fällen wird der Befehlszählerstand des Mikroprozessors selbsttätig in einen Kellerspeicher gegeben, wo eine beliebige Veränderung vorgenommen werden kann. Auf diese Art und Weise kann für einen gewünschten Softwaretest von der Testschaltung ausgehend in dem Mikrocomputer ein spezielles Programm unter einer beliebigen Adresse gestartet bzw. fortgesetzt werden.In both cases, the microprocessor's command count becomes automatic put in a basement where any changes can be made can. In this way, for a desired software test, the test circuit outgoing a special program is started in the microcomputer at an arbitrary address or to be continued.

Eine vorteilhafte Weiterbildung der Erfindung sieht zum manuellen Starten der Testschaltung vor, daß zum Wirksamschalten des Maschinenzykluszählers ein Steuereingang dieses Zählers mit dem Ausgang eines Kippgliedes verbunden ist, dessen Setzeingang durch ein UND-Glied steuerbar ist, von dem ein Eingang durch einen Tastenkontakt schaltbar und der zweite Eingang mit demwenigen Ausgang des Zustandspeichers verbunden ist, der die Zustandsinformation ausgibt, die besagt, daß der aktuelle Zyklus der Lesezyklus des ersten Befehlsbytes ist und daß der Rücksetzeingang des Kippgliedes mit einem der Ausgänge des ersten Umsetzers verbunden ist.An advantageous development of the invention provides for manual Start the test circuit before that to activate the machine cycle counter a control input of this counter is connected to the output of a trigger element, whose set input can be controlled by an AND element, one input of which is through a switchable button contact and the second input with the little output of the State memory is connected, which outputs the state information that says that the current cycle is the read cycle of the first command byte and that the reset input of the flip-flop is connected to one of the outputs of the first converter.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird nachstehend näher erläutert.An embodiment of the invention is shown in the drawing and is explained in more detail below.

Im Hinblick auf eine gute Übersichtlichkeit der Zeichnung sind für den Mikrocomputer nur einige wesentliche Baugruppen dargestellt. Dabei wird nicht Bezug genommen auf einen speziellen Mikrocomputer bzw. ein spezielles Anwenderprogramm, da die Erfindung grundsätzlich nicht beschränkt ist auf ein bestimmtes Mikrocomputersystem des einen oder anderen Herstellers.With a view to clarity of the drawing, are for the microcomputer shown only a few essential assemblies. It won't Reference to a special microcomputer or a special user program, since the invention is in principle not restricted to a specific microcomputer system of one or the other manufacturer.

Ein grundsätzlicher Baustein des Mikrocomputers ist der Mikroprozessor CPU selbst, an den ein externer Taktgeber TG angeschlossen ist. Dieser Taktgeber erzeugt u.a. die beiden Steuertakte 11 und &2. An den bidirektionalen Datenbus DS sowie an den Adressenbus AS des Mikroprozessors CPU sind ein Systemspeicher SSR, eine Eingabeeinheit ET sowie eine Ausgabeeinheit AT angeschlossen. Der Systemspeicher SSR dient zur Aufnahme von Programmen und Daten und kann je nach Anwendungsfall des Mikrocomputers aus mehreren, durchaus verschiedenen Speichern aufgebaut sein. Entsprechendes gilt sinngemäß für die Eingabeeinheit ET, die ufer Eingangsleitungen EG Informationen eines durch den Mikrocomputer zu steuernden Prozesses erhält; es können also mehrere verschiedene Eingabeeinheiten vorgesehen werden. So können Je nach Aufbau des Mikrocomputers auch mehrere Ausgabeeinheiten vorgesehen werden, die Uber Ausgangsleitungen AG die vom Mikrocomputer erarbeiteten Informationen zur Prozeßsteuerung ausgeben.The microprocessor is a fundamental component of the microcomputer CPU itself, to which an external clock generator TG is connected. This clock generates, among other things, the two control cycles 11 and & 2. To the bidirectional data bus DS and on the address bus AS of the microprocessor CPU are a system memory SSR, an input unit ET and an output unit AT are connected. The system memory SSR is used to record programs and data and can be used depending on the application of the microcomputer can be made up of several, quite different memories. The same applies mutatis mutandis to the input unit ET, the ufer input lines EG receives information of a process to be controlled by the microcomputer; it so can several different input units can be provided. Thus, depending on the structure of the microcomputer, several output units can also be provided are, the Uber output lines AG the information compiled by the microcomputer output for process control.

Eine weitere wesentliche Baugruppe des Mikrocomputers ist ein Zustandsspeicher ZR, der ebenfalls mit dem Datenbus DS des Mikroprozessors CPU verbunden ist. Der Zustandsspeicher ZR hat die Aufgabe, die Jeweils zu Beginn eines Jeden Zyklus auf dem Datenbus DS vorhandenen Zustandsinformationen zwischenzuspeichern. Der Zustandsspeicher ZR ist ferner mit dem Taktgeber TG zur uebernahme des Steuertaktes ml und außerdem mit einem Steuersignalausgang A1CPU des Mikroprozessors CPU zur Übernahme eines Synchronisierungssignals SYNC verbunden. Die dem Zustandsspeicher ZR nachgeschaltete Verknüpfungsschaltung VSG besteht in der Praxis in bekannter Weise aus einer Anzahl von Verknüpfungsgliedern, welche die Aufgabe haben, die im Zustandsspeicher ZR zwischengespeicherte Zustandsinformation mit Steuersignalen DBIN bzw. WR zu verknüpfen, die über die Ausgänge A2CPU bzw. A3CPU des Mikroprozessors CPU ausgegeben werden. Die in der Verknüpfungsschaltung VSG gebildeten Steuersignale IOW, IOR, MEMR und MEMW mit der Bedeutung "Ausgabeeinheit schreiben", "Eingabeeinheit lesen", "Speicher lesen" und ~Speicher schreiben" werden über die Ausgänge Al bis A4 der VerknUpfungsschaltung VSG an die diesen Ausgängen zugeordnete Schaltverstärker SCR1 bis SCR4 geleitet, die Bestandteil der Testschaltung sind.Another essential component of the microcomputer is a status memory ZR, which is also connected to the data bus DS of the microprocessor CPU. Of the State memory ZR has the task of each at the beginning of each cycle to temporarily store status information present on the data bus DS. The state memory ZR is also with the clock TG to take over the control clock ml and also with a control signal output A1CPU of the microprocessor CPU to take over a Synchronization signal SYNC connected. The one connected downstream of the status memory ZR In practice, logic circuit VSG consists in a known manner of a number of logic elements which have the task of temporarily storing those in the state memory ZR Link status information with control signals DBIN or WR, which are transmitted via the Outputs A2CPU or A3CPU of the microprocessor CPU are output. The one in the Logic circuit VSG formed control signals IOW, IOR, MEMR and MEMW with the Meaning "write output unit", "read input unit", "read memory" and ~ Write memory "are sent via the outputs A1 to A4 of the logic circuit VSG to the switching amplifiers SCR1 to SCR4 assigned to these outputs, which are part of the test circuit.

Wie weiter unten noch näher ausgeführt wird, haben diese Schaltverstärker die Aufgabe, zu einem bestimmten Zeitpunkt keines der zugeführten Steuersignale durchzulassen, so daß also der Systemspeicher SSR, die Eingabeeinheit ET bzw. die Ausgabeeinheit AT nicht aktiviert werden können. In diesem Zustand ist also kein Datentransfer von oder zu diesen Einrichtungen möglich.As will be explained in more detail below, these have switching amplifiers the task of not having any of the supplied control signals at a certain point in time let through, so that the system memory SSR, the input unit ET or the Output unit AT cannot be activated. So in this state there is no Data transfer from or to these facilities is possible.

Zum Sperren der Schaltverstärker SCR1 bis SCR4 dient ein gemeinsames Steuersignal EXPR einer noch näher zu erläuternden Einrichtung UR1 in der Testschaltung. Die Testschaltung für den in seinen wesentlichen Baugruppen beschriebenen Mikrocomputer enthält weiterhin einen Maschinenzykluszähler MR, dessen dynamischer Fortschalteingang E1MR mit dem Steuersignalausgang A1CPU des Mikroprozessors CPU verbunden ist, der vor Jedem Maschinenzyklus das Synchronisierungssignal SYNC ausgibt. Der Maschinenzykluszähler MR hat einen Steuereingang E2MR, auf welchen zum Wirksamschalten des Zählers ein diesbezügliches Steuersignal gegeben wird. Ohne dieses Steuersignal ist der Maschinenzykluszähler MR abgeschaltet, so daß die zugeführten Synchronisierungssignale SYNC den Maschinenzykluszähler aus seiner Grundstellung nicht weiterschalten können.A common one is used to block the switching amplifiers SCR1 to SCR4 Control signal EXPR of a device UR1 to be explained in more detail in the test circuit. The test circuit for the microcomputer described in its essential assemblies contains also a machine cycle counter MR, whose dynamic incremental input E1MR is connected to the control signal output A1CPU of the microprocessor CPU, which is before Outputs the synchronization signal SYNC in every machine cycle. The machine cycle counter MR has a control input E2MR, which is used to activate the counter related control signal is given. The machine cycle counter is without this control signal MR switched off, so that the supplied synchronization signals SYNC the machine cycle counter cannot advance from its basic position.

An den Maschinenzykluszähler MR ist ein erster Umsetzer UR1 in Form eines programmierbaren Festwertspeicherbausteines (ROM) angeschlossen, der die Aufgabe hat, in Abhängigkeit von der Zählerstellung des Maschinenzykluszählers MR besondere Steuersignale zu erzeugen, welche über die Ausgänge AG1, AG2 bzw. AG3 an nachgeordnete Einrichtungen ausgegeben werden. Von diesen besonderen Steuersignalen wurde bereits das Steuersignal EXPR erwähnt, welches u.a. zum Sperren der Schaltverstärker SCR1 bis SCR4 dient.A first converter UR1 is in the form of the machine cycle counter MR a programmable read-only memory component (ROM) connected, which does the job has, depending on the counter setting of the machine cycle counter MR, special Generate control signals, which via the outputs AG1, AG2 or AG3 to downstream Facilities are issued. Of these special control signals has already been the control signal EXPR mentioned, which inter alia for blocking the switching amplifier SCR1 until SCR4 is used.

Zu diesem Zweck sind die Sperreingänge dieser Schaltveratärker mit dem Ausgang AGl des Umsetzers UR1 verbunden. An diesen Ausgang sind ferner die Steuereingänge ERLSR und EBR eines Registerleseprogrammspeichers RLSR sowie eines bidirektionalen Bustreibers BR angeschlossen. Mit dem Maschinenzykluszähler MR ist noch ein zweiter Umsetzer UR2 verbunden, der in Abhängigkeit vom Zählerstand des Maschinenzykluszählers MR den Registerleseprogrammspeicher RLSR adressiert. Die Ausgabe eines Registerleseprogrammes erfolgt über den erwähnten Bustreiber BR auf den Datenbus DS dann, wenn das besondere Steuersignal EXPR vorliegt, wobei dann gewährleistet ist, daß weder der Systemspeicher SSR, noch die Ein- oder Ausgabeeinheit ET/AT Informationen aufnehmen oder abgeben kann.For this purpose, the blocking inputs of these switching amplifiers are also included connected to the output AGl of the converter UR1. The control inputs are also connected to this output ERLSR and EBR of a register reading program memory RLSR and a bidirectional one Bus driver BR connected. There is a second one with the machine cycle counter MR Converter UR2 connected, which depends on the count of the machine cycle counter MR addresses the register reading program memory RLSR. The output of a register reading program takes place via the mentioned bus driver BR on the data bus DS when the special Control signal EXPR is present, in which case it is ensured that neither the system memory SSR, nor the input or output unit ET / AT receive or deliver information can.

Ein Ausführungsbeispiel eines Registerleseprogrammes, das im Registerleseprogrammspeicher RLSR enthalten ist und für Mikrocomputer auf der Basis des Systems SAB8080 gilt, ist nachfolgend aufgeführt.One embodiment of a register read program that resides in register read program memory RLSR is included and applies to microcomputers based on the SAB8080 system, is listed below.

DI Interrupt sperren RST 0 Befehlszähler retten XTH L DCX H DCX If XTH L Korrektur des Befehlszählers PUSH H PUSH D PUSH B Registerinhalte im Kellerspeicher ablagern PUSH PSW # POP PSW POP B POP D POP H Kellerspeicher auslagern EI Interrupt freigeben RET Befehlszähler umladen Eine weitere wesentliche Baugrupppe der Testschaltung ist ein Speicher für Registerinhalte SR, der in Verbindung mit einem Adressenzähler AR arbeitet und durch den Bustreiber BR zu gegebener Zeit mit dem Datenbus DS zur Aufnahme von Informationen aus internen Registern des Mikroprozessors CPU verbunden ist.DI block interrupt RST 0 save command counter XTH L DCX H DCX If XTH L Correction of the command counter PUSH H PUSH D PUSH B Store register contents in the stack. PUSH PSW # POP PSW POP B POP D POP H Relocate stack storage EI enable interrupt RET reload command counter Another essential component of the test circuit is a memory for register contents SR, which works in connection with an address counter AR and via the bus driver BR at a given time with the data bus DS to receive information from internal registers of the microprocessor CPU is connected.

Der Speicher für Registerinhalte SR kann als Schreib-Lese-Speicher mit wahlfreiem Zugriff (RAM) ausgeführt sein.The memory for register contents SR can be used as read-write memory be designed with random access (RAM).

Zum Starten der Testschaltung ist ein Tastenkontakt TT vorgesehen, der in Verbindung mit einem Widerstand R und einem Nichtglied NG ein UND-Glied UD1 steuert, derart, daß nur bei geschlossenem, also betätigtem Tastenkontakt TT über das Nichtglied NG logisch L zugeführt wird. Andererseits ist das UND-Glied UD1 mit demJenigen Ausgang A1ZR des Zustandsspeichers ZR verbunden, der jeweils die zwischengespeicherte Zustandsinformation M1 ausgibt. Bei dieser liegt die Aussage des Mikroprozessors CPU vor, daß der aktuelle Zyklus der Lesezyklus des ersten Befehlsbytes ist. An das UND-Glied UD1 ist mit seinem dynamischen Steuereingang EMKD ein monostabiles Kippglied MKD angeschlossen, das ein bistabiles Kippglied BKD über dessen Setzeingang S steuert. Der flücksetzeingang R des bistabilen Kippgliedes BKD ist mit dem Ausgang AG3 des ersten Umsetzers UR1 verbunden. Ausgangsseitig ist an das monostabile Kippglied MKD noch der Rücksetzeingang des Adressenzählers AR angeschlossen. Hierdurch wird bei betätigtem Tastenkontakt TT im Adressenzähler AR eine vorgegebene Grundstellung erzwungen. Der Fortschalteingang FAR des Adressenzählers AR ist mit dem Ausgang eines weiteren UND-Gliedes UD2 verbunden. Der eine Eingang des UND-Gliedes UD2 ist mit dem Ausgang AG2 des ersten Umsetzers UR1 und der zweite Eingang mit dem Ausgang A4 der Verknüpfungsschaltung VSG verbunden. Hierdurch wird erreicht, daß das Steuersignal MEMW der Verknüpfungsschaltung VSG zu gegebener Zeit mit Hilfe des über den Ausgang AG2 des ersten Umsetzers UR1 abgegebenen Steuersignals als Fortschaltsignal auf den Adressenzähler AR gegeben wird. Da der Ausgang des UND-Gliedes UD2 ferner mit dem Speicher für Registerinhalte SR verbunden ist, dient das Ausgangssignal des UND-Gliedes UD2 beim genannten Speicher SR als Schreibsignal, bei welchem die vom Bustreiber BR übertragenen Informationen unter der durch den Adressenzähler AR angegebenen Adresse abgespeichert werden.A button contact TT is provided to start the test circuit, which, in conjunction with a resistor R and a non-element NG, is an AND element UD1 controls in such a way that only when the key contact TT is closed, ie actuated the non-element NG logic L is supplied. On the other hand, the AND gate UD1 is with demJenigen output A1ZR of the state memory ZR connected to each of the cached Outputs status information M1. This is where the microprocessor's statement lies CPU suggest that the current cycle is the read cycle of the first instruction byte. To the AND element UD1 with its dynamic control input EMKD is a monostable flip-flop element MKD connected, which controls a bistable flip-flop BKD via its set input S. The reset input R of the bistable flip-flop BKD is connected to the output AG3 of the first converter UR1 connected. The output side is the monostable flip-flop MKD the reset input of the address counter AR is still connected. This will when the button contact TT is actuated, a predefined basic position in the address counter AR forced. The incremental input FAR of the address counter AR is connected to the output connected to another AND element UD2. The one input of the AND gate UD2 is with the output AG2 of the first converter UR1 and the second input with the output A4 of the logic circuit VSG connected. This ensures that the control signal MEMW of the logic circuit VSG at the appropriate time with the help of the via the output AG2 of the first converter UR1 output control signal as an incremental signal the address counter AR is given. Since the output of the AND gate UD2 also with is connected to the memory for register contents SR, the output signal of the is used AND gate UD2 in the aforementioned memory SR as a write signal, in which the from Bus driver BR transmitted information under the specified by the address counter AR Address can be saved.

Der Ausgang des bistabilen Kippgliedes BKD ist mit dem Eingang E2MR des Maschinenzykluszählers MR sowie mit einem Eingang EUR1 des ersten Umsetzers UR1 verbunden. Hierdurch wird erreicht, daß sowohl der Maschinenzykluszähler NR als auch der erste Umsetzer UR1 nur bei gesetztem bistabilen Kippglied BKD wirksamgeschaltet ist.The output of the bistable flip-flop BKD is connected to the input E2MR of the machine cycle counter MR and with an input EUR1 of the first converter UR1 connected. This ensures that both the machine cycle counter NR and the first converter UR1 is only activated when the bistable flip-flop BKD is set is.

Die Wirkungsweise der in ihrem Aufbau beschriebenen Testschaltung in Verbindung mit dem Mikrocomputer ist folgende: Beim Betätigen des Tastenkontaktes TT wird beim Vorliegen der Zustandsinformation M7 "Operationscode lesen" das monostabile Kippglied MKD in die instabile Lage gesteuert. Damit ist die vollzogene Betätigung des Tastenkontaktes TT für eine vorgege- bene Zeitspanne gespeichert. Mit dem Schalten des monostabilen Kippgliedes MKD wird das bistabile Kippglied BKD gesetzt und damit der Maschinenzykluszähler MR zum Zählen der einzelnen Synchronisierungssignale SYNC freigegeben. Ferner wertet der erste Umsetzer UR1 aufgrund seiner Freigabe die Maschinenzykluszähler-Grundstellung aus. Durch die Funktion des ersten Umsetzers UR1 wird nun nachfolgend erreicht, daß das im SSR stehende Programm des Mikrocomputers zu vorgegebenen Zeitpunkten unwirksamgeschaltet wird. Zu dem Zweck gibt der erste Umsetzer UR1 über den Ausgang AGl das Steuersignal EXPR aus, und zwar während jedes Maschinenzyklus Operationscode lesen". Mit dem genannten Steuersignal EXPR werden die Schaltverstärker SCR1 bis SCR4 gesperrt, so daß dem Mikroprozessor CPU der Zugriff zum Systemspeicher SSR unterbunden wird. Zusätzlich schaltet das Steuersignal EXPR den Operationscode der Befehle des in dem Registerleseprogrammspeicher RLSR enthaltenen Registerlese-Programms über den ebenfalls durch das Steuersignal EXPR aktivierten Bustreiber BR auf den Datenbus DS. Bei einer derartigen Befehlsversorgung liegt während eines bestimmten Maschinenzyklus der Registerinhalt des Mikroprozessors CPU auf dem Datenbus DS. Um nun diesen Registerinhalt zu Testzwecken unabhängig vom weiteren Arbeitsablauf im Mikrocomputer zur Verfügung zu haben, schaltet der vom Maschinenzykluszähler MR betätigte erste Umsetzer UR1 das UND-Glied UD2 in Verbindung mit dem Steuersignal MEMW wirksam zur Ausgabe des für den Speicher der Registerinhalte SR erforderlichen Schreibsignals. Anschließend wird der Adressenzähler AR inkrementiert.The mode of operation of the test circuit described in its structure in connection with the microcomputer is the following: When pressing the key contact TT becomes the monostable when the status information M7 "read operation code" is present The MKD flip-flop is controlled into the unstable position. This is the completed operation of the button contact TT for a preset saved time span. When the monostable flip-flop MKD is switched, the bistable flip-flop becomes BKD set and thus the machine cycle counter MR for counting the individual synchronization signals SYNC released. Furthermore, the first converter evaluates UR1 based on its release the machine cycle counter basic setting. Through the function of the first converter UR1 is now subsequently achieved that the program of the microcomputer in the SSR is deactivated at specified times. For this purpose there is the first Converter UR1 via the output AGl, the control signal EXPR, during each Machine cycle read operation code ". With the mentioned control signal EXPR the switching amplifier SCR1 to SCR4 blocked, so that the microprocessor CPU access to the system memory SSR is prevented. In addition, the control signal EXPR the operation code of the instructions contained in the register reading program memory RLSR Register reading program via the also activated by the control signal EXPR Bus driver BR on the data bus DS. With such a command supply is the contents of the microprocessor registers during a certain machine cycle CPU on the data bus DS. In order to now independently use this register content for test purposes to have the further workflow in the microcomputer available, switches the from the machine cycle counter MR first converter UR1 actuated the AND element UD2 in connection with the control signal MEMW effective for outputting the register contents for the memory SR required write signal. The address counter AR is then incremented.

Die dadurch eingestellte neue Adresse wählt im Speicher für Registerinhalte SR eine neue Speicherzeile für den nächsten abzuspeichernden Registerinhalt des Mikroprozessors CPU aus.The new address thus set selects in the memory for register contents SR a new memory line for the next register content of the Microprocessor CPU off.

Nach dem Abspeichern sämtlicher Registerinhalte des Mikroprozessors CPU, wozu der Umsetzer UR2 für den Registerleseprogrammspeicher RLSR die erforderlichen Steuerinformationen liefert, wird vom ersten Umsetzer UR1 über den Ausgang AG3 das Steuersignal zum Rücksetzen des bistabilen Kippgliedes BKD ausgegeben. In dieser Schaltlage des bistabilen Kippgliedes BKD sind der Maschinenzykluszähler MR wieder in seiner inaktiven Anfangsstellung MR festgelegt und der Umsetzer UR1 abgeschaltet.After all register contents of the microprocessor have been saved CPU, for which the converter UR2 for the register reading program memory RLSR the necessary Supplies control information, the first converter UR1 sends the Control signal for resetting the bistable flip-flop BKD output. In this The machine cycle counter MR is again the switching position of the bistable flip-flop BKD set in its inactive initial position MR and switched off the converter UR1.

Der erste Umsetzer UR1 sperrt dann die Ausgabe des Steuersignals EXPR, so daß der Registerleseprogrammspeicher RLSR und der Bustreiber BR abgeschaltet werden. Durch das Fehlen des Steuersignals EXPR werden die vorher gesperrten Schaltverstärker SCR1 bis SCR4 wieder aktiviert, so daß der normale Betrieb des Mikrocomputers wieder aufgenommen werden kann.The first converter UR1 then blocks the output of the control signal EXPR, so that the register reading program memory RLSR and the bus driver BR switched off will. Due to the absence of the EXPR control signal, the switching amplifiers that were previously blocked SCR1 to SCR4 are activated again, allowing normal operation of the microcomputer again can be included.

Die im Speicher für Registerinhalte SR gesammelten Informationen aus dem Mikroprozessor stehen für Testzwecke zur Verfügung; die Auswertung dieser Informationen ist nicht Gegenstand der vor liegenden Erfindung und wird daher nicht weiter behandelt.The information collected in the memory for register contents SR the microprocessor are available for test purposes; the evaluation of this information is not the subject of the present invention and will therefore not be discussed further.

Die Verwendung der Testschaltung mit dem Maschinenzykluszähler MR, den beiden Umsetzern UR1, UR2 in Verbindung mit dem Registerleseprogrammspeicher RLSR und dem Speicher für Registerinhalte SR gestattet in vorteilhafter Weise die Verwendung eines Registerleseprogrammes für Testzwecke, das unabhängig vom Format der verwendeten Befehle ist.The use of the test circuit with the machine cycle counter MR, the two converters UR1, UR2 in connection with the register reading program memory RLSR and the memory for register contents SR advantageously allow the Use of a register reading program for test purposes that is independent of the format of the commands used is.

In vorteilhafter Erweiterung des Erfindungsgedankens ermöglicht die Testschaltung auch die "Registerschreibenfunktion", indem nach dem Abspeichern der Registerinhalte im Kellerspeicher (PUSH-Befehle) dieser Kellerspeicherbereich gezielt überschrieben werden kann uns somit beim Rückspeichern in die Register dorthin geänderte Inhalte gelangen.In an advantageous expansion of the inventive concept, the Test circuit also uses the "write register function" after saving the Register contents in the stack (PUSH commands) are targeted to this stack area can thus be overwritten and changed to the registers when they are restored Get content.

L e e r s e i t eL e r s e i t e

Claims

Patent claims for a test circuit for a microcomputer that is im essentially consists of a microprocessor with a system memory on its data bus for programs and data as well as input and output units are connected that activated by addresses routed via an address bus and separate control signals as well as a status memory for status information on the data bus, d a d u r c h e k e n n z e i c h -n e t that a through the synchronization signals (SYNC) of the microprocessor (CPU) incremental machine cycle counter <NR) with two downstream converters (UR1, UR2) is provided, the first converter (UR1) has several outputs (AG1, AG2, AG3) for special control signals from those of the one output (AG1) that operates during each machine cycle ~ operation code read "carries a control signal EXPR, with blocking inputs of switching amplifiers (SCR1 to SCR4), which are used to activate the system memory (SSR) and the input and output units (ET, AT) existing control signals (IOW, IOR, MEMR, MEMW) forward that a test program contained in the second converter (UR2) Registration reading program memory (RLSR) is connected, which is to be activated with the output (AG1) for the control signal EXPR of the first converter (UR1) and on the output side is indirectly connected to the data bus (DS), to which a further indirect an assigned address counter (AR) controllable memory (SR) for receiving Information from the internal registers of the microprocessor (CPU) connected is.

2. Test circuit according to claim 1, characterized in that to. Activate the machine cycle counter (MR) a control input (E2MR) this Counter is connected to the output of a flip-flop (BKD) whose set input (S) can be controlled by an AND element (UD1), one input of which is via a key contact (TT) is switchable and the second input with that.

Output (A1ZR) of the state memory (ZR) is connected, which contains the state information Outputs M1, stating that the current cycle is the read cycle of the first instruction byte and that the reset input (R) of the flip-flop (BKD) with one of the outputs (AG3) of the first converter (UR1) is connected.

3. Test circuit according to claim 1, characterized in that the Progress input (FAR) of the address counter (AR) an AND element (UD2) connected is, of which an input with one of the outputs (AG2) of the first converter (UR1) and the other input is connected to that output (A4) of the state memory (ZR) downstream logic circuit (VSG), which stores the control signal ~ memory write "(MEMW).

4. Test circuit according to claim 1, characterized in that the Register reader program memory (RLSR) and the memory (SR) for the information from the registers of the microprocessor (CPU) to the data bus (DS) via a bus driver (BR) are connected, of which a control input (EBR) with that output (AG1) the first converter (UR1) is connected, which carries the control signal EXPR.