DE2706790C3

DE2706790C3 - Method for inputting an electrical input signal into a charge shift register and charge shift register for carrying out the method

Info

Publication number: DE2706790C3
Application number: DE19772706790
Authority: DE
Inventors: Jean Luc Berger; Jacques Portmann
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1976-02-17
Filing date: 1977-02-17
Publication date: 1979-10-04
Also published as: FR2341913B1; JPS52116028A; FR2341913A1; GB1516813A; DE2706790B2; DE2706790A1

Description

Die Erfindung betrifft ein Verfahren der im Oberbegriff des Patentanspruchs 1 angegebenen Art zum Eingeben eines elektrischen Eingangssignals in ein Ladungsverschieberegister.The invention relates to a method of the type specified in the preamble of claim 1 for entering an electrical input signal into a charge shift register.

Außerdem betrifft die Erfindung ein Ladungsverschieberegister zur Durchführung dieses Verfahrens.The invention also relates to a charge shift register for carrying out this method.

Ladungsverschiebeanordnungen der hier in Frage kommenden Art sind ladungsgekoppelte Anordnungen (eng!.: »charge coupled devices« oder »CCDs«), Sie sind beispielsweise aus einem Aufsatz von M.F. Tompsett, »Charge transfer devices«, bekannt der in der Zeitschrift »Journal of Vacuum and Science Technology«, Juli/August 1972, Band 9, Nr. 4, S. 1166 bis 1181, erschienen istCharge shifting arrangements of the type in question here are charge-coupled arrangements (Eng!.: “charge coupled devices” or “CCDs”), you are, for example, from an essay by M.F. Tompsett, "Charge transfer devices", known in the journal "Journal of Vacuum and Science Technology", July / August 1972, Volume 9, No. 4, pp. 1166 to 1181, has appeared

It is known in this charge shifting arrangement

gen die Informationen, die sie speichern sollen, entweder durch eine optische Paralleleingabe an allen Zellen der Anordnung einzugeben, die dann als Bildabtaster dient oder durch eine elektrische Eingabe an einem Ende der Anordnung, die dann als Ladungsverschieberegister bezeichnet wird. Die elektrischen Informationen werden seriell einem Ende des Registers zugeführt und längs dieses Registers verschoben, in welchem sie gespeichert werden. Diese Informationen können digitale oder analoge Informationensein. gen the information they are supposed to store, either by optical parallel input at all Enter cells of the array, which then serves as an image scanner or through an electrical input at one end of the arrangement, which is then referred to as the charge shift register. The electric Information is serially fed to one end of the register and shifted along this register, in which they are stored. This information can be digital or analog information.

Ein großes Problem, das sich durch die bekannten Verfahren ergibt, besteht in der linearen Eingabe von elektrischen Informationen in das Register. Es handelt sich dabei um ein Problem, das besonders groß ist wenn es sich um analoge Informationen handeltA major problem that arises with the known methods is the linear input of electrical information in the register. This is a problem that is especially great when it is analog information

Ein herkömmliches Verfahren zum Eingeben von Informationen in de» Eingang eines Ladungsverschieberegisters besteht darin, diesen Eingang mit einer Diode zu versehen, die zum Eingeben der Minoritätsträger in das Register dient wobei die Menge an eingegebenen Minoritätsträgern durch eine Steuerelektrode beeinflußt wird, die zwischen der Diode und der ersten Zelle des Registers angeordnet ist Die Steuerelektrode, an die ein elektrisches Signal angelegt wird, dessen Amplitude zu der einzugebenden Information proportional ist moduliert im Takt der Änderung dieser Information den Strom von in das Register eingegebenen Minoritätsträgern.
Dieses Verfahren ist zwar einfaö durchführbar, es hat aber den Nachteil, daß die Umwandlung des an die Steuerelektrode angelegten Eingangssignals in einen die Information kennzeichnenden Strom von Minoritätsträgern nicht linear, sondern quadratisch ist Es ist somit nicht möglich, bei Anwendung dieses Verfahrens die maximale Dynamik des Registers zu erreichen, ohne gleichzeitig eine nichtvernachlässigbare Verzerrung hervorzurufen. Eine solche Verzerrung würde sich nämlich nicht mit der Verwendung der Register zum Speichern von analogen Informationen vertragen.A conventional method of entering information into the input of a charge shift register is to provide this input with a diode which is used to enter the minority carriers into the register, the amount of minority carriers input being influenced by a control electrode which is located between the diode and The control electrode, to which an electrical signal is applied, the amplitude of which is proportional to the information to be entered, modulates the current of minority carriers entered in the register as this information changes.
Although this method is easy to carry out, it has the disadvantage that the conversion of the input signal applied to the control electrode into a stream of minority carriers characterizing the information is not linear, but square Register without causing a non-negligible distortion at the same time. Such a distortion would not be compatible with the use of the registers to store analog information.

Es sind bereits verschiedene Verfahren vorgeschlagen worden, um diesen Nachteil zu beseitigen und um eine lineare Eingabe der Informationen in das Register zu ermöglichen. Sie komplizieren aber die Herstellung und den Betrieb der Ladungsverschiebeanordnungen beträchtlich, denn sie verlangen, daß den Anordnungen Elemente hinzugefügt werden, wie beispielsweise eine zusätzliche Steuerelektrode am Eingang oder HilfsMOS-Transistoren, um den Linearitätsfehler zu korrigieren. Various methods have been proposed to overcome this drawback and around to enable the information to be entered linearly into the register. But they complicate the production and the operation of the charge transfer assemblies is substantial, since they require the assemblies Elements are added, such as an additional control electrode at the input or auxiliary MOS transistors, to correct the linearity error.

Aufgabe der Erfindung ist es, ein Verfahren zum Eingeben eines elektrischen Eingangssignals in ein Ladungsverschieberegister sowie ein Ladungsverschieberegister zur Durchführung dieses Verfahrens zu schaffen, welche eine lineare Eingabe und damit eineThe object of the invention is to provide a method for inputting an electrical input signal into a Charge shift register and a charge shift register for performing this method create a linear input and thus a

^M verzerrungsfreie Verarbeitung von analogen Signalen ermöglichen, ohne deswegen das betreffende Register zu komplizieren. ^M enable distortion-free processing of analog signals without complicating the relevant register.

Diese Aufgabe wird durch die im Kennzeichen desThis task is carried out by the

Anspruchs 1 bzw. im Kennzeichen des Anspruchs 5 angegebenen Merkmale gelöstClaim 1 or the features specified in the characterizing part of claim 5 are achieved

Die Ladungsmenge, die auf diese Weise in das Ladungsverschieberegister bei jedem Impuls, d.h. in jedem Zeitpunkt der Abtastung des einzugebenden Eingangssignals eingegeben wird, ist zu der Amplitude dieses Eingangssignals proportional, solange man in dem Bereich guter Betriebsbedingungen des Ladungsverschieberegisters bleibt Die Qualität der Linearität der Ladungseingabe gestattet, Verzerrungen der analogen Signale zu vermeiden, und zwar innerhalb der maximalen Dynamik des Ladungsverschieberegisters. Sie wird erzielt, ohne das Register zu komplizieren, denn dessen Eingang bleibt gegenüber solchen, die den Fehler der Nichtlinearität aufweisen, strukturell unverändert Durch das Verfahren nach der Erfindung wird nämlich nicht ein Fehler durch Hinzufügen von Korrekturhilfsmitteln korrigiert sondern es wird verhindert, daß er auftritt indem immer unter Bedingungen gearbeitet wird, unter denen er nicht auftreten kann.The amount of charge that is in this way in the charge shift register with each pulse, i.e. in is entered at any point in time of the sampling of the input signal to be inputted to the amplitude this input signal is proportional as long as one is in the range of good operating conditions of the charge shift register The quality of the linearity of the charge input allows distortion of the analog Avoid signals within the maximum dynamic range of the charge shift register. It is achieved without complicating the register, because its entry remains compared to those that contain the Have errors of non-linearity, structurally unchanged by the method according to the invention namely, an error is not corrected by adding correction tools, but rather it is prevents it from occurring by always working in conditions under which it is not can occur.

Mehrere Ausführungsbeispiele der Erfindung werden im folgenden unter Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigtSeveral embodiments of the invention are described below with reference to the drawings described in more detail. It shows

F i g. 1 eine schematische Schnittansicht eines Teils eines Ladungsverschieberegisters, an dessen elektrischem Eingang des Verfahren nach der Erfindung angewandt wird,F i g. 1 is a schematic sectional view of part of a charge shift register, on its electrical Receipt of the method according to the invention is applied,

F i g. 2 ein Ersatzschaltbild des elektrischen Eingangs des Registers von F i g. 1,F i g. 2 shows an equivalent circuit diagram of the electrical input of the register from FIG. 1,

Fig.3 Kurven, weiche den Verlauf des Eingangsstroms in Abhängigkeit von angelegten Signalen angeben,Fig. 3 curves that show the course of the input current as a function of applied signals indicate,

Fig.4 Kurven, welche die verschiedenen Steuersignale zeigen (Verschiebungssteuersignale und Eingangssignal), die an einem Register nach der Erfindung anliegen,Fig. 4 curves showing the various control signals show (shift control signals and input signal) sent to a register according to the invention issue,

F i g. 5 ein Funktionsschaltbild einer Schaltung, die die Spannungs-Zeit-Umwandlung ermöglicht, weiche für die Register .;ach der Erfindung erforderlich ist undF i g. 5 is a functional diagram of a circuit that enables voltage-time conversion to be used for the registers.; after the invention is required and

F i g. 6 Kurven, welche den Verlauf der Signale in den verschiedenen Punkten der Schaltung von Fig.5 angeben.F i g. 6 curves showing the course of the signals in the different points of the circuit of Fig.5 indicate.

F i g. 1 zeigt schematisch eine Schnittansicht eines Ladungsverschieberegisters in einer Ausführungsform mit zwei Phasen Φι und Φϊ. Die Betriebsweise eines solchen Registers ist bekannt und zwar sowohl hinsichtlich seiner Verschiebefunktion als auch hinsichtlich seiner Speicherfunktion, und wird deshalb hier nicht beschrieben. Es sei abe>' angemerkt, daß sich die Beschreibung zwar auf ein Zwei-Phasen-Register bezieht, in welchem die Asymmetrie der Verschiebung durch unterschiedliche Oxiddicken erzielt wird, daß jedoch ebensogut andere Arten von mit Ladungskopplung arbeitenden Schieberegistern verwendbar sind, zum Beispiel andere Arten von 2-Phasen-Registern oder von 3-Phasen-Registern.F i g. 1 schematically shows a sectional view of a charge shift register in an embodiment with two phases Φι and Φϊ. The mode of operation of such a register is known, both in terms of its shift function and in terms of its storage function, and is therefore not described here. It should be noted, however, that while the description relates to a two-phase register in which the asymmetry of the shift is achieved by different oxide thicknesses, other types of charge-coupled shift registers can be used as well, for example other types of 2-phase registers or 3-phase registers.

Das Halbleitersubstrat 1, das beispielsweise N-leitend ist, ist von einer Oxidschicht 2 bedeckt auf der Speicherungs- Und Verschiebungssteuerelektroden 3, 4 und S angeordnet sind. Die Steuerung erfolgt durch die beiden komplementären Phasen Φ\ und Φ2. die die Elektrodenpaare adressieren, wie beispielsweise das Elektrodenpaar 4, 5, von welchem die Elektrode 4 auf einer dünnen Oxidschicht ruht, während die Elektrode 5 auf einer dicken Oxidschicht ruht. Die Verschiebung erfolgt so einseitig in der Richtung des Pfeils F. The semiconductor substrate 1, which is, for example, N-conductive, is covered by an oxide layer 2 on which storage and shift control electrodes 3, 4 and S are arranged. It is controlled by the two complementary phases Φ \ and Φ2. which address the electrode pairs, such as the electrode pair 4, 5, of which the electrode 4 rests on a thin oxide layer, while the electrode 5 rests on a thick oxide layer. The shift takes place on one side in the direction of the arrow F.

That the substrate 1 is an N-conductive substrate here.

sind die gespeicherten und verschobenen Ladungen Q positive Ladungen, d.h. Minoritätsträger bei diesem Typ von Substrat
Die Anordnung zum Eingeben dieser Ladungen in das Register enthält in an sich bekannter Weise eine Eingangsdiode De, die aus einer P+-Ieitenden Zone 6 besteht die in das N-Ieitende Substrat diffundiert ist und positive Ladungen zu der ersten Elektrode 3 schickt Eine Steuerelektrode G_c empfängt eine Steuerspannung, durch die die Stärke des Stroms von unter die Elektrode 3 geleiteten Ladungen Q eingestellt wird. Die so eingegebenen Ladungen Q werden in den Inversionsschichten gespeichert die die Potentiale (die hier gegenüber Masse negativ sind), welche durch die Phasen Φι und Φ2 an die Elektroden angelegt werden, an den Halbleiter-Oxid-Grenzflächen erzeugen, die unter diesen Elektroden liegen. Diese Iriversionsschichten werden in herkömmlicher Weise erzeugt indem eine Verarmung an Majoritätsträgern in Raumladungszonen hervorgerufen wird, deren Grenze di- ιΛι die gestrichelte Linie 8 dargestellt ist Die Ladungen Q, die unter die erste Elektrode 3 geleitet werden, wenn das an die Phase Φ\ angelegte Potential dort eine Potentialmulde in bezug auf die benachbarten Zonen erzeugt werden dann entlang der Zellen des Registers mit der Taktfrequenz der Potentiale der Phasen Φι und Φ2 verschoben.the stored and displaced charges Q are positive charges, ie minority carriers in this type of substrate
The arrangement for entering these charges into the register contains, in a manner known per se, an input diode De, which consists of a P + -conductive zone 6 which diffuses into the N -conductive substrate and sends positive charges to the first electrode 3. A control electrode G _c receives a control voltage by which the strength of the current of charges Q conducted under the electrode 3 is adjusted. The charges Q entered in this way are stored in the inversion layers that generate the potentials (which are negative with respect to ground here), which are applied to the electrodes through phases Φι and Φ2, at the semiconductor-oxide interfaces that lie below these electrodes. These Iriversionsschichten are generated in a conventional manner by a depletion of majority carriers is caused in space charge zones, the limit of which is shown by the dashed line 8 The charges Q, which are conducted under the first electrode 3 when the potential applied to the phase Φ \ A potential well is generated there with respect to the neighboring zones and then shifted along the cells of the register at the clock frequency of the potentials of the phases Φι and Φ2.

Wie bereits erwähnt ist die hier beschriebene Eingangsstruktur, die aus der Diode D_e und der Steuerelektrode G_e besteht, bekannt und wird zur Durchführung des hier beschriebenen Verfahrens benutztAs already mentioned, the input structure described here, which consists of the diode D _e and the control electrode G _e , is known and is used to carry out the method described here

Fig.2 zeigt, wie diese Eingangsstruktur als das Äquivalent eines MOS-Transistors betrachtet werden kann, dessen Sourceelektrode die Diode D_a dessen Gateelektrode die Steuerelektrode G_c und dessen Drainelektrode die Halbleiter-Oxid-Grenzfläche /unter der ersten Elektrode 3 des Registers ist2 shows how this input structure can be viewed as the equivalent of a MOS transistor whose source electrode is the diode D _a, whose gate electrode is the control electrode G _c and whose drain electrode is the semiconductor-oxide interface / under the first electrode 3 of the register

The potential of the source electrode is thus the

Masse, mit der die Diode D_e verbunden ist; das Potential der Gateelektrode ist Ve* d. h. das an die Steuerelektrode Gc angelegte Potential; das Potential der Drainelektrode ist das Potential y>_s der Grenzfläche / unter der Elektrode 3 des Registers. Dieses Grenzflächenpoten-Ground to which the diode D _{e is} connected; the potential of the gate electrode is Ve * that is, the potential applied to the control electrode Gc; the potential of the drain electrode is the potential y> _{s of} the interface / under the electrode 3 of the register. This interface potential

•»5 tial ψ» das die Tiefe der Potentialmulden kennzeichnet hängt von dem Potential φι, das über die Phase Φι an der Elektrode 3 anliegt und von der Ladungsmenge Q ab, welche in der Inversionsschicht angehäuft ist, die der Elektrode 3 entspricht. Es kann somit ψ! (φι, Q) • »5 tial ψ» which characterizes the depth of the potential wells depends on the potential φι that is applied to the electrode 3 via phase Φι and on the amount of charge Q that is accumulated in the inversion layer that corresponds to the electrode 3. It can therefore ψ! (φι, Q)

™ geschrieben werden.™ can be written.

In herkömmlicher Weise und wie durch die Kurven von F i g. 3 gezeigt nimmt in einem MOS-Transistor der Strom !so zwischen der Sourceelektrode und der Drainelektrode für eine konstante Gatespannung VOeIn a conventional manner and as illustrated by the curves in FIG. 3, in a MOS transistor, the current I so increases between the source electrode and the drain electrode for a constant gate voltage VOe

« mit dem Wert der Potentialdifferenz zwischen der Drainelektrode und der Sourceelektrode, hier«With the value of the potential difference between the drain electrode and the source electrode, here

- V'source | = |ψί| . - V 'source | = | ψί | .

= 0 und V= 0 and V

da V ψsince V ψ

^wl gilt, bis zur Sättigung des Transistors zu. Wenn der Transistor in Sättigung ist, bleibt der Source-Drain-Strom ho konstant, und zwar unabhängig von dem Wert von ψ» Diese Sättigung wird erreicht sobald ^wl applies until the transistor is saturated. When the transistor is in saturation, the source-drain current ho remains constant, regardless of the value of ψ »This saturation is reached as soon as

wird, und bleibt erhalten, solangewill, and will remain, as long as

bleibt, wobei Vr die Schwellenwertspannung unter der Steuerelektrode G_e ist, d. h. der Wert, ab welchem die Halbleiter-Oxid-Grenzfläche unter dieser Steuerelektrode in Inversion ist.remains, where Vr is the threshold voltage under the control electrode G _e , ie the value from which the semiconductor-oxide interface under this control electrode is in inversion.

Unter dieser Sättigungsbedingung ist der Strom Iso durch folgende Gleichung gegeben:Under this saturation condition, the current Iso is given by the following equation:

und hängt nicht von ψ, ab. Er ändert sich quadratisch mit Vc_n was beweist, daß in Systemen, die nicht nach dem im folgenden beschriebenen Verfahren arbeiten, die Menge an Ladungen Q, die in das Register eingegeben wird, nicht zu dem elektrischen Signal proportional ist, welches V_Cc moduliert. Diese Ladungsmenge ist nämlich proportional zu dem Strom /so und somit proportional zu dem Quadrat von Vac- and does not depend on ψ, It changes quadratically with Vc _n, proving that in systems which do not operate according to the method described below, the amount of charges Q entered into the register is not proportional to the electrical signal which modulates _{V Cc.} This amount of charge is proportional to the current / so and thus proportional to the square of Vac-

Das hier beschriebene Verfahren besteht darin, die Ladungen Counter die erste Elektrode 3 des Registers zu leiten, indem an die Steuereiektrode Ü_c eine konstante Spannung Vo angelegt wird, die durch das Eingangssignal Vc nicht mehr in der Amplitude, sondern zeitlich moduliert wird.The method described here consists in conducting the charges counter to the first electrode 3 of the register by applying a constant voltage Vo to the control electrode U _c , the amplitude of which is no longer modulated by the input signal Vc, but rather time.

Bleibt man immer im Sättigungsbereich, d. h. auf dem horizontalen Teil der Kurven von F i g. 3, so gilt nämlich für die Menge an während einer Zeit t eingegebenen Ladungen:One always stays in the saturation area, ie on the horizontal part of the curves of F i g. 3, then the following applies to the amount of charges entered during a time t:

= l_SD. t = = 1 _SD . t =

t.t.

Diese Ladungsmenge ist proportional zu der Zeit t, während der die Spannung Vc₀ an der Steuerelektrode Ge anliegt Da diese Zeit t gemäß dem hier beschriebenen Verfahren proportional zu der Amplitude des Eingangssignals ist, ist die eingegebene Ladung ihrerseits proportional zu diesem Signal und es erfolgt keine Verzerrung, was besonders vorteilhaft ist, wenn es sich um analoge Signale handelt.This amount of charge is, since this time t in accordance with the methods described herein is proportional to the amplitude of the input signal, the charge input is in turn proportional to this signal, and it is proportional to the time t, during which the voltage Vc ₀ is present at the control electrode Ge no Distortion, which is particularly beneficial when dealing with analog signals.

Das hier beschriebene Verfahren besteht somit darin, eine Spannungs-Zeit-Umwandlung des Eingangssignal v_e vorzunehmen, welche zu synchronen Abtastproben der Phase Φ\, zu der die erste Elektrode 3 des Registers gehört, führt, mit konstanter Amplitude Vg₀ und mit vpränH*»rlirh*»r Oatipr I umkpi HiA Piano·· t in Hpr dargestellt ist.The method described here thus consists in carrying out a voltage-time conversion of the input signal v _e , which leads to synchronous samples of the phase Φ \ to which the first electrode 3 of the register belongs, with a constant amplitude Vg ₀ and with vpränH * »Rlirh *» r Oatipr I umkpi HiA Piano ·· t is shown in Hpr.

Die Umwandlung der Spannung v> in die Zeit t erfolgt in herkömmlichen Schaltungen, die in Fig. 1 durch den Block 7 symbolisch dargestellt sind und von denen weiter unten ein Beispiel angegeben ist.The conversion of the voltage v> into the time t takes place in conventional circuits, which are symbolically represented in FIG. 1 by the block 7 and of which an example is given below.

Es ist klar, daß dank dieses Verfahrens und solange man den Punkt B nicht überschreitet, die Menge Q an Ladungen, die bei jeder Periode der Phase Φι unter die Elektrode 3 geleitet werden, und somit bei jeder Periode ίο des Taktgebers, der sowohl die Phasen als auch die Schaltungen 7 synchronisiert, zu v, proportional sein wird, da (?= Isdo ■ t gilt und da Isdo konstant ist.It is clear that, thanks to this procedure, and as long as point B is not exceeded, the amount Q of charges that are conducted under electrode 3 at each period of phase Φι, and thus for each period ίο of the clock that controls both phases as well as the circuits 7 synchronized, will be proportional to v, since (? = Isdo ■ t applies and since Isdo is constant.

To stay in this linearity range, in

welchem der Strom ho konstant ist, genügt es, diewhichever the current ho is constant, it is sufficient that the

is Amplitude Vc₀ in Abhängigkeit von der Amplitude desis amplitude Vc ₀ as a function of the amplitude of the

Input signal v _t to choose such that for his

maximale Augenblicksamplitude gilt:maximum instantaneous amplitude applies:

Iw. I> IVVr-- Vt-I.

ι τ - ι ι *'" · fι τ - ι ι * '"· f

Es sei außerdem angemerkt, daß das Eingeben der Ladungen um so schneller erfolgt, je stärker der Strom Iso ist und somit je größer die Spannung Vc₀ gewählt wird. Ihre Amplitude wird somit in Abhängigkeit von der Periode Γ des Taktgebers derart gewählt, daß dieIt should also be noted that the higher the current Iso and thus the higher the voltage Vc ₀ , the faster the charging takes place. Your amplitude is thus chosen as a function of the period Γ of the clock so that the

> > einzugebende maximale Ladung während der Takthalbperiode 7/2 maximal sein kann.>> Maximum charge to be entered during the cycle half-cycle 7/2 can be a maximum.

Damit das Verfahren zweckmäßig durchgeführt wird, ist es erforderlich, daß der MOS-Eingangstransistor, der in Sättigung arbeitet, ein echter Stromgenerator mitIn order for the method to be carried out properly, it is necessary that the MOS input transistor, the in saturation, a real power generator works with

in unendlich großem Innenwiderstand ist. Bekanntlich genügt es zu diesem Zweck, wenn die Drainelektrode (hier die Grenzfläche I) ausreichend weit von der Sourceelektrode (Diode D_r) entfernt ist, um einen Rückwirkungseinfluß der einen auf die andere zu vermeiden, der die Ausgangsimpedanz verringern würde. Zu diesem Zweck ist es vorteilhaft, eine ausreichend große Länge der Steuerelektrode G_e zu haben.is in infinitely large internal resistance. As is known, it is sufficient for this purpose if the drain electrode (here the interface I) is sufficiently far removed from the source electrode (diode D _r ) in order to avoid a retroactive effect of one on the other, which would reduce the output impedance. For this purpose it is advantageous to have a sufficiently large length of the control electrode G _e .

This retroactive effect is also eliminated,

wenn ein stark dotiertes Substrat (beispielsweise 10^l6/cm³) benutzt wird. Im allgemeinen werden diewhen a heavily doped substrate ( ^e.g. 10 16 / cm ³ ) is used. In general, the

I aHiinacuArcfhipHpanrtrrtniinffpn on ^ iihetratpn with Amplitude of the sampled signal v _{c is} proportional.

Die Spannung V_Go wird beispielsweise die Spannung Vc*3 von Fig.3 sein. Während der Dauer jeder Abtastprobe erfolgt auf dem horizontalen Teil dieser Kurve eine Verschiebung von A nach B. The voltage V _Go will be, for example, the voltage Vc * 3 of FIG. During the duration of each sample, there is a shift from A to B on the horizontal part of this curve.

F i g. 4 zeigt den Verlauf der Kurven der verschiedenen Potentiale in Abhängigkeit von der Zeit.F i g. 4 shows the course of the curves of the various potentials as a function of time.

Die ersten beiden Kurven zeigen die Potentialänderungen φι und φ₂ der beiden komplementären Phasen Φ\ und Φι an. Diese beiden Phasen sind synchron und komplementär; das Potential der einen ist Null, während das der anderen negativ ist, und umgekehrt Das negative Potential entspricht den tiefsten Potentialmulden, in weiche die Verschiebungen erfolgen.The first two curves show the potential changes φι and φ _{2 of} the two complementary phases Φ \ and Φι . These two phases are synchronous and complementary; the potential of one is zero, while that of the other is negative, and vice versa. The negative potential corresponds to the lowest potential wells into which the shifts occur.

Die Kurve (c) zeigt den Verlauf der an die F.ingangssteuerelektrode G_c angelegten Spannung Vgc Sie ist entweder Null und dann durchquert keine Ladung den MOS-Transistor, den sie steuert, oder negativ und gleich dem konstanten Wert Vc₀, der den Durchgang des Stroms Isdo steuert Die Abtastproben sind mit der Spannung φι synchron, Kurve (a), so daß die Ladungen, die die Steuerelektrode G_c durchläßt von den Potentialmulden, die die Phase Φι unter der Elektrode 3 erzeugt »angenommen« werden. Ihre Dauer t_u t₂ und r₃ ist hier proportional zu der Amplitude v\, vz und v_} des Eingangssignals v_ft das symbolisch als Kurve (d) schwacher Dotierung (5 · lO'Vcm³) hergestellt Unter diesen Bedingungen kann es sich empfehlen, unter derCurve (c) shows the course of the voltage Vgc applied to the input control electrode G _c It is either zero and then no charge passes through the MOS transistor that it controls, or negative and equal to the constant value Vc ₀ that makes the passage of the current Isdo controls The samples are synchronized with the voltage φι, curve (a), so that the charges that the control electrode G _c lets through are "accepted" by the potential wells that the phase Φι generates under the electrode 3. Their duration t _u t ₂ and r ₃ is proportional to the amplitude v \, vz and v _{} of} the input signal v _ft which is symbolically produced as a curve (d) of weak doping (5 · 10'Vcm ³ ) recommend under the

3 Steuerelektrode G_c diskret eine Überdotierung zu implantieren.3 control electrode G _c to implant an overdoping discretely.

Die Linearität der Eingangsstufe eines Registers, bei welcher das hier beschriebene Verfahren angewandt wird, wird nur noch durch die der Schaltungen begrenztThe linearity of the input stage of a register, at which the method described here is used is only limited by that of the circuits

so die die Spannungs-Zeit-Umwandlung vornehmen. Da ihre Linearität sehr gut sein kann, ist der durch das Verfahren erreichte Vorteil sehr deutlich.so doing the voltage-time conversion. Since their linearity can be very good, the one made by the Procedure achieved advantage very clearly.

Fig.5 zeigt ein Beispiel einer Schaltung, mittels welcher ein analoges Eingangssignal v_ein Abtastproben umgewandelt werden kann, die mit dem Phasentaktgeber 50 synchron sind und deren Dauer zu der Amplitude des Signals v_e proportional ist Es handelt sich nur um ein Ausführungsbeispiel der Schaltungsanordnung 7 für die Spannungs-Zeit-Umwandlung von Fig. 1, denn andere herkömmliche Schaltungen können auch benutzt werden.5 shows an example of a circuit by means of which an analog input signal v _e can be converted into samples which are synchronous with the phase clock generator 50 and whose duration is proportional to the amplitude of the signal v _e . This is only one embodiment of the circuit arrangement 7 for the voltage-time conversion of FIG. 1, since other conventional circuits can also be used.

F i g. 6 zeigt die Form der Signale in den verschiedenen Punkten der Schaltung von F i g. 5.
Der Taktgeber 50 liefert das Signal a mit der PeriodeF i g. Figure 6 shows the shape of the signals at the various points in the circuit of Figure 6. 5.
The clock generator 50 supplies the signal a with the period

T. Dieses Signal wird während der Abtastdauer, d.h. während T/l (vergleiche F i g. 4) in einer Kapazität 51 integriert die sich dank eines Stromgenerators 52 mit einem konstanten Strom auflädt Während der nächsten T. This signal is integrated during the sampling period, ie during T / l (see FIG. 4) in a capacitance 51 which, thanks to a current generator 52, is charged with a constant current during the next

Halbperiode 7/2 (d. h. während der Verschiebungszeit der Phase Φ\) entlädt sich diese Kapazität dank einer NullriickstellschrJtung 53. In dem Punkt b ergibt sich das Sägezahnsignal b von Fig.6. Dieses Signal b wird in einer Addierschaltung 54 mit dem analogen Eingangssignal v_e addiert, um das Signal Jzu erhalten. Das Signal d wiv dann in eine 2-Werte-Amplitudenbegrenzungsschaltu.ig 55 eingegeben, die das Signal e liefert. DasHalf-period 7/2 (ie during the shift time of phase Φ \) this capacitance is discharged thanks to a zero reset step 53. At point b , the sawtooth signal b of FIG. 6 results. This signal b is added to the analog input signal v _e in an adder circuit 54 in order to obtain the signal J. The signal d is then input to a 2-value amplitude limiting circuit 55 which supplies the signal e. That

Signal e besteht aus einer Folge von trapezförmigen Impulsen, deren Basisbreite zu der Amplitude des analogen Eingangssignals v_c proportional ist. Eine Formgebungsschaltung 56 liefert ein Signal f, dessen Rechteckimpulse dieselbe Breite wie die Basis der Impulse des Signals e haben. Zwischen dieser Breite und der Amplitude des Eingangssignals v_e besteht Proportionalität. Signal e consists of a sequence of trapezoidal pulses, the base width of which is proportional to the amplitude of the analog input signal v _c. A shaping circuit 56 supplies a signal f, the square-wave pulses of which have the same width as the base of the pulses of the signal e . There is proportionality between this width and the amplitude of the input signal v _e.

For this purpose 3 sheets of drawings

Claims

Claims;

1. A method for entering an electrical input signal into a charge shift register with charge-coupled cells and with an input arrangement which contains a diode and a control electrode for the current supplied by this diode, characterized in that a control signal (VOe) is applied to the control electrode (G _e) with constant amplitude (Vo ₀ ), which controls the delivery of a constant current (Jsdo) through the diode (D _e ) and is a pulse signal which is synchronous with the displacement control signals of the register, the duration of each of its square-wave pulses to the amplitude is proportional to the input signal (v _e ) to be entered at the time of the sampling carried out in this way

2. flags according to claim 1, characterized in that ». .-indicates that the conversion of the input signal (v _e ) into a pulse, the duration of which is proportional to its amplitude at the time of this conversion, synchronously with the displacement control signal applied to the first electrode (3) of the register, which is behind the control electrode (G _e ) is located, and is carried out while that part of the displacement control signal is applied to this electrode which actually corresponds to a displacement state

3. The method according to claim 2, characterized in that the constant amplitude (Vb ₀ ) of the pulses of the control signal (VOe) which is applied to the control electrode (G _e ) as a function of the maximum amplitude ues input signal (v ") it is chosen that the current (Isdo ) emitted by the diode (D _e ) remains constant during the duration of the pulse corresponding to the maximum amplitude of the input signal (v _e)

4. The method according to claim 3, characterized in that the constant amplitude (Vco) of the pulses of the control signal (VOe) is also selected as a function of the period (T) of the shift control signals of the register such that the constant current (Isdo) resulting therefrom The result is sufficiently strong that the duration of the pulses of the control signal (Vbe) is less than the half-cycle (T / 2) of the displacement signals of the register, regardless of the duration of the pulses.

5. Charge shift register for carrying out the method according to one of claims 1 to 4, characterized in that the input signal (v _e ) to be entered into the register is applied to a voltage-time conversion circuit (7) which transmits the control signal (VGe) of the control electrode ( C _e ) and is controlled by a clock which controls the output of the displacement control signals.