DE2706790B2 - Method for inputting an electrical input signal into a charge shift register and charge shift register for carrying out the method - Google Patents
Method for inputting an electrical input signal into a charge shift register and charge shift register for carrying out the methodInfo
- Publication number
- DE2706790B2 DE2706790B2 DE19772706790 DE2706790A DE2706790B2 DE 2706790 B2 DE2706790 B2 DE 2706790B2 DE 19772706790 DE19772706790 DE 19772706790 DE 2706790 A DE2706790 A DE 2706790A DE 2706790 B2 DE2706790 B2 DE 2706790B2
- Authority
- DE
- Germany
- Prior art keywords
- register
- electrode
- input signal
- signal
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000006073 displacement reaction Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 7
- 239000000969 carrier Substances 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 241001472552 Synchroa Species 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
Description
Die Erfindung betrifft ein Verfahren der im Oberbegriff des Patentanspruchs 1 angegebenen Art zum Eingeben eines elektrischen Eingangssignals in ein Ladungsverschieberegister.The invention relates to a method of the type specified in the preamble of claim 1 for entering an electrical input signal into a charge shift register.
Außerdem betrifft die Erfindung ein Ladungsverschieberegister zur Durchführung dieses Verfahrens.The invention also relates to a charge shift register to carry out this procedure.
Ladungsverschiebeanordnungen der hier in Frage kommenden Art sind ladungsgekoppelte Anordnungen
(engL: »charge coupled devices« oder »CCDs«). Sie sind
beispielsweise aus einem Aufsatz von M. F. T ο m ρ s sett, »Charge transfer devices«, bekannt der in der
Zeitschrift »Journal of Vacuum and Science Technology«, Juli/August 1972, Band 9. Nr. 4, S. 1166 bis 1181,
erschienen ist
Es ist bekannt in diese Ladungsverschiebeanordnungen die Informationen, die sie speichern sollen,
entweder durch eine optische Paralleleingabe an allen Zellen der Anordnung einzugeben, die dann als
Bildabtaster dient oder durch eine elektrische Eingabe an einem Ende der Anordnung, die dann alsCharge-shifting arrangements of the type in question here are charge-coupled arrangements ("charge coupled devices" or "CCDs"). They are, for example, from an article by MF T o m ρ s sett, "Charge transfer devices", known in the journal "Journal of Vacuum and Science Technology", July / August 1972, Volume 9. No. 4, p. 1166 until 1181, was published
It is known in these charge transfer devices to enter the information they are to store, either by optical parallel input on all cells of the assembly, which then serves as an image scanner, or by an electrical input at one end of the assembly, which is then used as a
ι s Ladungsverschieberegister bezeichnet wird. Die elektrischen Informationen werden seriell einem Ende des Registers zugeführt and längs dieses Registers verschoben, in welchem sie gespeichert werden. Diese Informationen können digitale oder analoge Informationensein. ι s charge shift register is referred to. The electric Information is serially fed to one end of the register and shifted along that register, in which they are stored. This information can be digital or analog information.
Ein großes Problem, das sich durch die bekannten Verfahren ergibt, besteht in der linearen Eingabe von elektrischen Informationen in das Register. Es handelt sich dabei um ein Problem, das besonders groß ist wennA major problem that arises with the known methods is the linear input of electrical information in the register. This is a problem that is especially great when
2r> es sich um analoge Informationen handelt.2 r > the information is analog.
Ein herkömmliches Verfahren zum Eingeben von Informationen in den Eingang eines Ladungsverschieberegisters besteht darin, diesen Eingang mit einer Diode zu versehen, die zum Eingeben der Minoritätsträ-A conventional method of entering information into the input of a charge shift register is to provide this input with a diode that is used to input the minority
1(1 ger in das Register dient, wobei die Menge an eingegebenen Minoritätsträgern durch eine Steuerelektrode beeinflußt wird, die zwischen der Diode und der ersten Zelle des Registers angeordnet ist. Die Steuerelektrode, an die ein elektrisches Signal angelegt 1 (1 ger is used in the register, the amount of entered minority carriers is influenced by a control electrode which is arranged between the diode and the first cell of the register. The control electrode to which an electrical signal is applied
r> wird, dessen Amplitude zu der einzugebenden Information
proportional ist, moduliert im Takt der Änderung dieser Information den Strom von in das Register
eingegebenen Minoritätsträgern.
Dieses Verfahren ist zwar einfach durchführbar, es hat aber den Nachteil, daß die Umwandlung des an die
Steuerelektrode angelegten Eingangssignals in einen die Information kennzeichnenden Strom von Minoritätsträgv;rn
nicht linear, sondern quadratisch ist. Es ist somit nicht möglich, bei Anwendung dieses Verfahrens r> , the amplitude of which is proportional to the information to be entered, modulates the current of minority carriers entered in the register in the rhythm of the change in this information.
Although this method is easy to carry out, it has the disadvantage that the conversion of the input signal applied to the control electrode into a stream of minority carriers characterizing the information is not linear but quadratic. It is therefore not possible when using this procedure
4^ die maximale Dynamik des Registers zu erreichen, ohne gleichzeitig eine nichtvernachlässigbare Verzerrung hervorzurufen. Eine solche Verzerrung würde sich nämlich nicht mit der Verwendung der Register zum Speichern von analogen Informationen vertragen. 4 ^ to achieve the maximum dynamics of the register without causing a non-negligible distortion at the same time. Such a distortion would not be compatible with the use of the registers to store analog information.
r>() Es sind bereits verschiedene Verfahren vorgeschlagen worden, um diesen Nachteil zu beseitigen und um eine lineare Eingabe der Informationen in das Register zu ermöglichen. Sie komplizieren aber die Herstellung und den Betrieb der Ladungsverschiebeanordnungen r> () Various methods have already been proposed in order to overcome this disadvantage and to enable the information to be entered into the register in a linear manner. However, they complicate the manufacture and operation of the charge shifting assemblies
r>' beträchtlich, denn sie verlangen, daß den Anordnungen Elemente hinzugefügt werden, wie beispielsweise eine zusätzliche Steuerelektrode am Eingang oder HilfsMOS-Transistoren, um den Linearitätsfehler zu korrigieren. r> 'considerable, because they require that elements be added to the devices, such as an additional control electrode at the input or auxiliary MOS transistors in order to correct the linearity error.
h" Aufgabe der Erfindung ist es, ein Verfahren zum Eingeben eines elektrischen Eingangssignals in ein Ladungsverschieberegister sowie ein Ladungsverschieberegister zur Durchführung dieses Verfahrens zu schaffen, welche eine lineare Eingabe und damit eine The object of the invention is to create a method for inputting an electrical input signal into a charge shift register and a charge shift register for performing this method which have a linear input and thus a
1^' verzerrungsfreie Verarbeitung von analogen Signalen ermöglichen, ohne deswegen das betreffende Register zu komplizieren. 1 ^ 'enable distortion-free processing of analog signals without complicating the relevant register.
Diese Aufgabe wird durch die im Kennzeichen desThis task is carried out by the
Anspruchs 1 bzw. im Kennzeichen des Anspruchs 5 angegebenen Merkmale gelöstClaim 1 or the features specified in the characterizing part of claim 5 are achieved
Die Ladungsmenge, die auf diese Weise in das Ladungsverschieberegister bei jedem Impuls, d. h. in jedem Zeitpunkt der Abtastung des einzugebenden Eingangssignals eingegeben wird, ist zu der Amplitude dieses Eingangssignals proportional, solange man in dem Bereich guter Betriebsbedingungen des Ladungsverschieberegisters bleibt Die Qualität der Linearität der Ladungseingabe gestattet Verzerrungen der analogen Signete zu vermeiden, und zwar innerhalb der maximalen Dynamik des Ladungsverschieberegisters. Sie wird erzielt, ohne das Register zu komplizieren, denn dessen Eingang bleibt gegenüber solchen, die den Fehler der Nichtlinearität aufweisen, strukturell unverändert Durch das Verfahren nach der Erfindung wird nämlich nicht ein Fehler durch Hinzufügen von Korrekturhilfsmitteln korrigiert sondern es wird verhindert daß er auftritt, indem immer unter Bedingungen gearbeitet wird, unter denen er nicht auftreten kann.The amount of charge that is in this way in the charge shift register with each pulse, i. H. in is entered at any point in time of the sampling of the input signal to be inputted to the amplitude this input signal is proportional as long as one is in the range of good operating conditions of the charge shift register The quality of the linearity of the charge input allows distortion of the analog Avoid signets within the maximum dynamics of the charge shift register. It is achieved without complicating the register, because its input remains structurally unchanged compared to those which have the error of non-linearity The method according to the invention does not cause an error by adding Corrected correction tools instead it prevents it from occurring by always taking Conditions are being worked under under which it cannot occur.
Mehrere Ausführungsbeispiele der Erfindung werden im folgenden unter Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigtSeveral embodiments of the invention are described below with reference to the drawings described in more detail. It shows
Fig. 1 eine schematische Schnittansicht eines Teils eines Ladungsverschieberegisters, an dessen elektrischem Eingang des Verfahren nach der Erfindung angewandt wird,Fig. 1 is a schematic sectional view of part of a charge shift register, on its electrical Receipt of the method according to the invention is applied,
F i g. 2 ein Ersatzschaltbild des elektrischen Eingangs des Registers von F i g. 1,F i g. 2 shows an equivalent circuit diagram of the electrical input of the register from FIG. 1,
Fig.3 Kurven, welche den Verlauf des Eingsngsstroms in Abhängigkeit von angelegten Signalen angeben,Fig. 3 curves showing the course of the input current specify depending on applied signals,
Fig.4 Kurven, welche die verschiedenen Steuersignale zeigen (Verschiebungssteuersignale und Eingangssignal), die an einem Register nach der Erfindung anliegen,Fig. 4 curves showing the various control signals show (shift control signals and input signal) sent to a register according to the invention issue,
F i g. 5 ein Funktionsschaltbild einer Schaltung, die die Spannungs-Zeit-Umwandlung ermöglicht, welche für die Register nach der Erfindung erforderlich ist, undF i g. 5 is a functional diagram of a circuit that enables the voltage-time conversion which is used for the register according to the invention is required, and
F i g. 6 Kurven, welche den Verlauf der Signale in den verschiedenen Punkten der Schaltung von Fig.5 angeben.F i g. 6 curves showing the course of the signals in the indicate different points of the circuit of Fig.5.
F i g. 1 zeigt schematisch eine Schnittansicht eines Ladungsverschieberegisters in einer Ausführungsform mit zwei Phasen Φ\ und Φ2. Die Betriebsweise eines solchen Registers ist bekannt, und zwar sowohl hinsichtlich seiner Verschiebefunktion als auch hinsichtlich seiner Speicherfunktion, und wird deshalb hier nicht beschrieben. Es sei aber angemerkt, daß sich die Beschreibung zwar auf ein Zwei-Phasen-Register bezieht, in welchem die Asymmetrie der Verschiebung durch unterschiedliche Oxiddicken erzielt wird, daß jedoch ebensogut andere Arten von mit Ladiingskopplung arbeitenden Schieberegistern verwendbar sind, zum Beispiel andere Arten von 2-Phasen-Registern oder von 3-Phasen-Registern.F i g. 1 schematically shows a sectional view of a charge shift register in an embodiment with two phases Φ \ and Φ2. The mode of operation of such a register is known, both in terms of its shifting function and in terms of its storage function, and is therefore not described here. It should be noted, however, that although the description relates to a two-phase register in which the asymmetry of the shift is achieved by different oxide thicknesses, other types of shift registers operating with charging coupling can just as well be used, for example other types of 2 -Phase registers or 3-phase registers.
Das Halbleitersubstrat !,das beispielsweise N-Ieitend ist, ist von einer Oxidschicht 2 bedeckt, auf der Speicherungs- und Verschiebungssteuerelektroden 3, 4 und 5 angeordnet sind. Die Steuerung erfolgt durch die beiden komplementären Phasen Φ\ und Φ2, die die Elektrodenpaare adressieren, wie beispielsweise das Elektrodenpaar 4, 5, von welchem die Elektrode 4 auf einer dünnen Oxidschicht ruht, während die Elektrode 5 auf einer dicken Oxidschicht ruht. Die Verschiebung erfolgt so einseitig in der Richtung des Pfeils F. The semiconductor substrate 1, which is for example N-conductive, is covered by an oxide layer 2 on which storage and displacement control electrodes 3, 4 and 5 are arranged. The control takes place through the two complementary phases Φ \ and Φ 2 , which address the electrode pairs, such as the electrode pair 4, 5, of which the electrode 4 rests on a thin oxide layer, while the electrode 5 rests on a thick oxide layer. The shift takes place on one side in the direction of the arrow F.
Das das Substrat 1 hier ein N-Ieitendes Substrat ist.That the substrate 1 is an N-conductive substrate here.
sind die gespeicherten und verschobenen Ladungen Q positive Ladungen, d. h. Minoritätsiräger bei diesem Typ von Substratthe stored and displaced charges Q are positive charges, ie minority carriers in this type of substrate
Die Anordnung zum Eingeben dieser Ladungen in das Register enthält in an sich bekannter Weise eine Eingangsdiode D* die aus einer P+-leitenden Zone 6 besteht, die in das N-leitende Substrat diffundiert ist und positive Ladungen zu der ersten Elektrode 3 schickt Eine Steuerelektrode Ge empfängt eine Steuerspannung, durch die die Stärke des Stroms von unter die Elektrode 3 geleiteten Ladungen Q eingestellt wird Die so eingegebenen Ladungen Q werden in den Inversionsschichten gespeichert, die die Potentiale (die hier gegenüber Masse negativ sind), welche durch die Phasen Φι und Φι an die Elektroden angelegt werden, an den Halbleiter-Oxid-Grenzflächen erzeugen, die unter diesen Elektroden liegen. Diese Inversionsschichten werden in herkömmlicher Weise erzeugt, indem eine Verarmung an Majoritätsträgern in Raumladungszonen hervorgerufen wird, deren Grenze durch die gestrichelte Linie 8 dargestellt ist Die Ladungen Q, die unter die erste Elektrode 3 geleitet werden, wenn das an die Phase Φι angelegte Potential dort eine Potentialmulde in bezug auf die benachbarten Zonen erzeugt, werdenThe arrangement for inputting these charges in the register contains in known manner an input diode D * that consists of a P + type region 6, which is diffused into the N-type substrate, and positive charges to the first electrode 3 sends a control electrode G e receives a control voltage, by which the strength of the current of the charges Q conducted under the electrode 3 is adjusted. The charges Q entered in this way are stored in the inversion layers which have the potentials (which are negative here with respect to ground), which are caused by the phases Φι and Φι are applied to the electrodes, generate the semiconductor-oxide interfaces that lie under these electrodes. This inversion layers are formed in conventional manner by a depletion caused of majority carriers in the space charge zones whose boundary is represented by the dashed line 8, the charges Q which are conducted under the first electrode 3, when the potential applied to the phase Φι there a Potential wells are generated with respect to the neighboring zones
·?ϊ dann entlang der Zellen des Registers mit der Taktfrequenz der Potentiale der Phasen Φ\ und Φ2 verschoben.·? Ϊ then shifted along the cells of the register with the clock frequency of the potentials of phases Φ \ and Φ2.
Wie bereits erwähnt, ist die hier beschriebene Eingangsstruktur, die aus der Diode Dc und derAs already mentioned, the input structure described here is made up of the diode D c and the
1» Steuerelektrode Ge besteht, bekannt und wird zur Durchführung des hier beschriebenen Verfahrens benutzt.1 »control electrode G e is known and is used to carry out the method described here.
Fig. 2 zeigt, wie diese Eingangsstruktur als das Äquivalent eines MOS-Transistors betrachtet werdenFigure 2 shows how this input structure can be viewed as the equivalent of a MOS transistor
i> kann, dessen Sourceelektrode die Diode Da dessen Gateelektrode die Steuerelektrode Ge und dessen Drainelektrode die Halbleiter-Oxid-Grenzfläche /unter der ersten Elektrode 3 des Registers ist.i> can, whose source electrode is the diode D a, whose gate electrode is the control electrode G e and whose drain electrode is the semiconductor-oxide interface / under the first electrode 3 of the register.
Das Potential der Sourceelektrode ist somit dieThe potential of the source electrode is thus the
·"> Masse, mit der die Diode De verbunden ist; das Potential der Gateelektrode ist Vcn d. h. das an die Steuerelektrode Gc angelegte Potential; das Potential der Drainelektrode ist das Potential ψ( der Grenzfläche / unter der Elektrode 3 des Registers. Dieses Grenzflächenpoten-· "> Ground to which the diode D e is connected; the potential of the gate electrode is Vc n ie the potential applied to the control electrode Gc; the potential of the drain electrode is the potential ψ (of the interface / under the electrode 3 of the register. This Interface potential
■'■> tial ψ* das die Tiefe der Potentialmulden kennzeichnet, hängt von dem Potential φι, das über die Phase Φ\ an der Elektrode 3 anliegt, und von der Ladungsmenge Q ab, welche in der Inversionsschicht angehäuft ist, die der Elektrode 3 entspricht. Es kann somit ψ5(φι, Q) ■ '■> tial ψ *, which characterizes the depth of the potential wells, depends on the potential φι, which is applied to the electrode 3 via the phase Φ \ , and on the amount of charge Q that is accumulated in the inversion layer that of the electrode 3 is equivalent to. It can thus ψ 5 (φι, Q)
"in geschrieben werden."to be written in.
In herkömmlicher Weise und wie durch die Kurven von F i g. 3 gezeigt, nimmt in einem MOS-Transistor der Strom ISD zwischen der Sourceelektrode und der Drainelektrode für eine konstante Gatespannung W>In a conventional manner and as illustrated by the curves in FIG. As shown in FIG. 3, in a MOS transistor, the current I SD increases between the source electrode and the drain electrode for a constant gate voltage W>
mit dem Wert der Potentialdifferenz zwischen der Drainelektrode und der Sourceelektrode, hierwith the value of the potential difference between the drain electrode and the source electrode, here
I V'Drain— VSource \ = |ψί| ,
da VSource = 0 Ulld VDrain = ψ*IV 'Drain— VSource \ = | ψί | ,
because VSource = 0 Ulld VDrain = ψ *
h" gilt, bis zur Sättigung des Transistors zu. Wenn der Transistor in Sättigung ist, bleibt der Source-Drain-Strom Isn konstant, und zwar unabhängig von dem Wert von ψν Diese Sättigung wird erreicht, sobald h "applies until the transistor is saturated. When the transistor is in saturation, the source-drain current Isn remains constant, regardless of the value of ψ ν. This saturation is reached as soon as
„.-, I yDrain- VSource \ = |ψ*| gleich | VCc- VT\ „.-, I yDrain- VSource \ = | ψ * | same | V Cc - V T \
wird, und bleibt erhalten, solangewill, and will remain, as long as
|ψ,| > \Vce-VT\ | ψ, | > \ Vce-V T \
bleibt, wobei Vr die Schwellenwertspannung unter der Steuerelektrode Ge ist, d. h. der Wert, ab welchem die Halbleiter-Oxid-Grenzfläche unter dieser Steuerelektrode in Inversion ist.remains, where Vr is the threshold voltage under the control electrode G e , ie the value from which the semiconductor-oxide interface under this control electrode is in inversion.
Unter dieser Sättigungsbedingung ist der Strom Isd durch folgende Gleichung gegeben:Under this saturation condition, the current Isd is given by the following equation:
und hängt nicht von ψ5 ab. Er ändert sich quadratisch mit Vce, was beweist, daß in Systemen, die nicht nach dem im folgenden beschriebenen Verfahren arbeiten, die Menge an Ladungen Q, die in das Register eingegeben wird, nicht zu dem elektrischen Signal proportional ist, welches Vce moduliert. Diese Ladungsmenge ist nämlich proportional zu dem Strom Isd und somit proportional zu dem Quadrat von Ve* and does not depend on ψ 5 . It changes quadratically with Vce, proving that in systems which do not operate according to the method described below, the amount of charges Q put into the register is not proportional to the electrical signal which Vce modulates. This amount of charge is proportional to the current Isd and therefore proportional to the square of Ve *
Das hier beschriebene Verfahren besieht darin, die Ladungen Q unter die erste Elektrode 3 des Registers zu leiten, indem an die Steuerelektrode Ce eine konstante Spannung Vc0 angelegt wird, die durch das Eingangssignal Ve nicht mehr in der Amplitude, sondern zeitlich moduliert wird.The method described here consists of conducting the charges Q under the first electrode 3 of the register by applying a constant voltage Vc 0 to the control electrode C e , which is no longer modulated in amplitude but in time by the input signal Ve.
Bleibt man immer im Sättigungsbereich, d. h. auf dem horizontalen Teil der Kurven von F i g. 3, so gilt nämlich für die Menge an während einer Zeit t eingegebenen Ladungen:One always stays in the saturation area, ie on the horizontal part of the curves of F i g. 3, then the following applies to the amount of charges entered during a time t:
0= Isd- t = ß(VGo- Vr)2 · t. 0 = Isd- t = ß (V Go - V r ) 2 · t.
Diese Ladungsmenge ist proportional zu der Zeit t, während der die Spannung VGo an der Steuerelektrode Ge anliegt. Da diese Zeit f gemäß dem hier beschriebenen Verfahren proportional zu der Amplitude des Eingangssignals ist, ist die eingegebene Ladung ihrerseits proportional zu diesem Signal und es erfolgt keine Verzerrung, was besonders vorteilhaft ist, wenn es sich um analoge Signale handelt.This amount of charge is proportional to the time t during which the voltage V Go is applied to the control electrode G e. Since, according to the method described here, this time f is proportional to the amplitude of the input signal, the charge input is in turn proportional to this signal and there is no distortion, which is particularly advantageous when it comes to analog signals.
Das hier beschriebene Verfahren besteht somit darin, eine Spannungs-Zeit-Umwandlung des Eingangssignals v. vorzunehmen, welche zu synchronen Abtastproben der Phase Φ.. zu der die erste Elektrode 3 des Registers gehört, führt, mit konstanter Amplitude VGo und mit veränderlicher Dauer r. wobei die Dauer / zu der Amplitude des abgetasteten Signals vc proportional ist.The method described here thus consists in a voltage-time conversion of the input signal v. undertake, which leads to synchronous samples of the phase Φ .. to which the first electrode 3 of the register belongs, with a constant amplitude V Go and with a variable duration r. where the duration / is proportional to the amplitude of the sampled signal v c.
Die Spannung Vb0 wird beispielsweise die Spannung Vr,ci von Fig. 3 sein. Während der Dauer jeder Abiastprobe erfolgt auf dem horizontalen Teil dieser Kurve eine Verschiebung von A nach B. The voltage Vb 0 will be the voltage Vr, ci of FIG. 3, for example. During the duration of each Abiastprobe there is a shift from A to B on the horizontal part of this curve.
F i g. 4 zeigt den Verlauf der Kurven der verschiedenen Potentiale in Abhängigkeit von der Zeit.F i g. 4 shows the course of the curves of the various potentials as a function of time.
Die ersten beiden Kurven zeigen die Potentialänderungen q.; und φ2 der beiden komplementären Phasen Φ\ und Φ-. an. Diese beiden Phasen sind synchron und komplementär; das Potential der einen ist Null, während das der anderen negativ ist, und umgekehrt. Das p.egative Potential entspricht den tiefsten Potentialmulden, in welche die Verschiebungen erfolgen.The first two curves show the changes in potential q. ; and φ2 of the two complementary phases Φ \ and Φ-. at. These two phases are synchronous and complementary; the potential of one is zero while that of the other is negative, and vice versa. The negative potential corresponds to the deepest potential wells into which the shifts take place.
Die Kurve (c) zeigt den Verlauf der an die Eingangssteuerelektrode Ge angelegten Spannung Vcc-Sie ist entweder Null und dann durchquert keine Ladung den MOS-Transistor, den sie steuert, oder negativ und gleich dem konstanten Wert Vco, der den Durchgang des Stroms Isdo steuert. Die Abtastproben sind mit der Spannung φ, synchroa Kurve (a), so daß die Ladungen, die die Steuerelektrode Gc durchläßt, von den Potentialmulden, die die Phase Φι unter der Elektrode 3 erzeugt, »angenommen« werden. Ihre Dauer /,, h und tz ist hier proportional zu der Amplitude v\, vi und v* des Eingangssignals vft das symbolisch als Kurve (d) dargestellt ist.Curve (c) shows the course of the voltage Vcc applied to the input control electrode G e - it is either zero and then no charge passes through the MOS transistor that it controls, or negative and equal to the constant value Vco that allows the passage of the current Isdo controls. The samples have the voltage φ, synchroa curve (a), so that the charges that the control electrode G c lets through are "accepted" by the potential wells that the phase Φι generates under the electrode 3. Their duration / ,, h and tz is proportional to the amplitude v \, vi and v * of the input signal v ft, which is represented symbolically as curve (d).
Die Umwandlung der Spannung ve in die Zeit t erfolgi in herkömmlichen Schaltungen, die in F i g. 1 durch der Block 7 symbolisch dargestellt sind und von dener weiter unten ein Beispiel angegeben ist.The conversion of the voltage v e into the time t takes place in conventional circuits, which are shown in FIG. 1 are symbolically represented by block 7 and an example of which is given below.
Es ist klar, daß dank dieses Verfahrens und solange man den Punkt B nicht überschreitet, die Menge Q ar Ladungen, die bei jeder Periode der Phase Φ\ unter die Elektrode 3 geleitet werden, und somit bei jeder PeriodeIt is clear that, thanks to this process, and as long as the point B is not exceeded, the amount Q ar of charges which are conducted under the electrode 3 for each period of the phase Φ \, and thus for each period
ίο des Taktgebers, der sowohl die Phasen als auch die Schaltungen 7 synchronisiert, zu vc proportional sein wird, da Q=IsDo - igilt und da/soo konstant ist.ίο of the clock that synchronizes both the phases and the circuits 7 will be proportional to v c since Q = IsDo - igilt and da / soo is constant.
Um in diesem Linearitätsbereich zu bleiben, in welchem der Strom Isd konstant ist, genügt es, die Amplitude Vco in Abhängigkeit von der Amplitude des Eingangssignals vc derart zu wählen, daß für seine maximale Augenblicksamplitude gilt:In order to remain in this linearity range, in which the current Isd is constant, it is sufficient to choose the amplitude Vco as a function of the amplitude of the input signal v c in such a way that the following applies to its maximum instantaneous amplitude:
Es sei außerdem angemerkt, daß das Eingeben der Ladungen um so schneller erfolgt, je stärker der Strom Isd ist und somit je größer die Spannung Vc0 gewählt wird. Ihre Amplitude wird somit in Abhängigkeit von der Periode T des Taktgebers derart gewählt, daß die einzugebende maximale Ladung während der Takthalbperiode T/2 maximal sein kann.It should also be noted that the higher the current Isd and thus the higher the voltage Vc 0 , the faster the charging takes place. Its amplitude is thus selected as a function of the period T of the clock generator so that the maximum charge to be entered can be maximum during the clock half-period T / 2.
Damit das Verfahren zweckmäßig durchgeführt wird ist es erforderlich, daß der MOS-Eingangstransistor, der in Sättigung arbeitet, ein echter Stromgenerator mitIn order for the method to be carried out appropriately, it is necessary that the MOS input transistor, the in saturation, a real power generator works with
jo unendlich großem Innenwiderstand ist. Bekanntlich genügt es zu diesem Zweck, wenn die Drainelektrode (hier die Grenzfläche I) ausreichend weit von der Sourceelektrode (Diode De) entfernt ist, um einen Rückwirkungseinfluß der einen auf die andere zujo is infinitely large internal resistance. As is known, it is sufficient for this purpose if the drain electrode (here the interface I) is sufficiently far away from the source electrode (diode D e ) in order to have a retroactive effect of one on the other
ji vermeiden, der die Ausgangsimpedanz verringern würde. Zu diesem Zweck ist es vorteilhaft, eine ausreichend große Länge der Steuerelektrode Gc zu haben.ji, which would reduce the output impedance. For this purpose it is advantageous to have a sufficiently large length of the control electrode G c .
Dieser Rückwirkungseffekt wird außerdem eliminiert, wenn ein stark dotiertes Substrat (beispielsweise 10l6/cm3) benutzt wird. Im allgemeinen werden die Ladungsverschiebeanordnungen auf Substraten mit schwacher Dotierung (5 · lO'Vcm3) hergestellt. Unter diesen Bedingungen kann es sich empfehlen, unter derThis retroactive effect is also eliminated if a heavily doped substrate ( e.g. 10 16 / cm 3 ) is used. In general, the charge shifting devices are produced on substrates with weak doping (5 · 10'Vcm 3). Under these conditions it can be recommended to use the
5 Steuerelektrode Ge diskret eine Überdotierung zu implantieren.5 control electrode G e to implant an overdoping discretely.
Die Linearität der Eingangsstufe eines Registers, bei welcher das hier beschriebene Verfahren angewandt wird, wird nur noch durch die der Schaltungen begrenzt, die die Spannungs-Zeit-Umwandlung vornehmen. Da ihre Linearität sehr gut sein kann, ist der durch das Verfahren erreichte Vorteil sehr deutlich.The linearity of the input stage of a register to which the method described here is applied is only limited by the circuits that perform the voltage-time conversion. There their linearity can be very good, the advantage achieved by the method is very clear.
F i g. 5 zeigt ein Beispiel einer Schaltung, mittels welcher ein analoges Eingangssignal vc in Abtastproben umgewandelt werden kann, die mit dem Phasentaktgeber 50 synchron sind und deren Dauer zu der Amplitude des Signals vc proportional ist Es handelt sich nur um ein Ausführungsbeispiel der Schaltungsanordnung 7 für die Spannungs-Zeit-Umwandlung von Fig. 1, denn andere herkömmliche Schaltungen können auch benutzt werden.F i g. 5 shows an example of a circuit by means of which an analog input signal v c can be converted into samples which are synchronous with the phase clock generator 50 and whose duration is proportional to the amplitude of the signal v c the voltage-time conversion of Fig. 1, since other conventional circuits can also be used.
F i g. 6 zeigt die Form der Signale in den verschiedenen Punkten der Schaltung von F i g. 5.
Der Taktgeber 50 liefert das Signal a mit der PeriodeF i g. Figure 6 shows the shape of the signals at the various points in the circuit of Figure 6. 5.
The clock generator 50 supplies the signal a with the period
T. Dieses Signal wird während der Abtastdauer, d. h. während 7/2 (vergleiche F i g. 4) in einer Kapazität 51 integriert, die sich dank eines Stromgenerators 52 mit einem konstanten Strom auflädt Während der nächsten T. This signal is integrated during the sampling period, ie during 7/2 (see FIG. 4) in a capacitance 51 which, thanks to a current generator 52, is charged with a constant current during the next
Halbperiode T/2 (d.h. während der Verschiebungszeit der Phase Φ\) entlädt sich diese Kapazität dank einer Nullrückstellschaltung 53. In dem Punkt b ergibt sich das Sägezahnsignal b von Fig.b. Dieses Signal b wird in einer Addierschaltung 54 mit dem analogen Eingangssignal V1. addiert, um das Signal c/zu erhalten. Das Signal d wird dann in eine 2-Werte-Amplitudenbegrenzungsschaltung 55 eingegeben, die das Signal e liefert. DasHalf-period T / 2 (ie during the shift time of phase Φ \) this capacitance is discharged thanks to a zero reset circuit 53. At point b , the sawtooth signal b of FIG. B results. This signal b is added to the analog input signal V 1 in an adding circuit 54. added to get the signal c /. The signal d is then input to a 2-value amplitude limiting circuit 55 which supplies the signal e. That
Signal c besteht aus einer Folge von trapezförmigen Impulsen, deren Basisbreile zu der Amplitude des analogen Eingangssignals vc proportional ist. Eine Formgebungsschaltung 56 liefert ein Signal f, dessen Rechteckimpulse dieselbe Breite wie die Basis der Impulse des Signals e haben. Zwischen dieser Breite und der Amplitude des Eingangssignals vc besteht Proportionalitat. Signal c consists of a sequence of trapezoidal pulses, the basic width of which is proportional to the amplitude of the analog input signal v c. A shaping circuit 56 supplies a signal f, the square-wave pulses of which have the same width as the base of the pulses of the signal e. There is proportionality between this width and the amplitude of the input signal v c.
Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings
Claims (5)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7604344A FR2341913A1 (en) | 1976-02-17 | 1976-02-17 | METHOD OF INTRODUCING AN ELECTRIC SIGNAL INTO A CHARGE TRANSFER REGISTER, AND DEVICE USING A REGISTER THUS CONTROLLED |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2706790A1 DE2706790A1 (en) | 1977-08-18 |
DE2706790B2 true DE2706790B2 (en) | 1979-02-01 |
DE2706790C3 DE2706790C3 (en) | 1979-10-04 |
Family
ID=9169222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772706790 Expired DE2706790C3 (en) | 1976-02-17 | 1977-02-17 | Method for inputting an electrical input signal into a charge shift register and charge shift register for carrying out the method |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS52116028A (en) |
DE (1) | DE2706790C3 (en) |
FR (1) | FR2341913A1 (en) |
GB (1) | GB1516813A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4247788A (en) * | 1978-10-23 | 1981-01-27 | Westinghouse Electric Corp. | Charge transfer device with transistor input signal divider |
-
1976
- 1976-02-17 FR FR7604344A patent/FR2341913A1/en active Granted
-
1977
- 1977-02-14 GB GB613677A patent/GB1516813A/en not_active Expired
- 1977-02-16 JP JP1509977A patent/JPS52116028A/en active Pending
- 1977-02-17 DE DE19772706790 patent/DE2706790C3/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS52116028A (en) | 1977-09-29 |
GB1516813A (en) | 1978-07-05 |
DE2706790A1 (en) | 1977-08-18 |
FR2341913B1 (en) | 1979-07-20 |
DE2706790C3 (en) | 1979-10-04 |
FR2341913A1 (en) | 1977-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2833921C2 (en) | ||
DE2501934C2 (en) | Method for operating a charge-coupled semiconductor component and charge-coupled semiconductor component for carrying out this method | |
DE2412699A1 (en) | SEMI-CONDUCTOR ARRANGEMENT | |
DE2711829A1 (en) | COMPARATOR FOR AN ANALOG / DIGITAL AND DIGITAL / ANALOG CONVERTER | |
DE2558549C3 (en) | Arrangement for regulating the potential in a MOS CCD memory | |
DE1920077C2 (en) | Circuit arrangement for transferring charges | |
DE3039264A1 (en) | SOLID BODY IMAGE SCREEN AND THEIR CHARGE TRANSFER METHOD | |
DE2740203C2 (en) | Charge coupled semiconductor device | |
DE2421988C2 (en) | Analog voltage switch | |
DE2638976A1 (en) | CARGO TRANSFER ARRANGEMENT | |
DE3237778A1 (en) | DYNAMIC SLIDE REGISTER | |
DE2616477A1 (en) | SEMI-CONDUCTOR CIRCUIT | |
DE3244322A1 (en) | FAST WORKING ANALOG / DIGITAL CONVERTER | |
DE2829947A1 (en) | DEVICE FOR ADJUSTING THE THRESHOLD VOLTAGE OF AN IGFET TRANSISTOR BY POLARIZING THE INTEGRATION SUBSTRATE | |
DE2747512A1 (en) | CTD TRANSVERSAL FILTER | |
DE2844248C3 (en) | Charge transfer arrangement | |
DE2419064C2 (en) | Analog inverter | |
DE3332443A1 (en) | SIGNAL IMPLEMENTATION CIRCUIT | |
DE2413147C3 (en) | Pulse shaper | |
DE3615545C2 (en) | Charge coupled device | |
DE2630085C3 (en) | CCD transversal filter | |
DE2706790C3 (en) | Method for inputting an electrical input signal into a charge shift register and charge shift register for carrying out the method | |
DE2616476A1 (en) | CHARGE REGENERATOR FOR A SEMICONDUCTOR CHARGE TRANSFER DEVICE | |
DE2852117A1 (en) | REGENERATION CIRCUIT | |
DE2820837C2 (en) | Charge coupled semiconductor arrangement and charge coupled filter with such a semiconductor arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |