DE2653392A1

DE2653392A1 - Test pulse shaping circuit - has common collector transistor with bridging resistor reducing rise time of pulses

Info

Publication number: DE2653392A1
Application number: DE19762653392
Authority: DE
Inventors: Olaf Aistleitner
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-11-24
Filing date: 1976-11-24
Publication date: 1978-06-01
Also published as: DE2653392B2; DE2653392C3

Abstract

A digital circuit, suitable for connection between a test circuit and a cable connected to a circuit to be tested, reduces the rise time of the output pulse. It includes a transistor (T) connected in common collector configuration. Pulses for transmission by way of cable (K) are presented at a first input (E1). A control signal indicating whether the test circuit is connected to an input or output of the circuit under test, is fed to a second input (E2). The supply voltage is connected to the inputs via a resistor (R3) and two diodes (D1, D2). Under condition (E2=1, E1=1 the transistor (T) is conducting for the duration of the leading edge of positive pulses, bringing the pull-up resistor (R1), thereby increasing the slope of the pulses.

Description

Schaltungsanordnung zur Versteilerung von SchaltflankenCircuit arrangement for steepening switching edges

Die Erfindung betrifft eine Schaltungsanordnung zur Versteilerung der ansteigenden Flanke eines von einer Prüfschaltung mit offenem Kollektorausgang abgegebenen und über ein Schaltkabel an eine zu prüfende Baugruppe übertragenen Impulses, bei der die Prüfschaltung an ihrem mit dem Schaltkabel verbundenen Ausgang einen Arbeitswiderstand besitzt und unter Steuerung der von einem Zuordnungsregister gebildeten Kriterien als sendende Anordnung mit einem Eingang oder als empfangende Anordnung mit einem Ausgang der zu prüfenden Baugruppe einsetzbar ist.The invention relates to a circuit arrangement for steepening the rising edge of a test circuit with an open collector output issued and transmitted to an assembly to be tested via a switching cable Pulse, in which the test circuit at its output connected to the switching cable has a working resistance and is controlled by an allocation register formed criteria as a sending arrangement with an input or as a receiving Arrangement with an output of the assembly to be tested can be used.

Zur Prüfung von Baugruppen ist es bekannt, die Ein- und die Ausgänge der zu prüfenden Baugruppen an eine Prüfschaltung mit offenem Kollektorausgang anzuschalten, über die allen Eingängen des Prüflings vorgegebene bestimmte logische Signale zugeführt werden und in der die sich an den Ausgängen des Prüflings einstellenden logischen Zustände erfaßt und ausgewertet werden. Auf diese Weise ist es möglich, durch einen Soll-Ist-Wertvergleich nicht nur die Funktionsfähigkeit von Baugruppen zu testen sondern auch bei Abweichungen zwischen dem Soll- und dem Ist-Wert Fehlerquellen festzustellen. Zur Verbesserung der Einsatzmöglichkeit derartiger Prüfschaltungen ist die Zuordnung zwischen den Anschlüssen der Prüfschaltung und den Anschlüssen des Prüflings nicht von vorneherein fest vorgegeben. Vielmehr kann vor Beginn einer Prüfung festgelegt werden, welcher Anschluß des Prüflings als Eingang und welcher Anschluß als Ausgang zu betrachten ist. Die Prüfschaltung kann also sowohl als sendende als auch als empfangende Anordnung eingesetzt werden. Das bedingt allerdings, daß jeder Anschluß der Prüfschaltung entsprechend diesen beiden Einsatzmöglichkeiten einstellbar sein muß. Praktisch bedeutet das, daß stets dann wenn ein Anschluß der Prüfschaltung mit einem Ausgang des Prüflings verbunden ist, diesem ein Arbeitswiderstand zugeordnet ist. Da dieser Widerstand, den man auch als sogenannten Pull-up-Widerstand bezeichnet, zugleich die Belastung für den Prüfling bildet, kann dieser Widerstand nicht beliebig niederohmig gemacht werden. Für den Fall, daß ein Anschluß der Prüfschaltung mit einem Eingang des Prüflings verbunden ist, muß der nunmehr als Ausgang wirkende Anschluß der Prüfschaltung zwischen den beiden logischen Zuständen, nämlich einem hohen und einem niederen Pegel umschaltbar sein. Dabei wirkt sich jedoch der vorhandene Pull-up-Widerstand insofern störend aus, als bei einem Ubergang vom niederen zum hohen Pegel, also bei einem Flankenwechsel zwischen logisch 0 und logisch 1 die Aufladung der durch das Verbindungskabel zwischen der Prüfschaltung und dem Prüfling gebildeten Kapazität über diesen Widerstand erfolgt. Das hat eine erhebliche Ungenauigkeit der Schaltflanken zur Folge. Abhängig von der Dimensionierung des Pull-up-Widerstandes und des Kabels ergeben sich für die Dauer einer Schaltflanke Zeiten bis zu mehreren Mikrosekunden. Vor allem dann, wenn an die Eingänge des Prüflings flankenbewertende Schaltelemente angeschlossen sind, die auf solche langsamen Flankenübergänge reagieren, sind Fehlauswertungen die Folge, die zu fehlerhaften Prüfergebnissen führen. Eine statische Verringerung des Pull-up-YJiderstandes bei Anschluß der Prüfschaltung an einen Eingang des Prüflings scheidet deshalb aus, weil damit zum einen der Einsatz der Prüfschaltung in Verbindung mit verschiedenen Prüfadaptern erschwert wird und weil zum anderen bei einer sogenannten Kurzschlußprüfung eine Zerstörung der Bauteile im Prüfling nicht ausgeschlossen werden kann.For testing assemblies, it is known to use the inputs and outputs to connect the assemblies to be tested to a test circuit with an open collector output, via the specified logical signals given to all inputs of the device under test and in which the logical ones appearing at the outputs of the device under test States are recorded and evaluated. In this way it is possible through a Target-actual value comparison not only to test the functionality of assemblies but also sources of error in the event of deviations between the target and the actual value ascertain. To improve the possibility of using such test circuits is the assignment between the connections of the test circuit and the connections of the test object is not predefined from the outset. Rather, before starting a Test can be determined which connection of the test object as input and which Connection is to be regarded as an output. The test circuit can can therefore be used both as a sending and as a receiving arrangement. That requires, however, that each connection of the test circuit corresponds to these two Applications must be adjustable. In practice this means that always then if one connection of the test circuit is connected to an output of the device under test, this is assigned a work resistance. Because this resistance you too referred to as the so-called pull-up resistance, which is also the load on the test object forms, this resistance can not be made arbitrarily low. For the Case that one connection of the test circuit is connected to an input of the device under test is, the now acting as an output connection of the test circuit between the two logic states, namely a high and a low level switchable be. However, the existing pull-up resistance has a disruptive effect than with a transition from the low to the high level, i.e. with a change in edge between logic 0 and logic 1 the charging of the through the connecting cable between the test circuit and the test object formed capacitance takes place via this resistor. This results in a considerable inaccuracy of the switching edges. Depending on the dimensioning of the pull-up resistor and the cable result for the Duration of a switching edge times up to several microseconds. Especially when edge-evaluating switching elements are connected to the inputs of the device under test, which react to such slow edge transitions, incorrect evaluations are the result, which lead to incorrect test results. A static reduction in pull-up resistance when the test circuit is connected to an input of the device under test, it is therefore ruled out that because, on the one hand, the test circuit can be used in conjunction with various Test adapters is made more difficult and because on the other hand in a so-called short-circuit test a destruction of the components in the test item cannot be ruled out.

Der Erfindung liegt die Aufgabe zugrunde, für eine Prüfschaltung, die sowohl mit den Eingängen als auch mit den Ausgängen eines Prüflings verbunden werden kann und die aus diesem Grunde einen sogenannten Pull-up-Widerstand benötigt, eine Anordnung anzugeben, mit der diese Probleme gelöst werden. Das wird gemäß der im Patentanspruch 1 angegebenen Anordnung erreicht.The invention is based on the object for a test circuit, which are connected to both the inputs and the outputs of a device under test and which for this reason requires a so-called pull-up resistor, to provide an arrangement for solving these problems. That is according to the in claim 1 specified arrangement achieved.

Es ist ein wesentlicher Vorteil der erfindungsgemäßen Schaltungsanordnung, daß der vorhandene Arbeitswiderstand, der sogenannte Pull-up-Widerstand, nur während einer Schaltflanke vom niederen zum hohen Pegel, praktisch also während einer Schaltflanke von logisch 0 auf logisch 1 überbrückt wird, so daß der Wert dieses Widerstandes optimal an die Einsatzfälle angepaßt werden kann, in denen die Prüfschaltung mit einem Ausgang des Prüflings verbunden ist. Das wirkt sich dann besonders vorteilhaft aus, wenn sogenannte Low Power SHOTTKY Baugruppen geprüft werden müssen, die einen Pull-up-Widerstand in der Größenordnung von einigen kQerfordern.It is an essential advantage of the circuit arrangement according to the invention, that the existing working resistance, the so-called pull-up resistance, only during a switching edge from the low to the high level, practically during a switching edge is bridged from logic 0 to logic 1, so that the value of this resistor can be optimally adapted to the applications in which the test circuit with is connected to an output of the device under test. This then has a particularly beneficial effect off when so-called low power SHOTTKY assemblies have to be tested, the one Requires pull-up resistance of the order of a few kQ.

Einzelheiten der erfindungsgemäßen Schaltungsanordnung werden im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispieles erläutert.Details of the circuit arrangement according to the invention are given below explained on the basis of an embodiment shown in the drawing.

Dort ist der Teil einer Prüfschaltung dargestellt, die einen Anschluß für einen über-ein Kabel K angeschlossenen hier nicht dargestellten Prüfling repräsentiert. Die Prüfschaltung ist über einen ersten Eingang El mit einem nicht dargestellten Informationsregister verbunden, das die zum Test des Prüflings erforderlichen logischen Potentiale liefert. An einem zweiten Eingang E2 steht ein Kriterium darüber zur Verfügung, ob die Prüfschaltung mit einem Eingang oder mit einem Ausgang des Prüflings verbunden ist. Dieses Kriterium wird in einem hier nicht dargestellten Zuordnungsregister gebildet. Zur Bewertung der über die Eingänge El und E2 eintreffenden Kriterien ist das aus den beiden Gattern G1 und G2 bestehende Schaltglied vorgesehen, von denen das Gatter G2 einen offenen Kollektorausgang besitzt, der zugleich den Ausgang A der Prüfschaltung bildet. Erfindungsgemäß ist ein Transistor T vorhanden, der an seiner Basis über einen Widerstand R3 mit Masse und über einen Kondensator C und einen weiteren Widerstand R1 mit der Betriebsspannung +Ub der Prüfschaltung verbunden ist.There the part of a test circuit is shown which has a connection for a test object (not shown here) connected via a cable K. The test circuit is via a first input El with a not shown Connected information register that contains the logical required to test the device under test Provides potential. A criterion above is available at a second input E2 Whether the test circuit has an input or an output of the device under test connected is. This criterion is stored in an allocation register (not shown here) educated. To evaluate the criteria arriving via the inputs El and E2 the switching element consisting of the two gates G1 and G2 is provided by where the gate G2 has an open collector output, which is also the output A forms the test circuit. According to the invention there is a transistor T which at its base via a resistor R3 to ground and via a capacitor C. and a further resistor R1 with the operating voltage + Ub of the test circuit connected is.

Zwischen der Betriebs spannung +Ub einerseits und dem ersten und zweiten Eingang El und E2 andererseits sind zwei Dioden D1 und D2 geschaltet.Between the operating voltage + Ub on the one hand and the first and second Inputs El and E2, on the other hand, two diodes D1 and D2 are connected.

Die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung ist folgende.The operation of the circuit arrangement according to the invention is as follows.

Unter der Annahme, daß die Prüfschaltung mit einem Eingang des Prüflings verbunden ist, wird der Eingang E2 auf hohem Pegel gehalten (E2=1). Solange während dieses Zustandes der Eingang El auf niedrigem Pegel gehalten wird (E1=0), bleibt der Transistor T1 über den Widerstand R2 im gesperrten Zustand. Der im Basiskreis liegende Kondensator C1 ist dabei entladen. Ändert sich am Eingang El das Potential vom niedrigen zum hohen Pegel (E1=1), so fließt über den Widerstand R3 und den Kondensator C ein Basisstrom in den Transistor T und steuert diesen in die Sättigung. Dadurch wird das Potential am Ausgang A und damit auf dem Kabel K sehr schnell auf die Betriebsspannung +Ub angehoben. Durch das Ansteigen des Emitterpotentials des Transistors T wird die Dauer des Stromflusses stark verkürzt. Für die Anstiegszeit der Flanke ergeben sich dabei Werte, die zwischen 10 ns und 80 ns liegen. Unmittelbar nach Erreichen des hohen Pegels (A=1) wird die durch den Transistor T realisierte Überbrükkung des Pull-up-Widerstandes R1 wieder aufgehoben. Die erfindungsgemäße Schaltungsanordnung arbeitet demnach als dynamische nur während der ansteigenden Schaltflanke wirksame Flankenversteilerungsschaltung. Die Anordnung nach der Erfindung erlaubt es, für den Widerstand R1 Widerstände mit beliebig großen Widerstandswerten einzusetzen.Assuming that the test circuit with an input of the device under test is connected, the input E2 is held high (E2 = 1). As long as In this state the input El is kept at a low level (E1 = 0), remains the transistor T1 via the resistor R2 in the blocked state. The one in the base circle lying capacitor C1 is discharged. If the potential changes at the input El from low to high level (E1 = 1), then flows through the resistor R3 and the capacitor C a base current into the transistor T and controls it into saturation. Through this the potential at output A and thus on cable K very quickly increases to the operating voltage + Ub raised. The increase in the emitter potential of the transistor T becomes the duration of the current flow is greatly reduced. For the rise time of the edge This results in values between 10 ns and 80 ns. Immediately after reaching of the high level (A = 1), the bridging implemented by the transistor T becomes of the pull-up resistor R1 is canceled again. The circuit arrangement according to the invention works accordingly as dynamic only effective during the rising switching edge Edge spreading circuit. The arrangement according to the invention allows for the resistor R1 to use resistors with arbitrarily large resistance values.

2 Patentansprüche 1 Figur e2 claims 1 figure e

Claims

Claims (9 circuit arrangement for steepening the rising Edge of an output from a test circuit with an open collector output and pulse transmitted via a switching cable to an assembly to be tested, in which the test circuit has a working resistor at its output connected to the switching cable owns and under control of the criteria formed by an allocation register as a sending arrangement with an input or as a receiving arrangement with one The output of the assembly to be tested can be used, which means that no n -z e i c h n e t * that a first input (El) of the test circuit via which the signals for pulse transmission and a second input (E2) of the test circuit, via which the Signals for setting the transmission or reception mode arrive, respectively Via a diode (D1, D2) and a resistor (R3) with the operating voltage (+ Ub) the test circuit are connected, that a transistor (T) is provided which during the reception mode (E2 = 0) and / or during the transmission mode in the event of a Signal for sending a negative pulse (E2 = 1, Ei = O) is blocked (via R2) and in the case of a signal to send a positive pulse (E2 = I, El = 1) only during its rising edge is controlled conductive and the terminating resistor (ei) bridged.

2. Circuit arrangement according to claim 1, d a d u r c h g e -k e n n z e i c h n e t that the base of the transistor (T) via a capacitor (C) and the resistor (R3) with the operating voltage (+ Ub) of the test circuit and via a another resistor (R2) is connected to ground.